專利名稱：具有非工作狀態(tài)操作的處理器及其方法
具有非工作狀態(tài)操作的處理器及其方法本申請(qǐng)是申請(qǐng)日為2006年12月四日、申請(qǐng)?zhí)枮?006100642 . 4、發(fā)明名稱為“具有非工作狀態(tài)操作的處理器及其方法”的申請(qǐng)的分案申請(qǐng)。
背景技術(shù)：
處理器可能處于工作狀態(tài)操作，如當(dāng)執(zhí)行進(jìn)程操作時(shí)；或非工作狀態(tài)操作時(shí)，和處于工作狀態(tài)操作的處理器所消耗的電能相比較，此時(shí)的處理器減少了電能耗費(fèi)。在非工作狀態(tài)中，處理器所消耗的至少部分功率是通過一個(gè)或多個(gè)處理器的邏輯單元的電能泄漏造成，邏輯單元如組合和/或時(shí)序邏輯單元。例如，該邏輯單元可以包括多個(gè)晶體管，由于晶體管源極和漏極間的電場(chǎng)，這些晶體管甚至在非工作狀態(tài)或“關(guān)斷”狀態(tài)時(shí)可能消耗功率。如果處理器在相對(duì)長(zhǎng)的時(shí)期間內(nèi)處于非工作狀態(tài)，處理器消耗的電能總量可能增加。在某些應(yīng)用中，尤其在依靠電池功率操作時(shí)，這種被處理器所額外消耗的功率是不希望出現(xiàn)的。進(jìn)一步，在某些電子系統(tǒng)中額外的功率消耗可導(dǎo)致發(fā)熱，這也是不希望出現(xiàn)的(如，在膝上型計(jì)算機(jī)內(nèi))?，F(xiàn)有技術(shù)中，在非工作狀態(tài)下用于控制處理器中功率消耗的技術(shù)包括增加應(yīng)用到處理器的一個(gè)或多個(gè)晶體管上的閾值電壓。然而，盡管增加閾值電壓可能減少功率泄漏，卻可能導(dǎo)致不期望的性能降低的結(jié)果。


本發(fā)明的主題在本說(shuō)明書的結(jié)束部分被特別指出并清楚聲明。然而，本發(fā)明的操作的結(jié)構(gòu)和方法，以及物體，特征和由此而具有的優(yōu)點(diǎn)，都可以通過下述詳細(xì)描述并結(jié)合閱讀附圖而獲得最佳理解。其中圖1為根據(jù)本發(fā)明的一個(gè)具體實(shí)施例包括處理器的計(jì)算系統(tǒng)示意圖。圖2為根據(jù)本發(fā)明的另一個(gè)具體實(shí)施例包括處理器的計(jì)算系統(tǒng)示意圖。圖3為根據(jù)本發(fā)明的一些具體實(shí)施例進(jìn)入非工作狀態(tài)操作的方法的示意方框圖。圖4為根據(jù)本發(fā)明的一些具體實(shí)施例配置處理器的方法的示意方框圖。圖5為根據(jù)本發(fā)明的一些具體實(shí)施例描述可控的時(shí)序邏輯單元對(duì)駐留序列的相位的百分比的示意圖。為了敘述的簡(jiǎn)單和清楚起見，在附圖中所示的元件沒有必要精確或按比例繪制。 例如，為清楚起見，某些元件的尺寸可能相對(duì)于其他元件被放大，或這一些物理組件被包含在一個(gè)功能框或元件中。進(jìn)而，在適當(dāng)情況下，為指明相應(yīng)或相似的元件，參考數(shù)字在附圖中可能被重復(fù)使用。而且，在附圖中繪制的某些塊可組成一個(gè)單一功能。
具體實(shí)施例方式在以下具體描述中，為徹底理解本發(fā)明的實(shí)施例而陳述了眾多特殊細(xì)節(jié)。然而，本領(lǐng)域普通技術(shù)人員可以理解本發(fā)明的實(shí)施例不必使用這些特殊細(xì)節(jié)而實(shí)施。此外，公知的方法、步驟、組件和電路沒有都詳細(xì)描述以免混淆本發(fā)明的實(shí)施例。除非特別指明，在以下論述中顯見，整個(gè)說(shuō)明書論述中使用的術(shù)語(yǔ)如“處理”，“計(jì)算”，“運(yùn)算”，“決定”等均表示了計(jì)算機(jī)或計(jì)算機(jī)系統(tǒng)，或相似的電子計(jì)算設(shè)備的運(yùn)行和/或過程，它們把在計(jì)算機(jī)系統(tǒng)的存儲(chǔ)器和/或寄存器中表示為電子、量子等的物理數(shù)據(jù)操作和/或轉(zhuǎn)換成在計(jì)算機(jī)系統(tǒng)的存儲(chǔ)器、寄存器或其他信息存儲(chǔ)、傳輸或顯示裝置中類似表示為物理量的其他數(shù)據(jù)。此外，術(shù)語(yǔ)“多個(gè)”可在整個(gè)說(shuō)明書中用于描述兩個(gè)或更多的組件、 設(shè)備、元件、參數(shù)等等。例如，本發(fā)明的一些實(shí)施例可能通過使用可以存儲(chǔ)指令或指令集的機(jī)器可讀媒質(zhì)或制品來(lái)實(shí)施，該指令或指令集如果被機(jī)器(如，被處理器和或其他合適的機(jī)器)所執(zhí)行， 將使得機(jī)器執(zhí)行相應(yīng)本發(fā)明的實(shí)施例中的方法和/或操作。這樣的機(jī)器可包括，如任何合適的處理系統(tǒng)、計(jì)算系統(tǒng)、計(jì)算設(shè)備、處理設(shè)備、計(jì)算系統(tǒng)、處理系統(tǒng)、計(jì)算機(jī)、處理器等。并且能使用任何合適的硬件和/或軟件的組合來(lái)實(shí)施。該機(jī)器可讀媒質(zhì)或制品可包括，如任何合適類型的內(nèi)存單元、內(nèi)存設(shè)備、內(nèi)存制品、內(nèi)存媒質(zhì)、存儲(chǔ)設(shè)備、存儲(chǔ)制品、存儲(chǔ)媒質(zhì)和或存儲(chǔ)單元，如存儲(chǔ)器、可移動(dòng)或不可移動(dòng)的媒體、可擦除或不可擦除的媒體、可寫的或可重寫的媒體、數(shù)字或模擬媒體、硬盤、軟盤、只讀存儲(chǔ)器的高密度盤(CD-ROM)、可刻錄的高密度盤(CD-R)、可重寫的高密度盤(CD-RW)、光盤、磁性媒體、各種類型的數(shù)字化多用途盤 (DVD)、磁帶，卡帶等等。指令可以包含任何合適類型的代碼，如源代碼、編譯代碼、翻譯代碼、可執(zhí)行代碼、靜態(tài)代碼、動(dòng)態(tài)代碼等等，并可以通過任何合適的高級(jí)，低級(jí)，面向?qū)ο蟮模?可視的，編譯的或/解釋的編程語(yǔ)言，如C，C++, Java, BASIC, Pascal, Fortran, Cobol，匯編語(yǔ)言，機(jī)器代碼等等來(lái)實(shí)現(xiàn)。如圖1所述，該圖簡(jiǎn)要的闡述了根據(jù)本發(fā)明的一個(gè)具體實(shí)施例的計(jì)算系統(tǒng)100。根據(jù)一些具體實(shí)施例，系統(tǒng)100可包括處理器104。處理器104可包括如中央處理單元(CPU)，數(shù)字信號(hào)處理器(DSP)，微處理器，主處理器，多個(gè)處理器，控制器，芯片，微芯片，或任何其他合適的多目標(biāo)或特殊的處理器或控制器。根據(jù)本發(fā)明的一些具體實(shí)施例，系統(tǒng)100也可包括如“前端總線”(FSB) 132之類的共享總線。例如，F(xiàn)SB132可以是能在處理器104和計(jì)算系統(tǒng)100的其他設(shè)備之間傳送信息的CPU數(shù)據(jù)總線。根據(jù)本發(fā)明的一些具體實(shí)施例，F(xiàn)SB132可連接在芯片組(CS) 133和處理器104之間。盡管本發(fā)明不限于該方面，但芯片組133可包括一個(gè)或多個(gè)主板芯片，如“北橋”和“南橋”，和/或“固件集線器”。芯片組133可包括用于計(jì)算系統(tǒng)100的附加總線和或設(shè)備的連接點(diǎn)。根據(jù)本發(fā)明的一些具體實(shí)施例，系統(tǒng)100可包括一個(gè)或多個(gè)外設(shè)134，該外設(shè)可連接到芯片組133上。例如，外設(shè)134可包括輸入單元，如鍵盤，鼠標(biāo)，觸摸墊，或其他合適的指向設(shè)備或輸入設(shè)備；輸出單元，如陰極射線管(CRT)監(jiān)視器，液晶顯示(IXD)監(jiān)視器，或其他合適的監(jiān)視或顯示單元。在一些實(shí)施例中，前述的輸出設(shè)備可連接到芯片組133，如在系統(tǒng)包括固件集線器時(shí)。在一些實(shí)施例中，外設(shè)134可包括存儲(chǔ)單元，如硬盤驅(qū)動(dòng)器，軟盤驅(qū)動(dòng)器，高密度盤(CD)驅(qū)動(dòng)器，可刻錄的CD(CD-R)驅(qū)動(dòng)器，或其他合適的可移動(dòng)的和/或固定的存儲(chǔ)單元。根據(jù)本發(fā)明的一些具體實(shí)施例，系統(tǒng)100可包括存儲(chǔ)器135，例如，一個(gè)通過存儲(chǔ)總線136連接到芯片組133的系統(tǒng)存儲(chǔ)器。存儲(chǔ)器135可包括，如，隨機(jī)存取存儲(chǔ)器(RAM)、 只讀存儲(chǔ)器(ROM)、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、同步DRAM (SD-RAM)、閃存、易失存儲(chǔ)器、非易失存儲(chǔ)器、緩沖存儲(chǔ)器、緩沖器、短期存儲(chǔ)單元、長(zhǎng)期存儲(chǔ)單元、或其他合適的內(nèi)存單元或存儲(chǔ)單元。系統(tǒng)100可另外包括合適的硬件組件和/或軟件組件。在一些實(shí)施例中，系統(tǒng)100可包括或可以為，例如，計(jì)算機(jī)系統(tǒng)，如個(gè)人計(jì)算機(jī)、臺(tái)式計(jì)算機(jī)、移動(dòng)計(jì)算機(jī)、便攜式計(jì)算機(jī)、筆記本、終端、工作站、服務(wù)器計(jì)算機(jī)、個(gè)人數(shù)字助理 (PDA)設(shè)備、輸入板計(jì)算機(jī)、網(wǎng)絡(luò)設(shè)備、微控制器、蜂窩電話、照相機(jī)、或其他合適的計(jì)算和/ 或通訊設(shè)備。根據(jù)本發(fā)明的一些具體實(shí)施例，處理器104可處于如本技術(shù)領(lǐng)域中所知曉的工作狀態(tài)操作或非工作狀態(tài)操作。例如，處理器104可在執(zhí)行一個(gè)如本技術(shù)領(lǐng)域中所知曉的處理操作時(shí)處于工作狀態(tài)操作。當(dāng)處于非工作狀態(tài)操作時(shí)，例如，“備用”狀態(tài)、“睡眠”狀態(tài)、 “掉電”狀態(tài)、“深度睡眠”狀態(tài)和或其他非工作狀態(tài)操作，處理器104可減少電能消耗，例如， 相對(duì)于工作狀態(tài)操作下的處理器104的電能消耗要少。根據(jù)本發(fā)明的一些具體實(shí)施例，處理器104可包括如下詳細(xì)敘述的時(shí)鐘182，控制器184，和邏輯塊186。根據(jù)本發(fā)明的一些具體實(shí)施例，例如，在處理器104的如本技術(shù)領(lǐng)域中所知曉的工作狀態(tài)操作中，時(shí)鐘182可將時(shí)鐘信號(hào)188提供給控制器184和/或邏輯塊 186。根據(jù)本發(fā)明的一些具體實(shí)施例，時(shí)鐘182可選擇性的使控制信號(hào)(“駐留信號(hào))180有效或解除有效。例如，時(shí)鐘182在進(jìn)入非工作狀態(tài)操作后可使信號(hào)182有效，和/或在返回工作狀態(tài)操作前使信號(hào)180解除有效，如下詳細(xì)描述。根據(jù)本發(fā)明的一些具體實(shí)施例，控制器184可以例如通過給邏輯塊186提供信號(hào) 192來(lái)控制邏輯塊186的操作，該信號(hào)包括如本技術(shù)領(lǐng)域中所知曉的一個(gè)或多個(gè)被邏輯塊 186所執(zhí)行的微操作。根據(jù)本發(fā)明的一些具體實(shí)施例，邏輯塊186可執(zhí)行一個(gè)或多個(gè)邏輯操作，例如對(duì)應(yīng)于信號(hào)192的微操作。盡管本發(fā)明不限于該方面，邏輯塊186可包括，例如， 無(wú)序(000)模塊194，以及包括一個(gè)或多個(gè)執(zhí)行單元(EU)的執(zhí)行(EXE)塊198，執(zhí)行單元如 EU160和162。000模塊194可包括如本技術(shù)領(lǐng)域中所知曉的任何合適的000配置或結(jié)構(gòu)。 該組執(zhí)行單元可包括，例如，一個(gè)或多個(gè)加法器、乘法器、移位器、和/或任何其他合適的如本技術(shù)領(lǐng)域中所知曉的執(zhí)行單元。根據(jù)本發(fā)明的一些具體實(shí)施例，執(zhí)行塊198可包括一個(gè)或多個(gè)邏輯元件。例如， EU160可包括邏輯元件160 ；和/或EU162可包括邏輯元件166和168。邏輯元件164、166 和/或168可包括，例如，一個(gè)或多個(gè)組合邏輯元件，如ADD門、OR門、NOT門等等；一個(gè)或多個(gè)時(shí)序邏輯元件，如觸發(fā)器(FF)、鎖存器等等；和/或如本技術(shù)領(lǐng)域中所知曉的任何合適的邏輯元件、單元或組件。根據(jù)本發(fā)明的一些具體實(shí)施例，控制器184可在進(jìn)入非工作狀態(tài)操作前使得或指導(dǎo)邏輯塊186的一組一個(gè)或多個(gè)執(zhí)行單元執(zhí)行一個(gè)或多個(gè)微操作的序列 (“駐留序列”)。根據(jù)本發(fā)明的一些具體實(shí)施例，邏輯塊186可包括分配到一個(gè)或多個(gè)邏輯元件的一個(gè)或多個(gè)低泄漏(LL)的晶體管，如下所述如基于非工作狀態(tài)操作下的邏輯塊186的邏輯狀態(tài)。例如，LL晶體管170可被分配到邏輯元件164，和/或LL晶體管172可被分配到邏輯元件168。此外或可選擇地，如當(dāng)使信號(hào)180有效時(shí)，邏輯塊186的一個(gè)或多個(gè)邏輯元件，如邏輯元件166，可選擇性的轉(zhuǎn)換到操作狀態(tài)(如，一個(gè)“駐留操作狀態(tài)”)。如下詳細(xì)描述，邏輯元件166當(dāng)處于駐留操作狀態(tài)時(shí)可減少功率泄漏，例如使其最小化。例如，當(dāng)使信號(hào)180有效時(shí)，元件166可轉(zhuǎn)換一個(gè)或多個(gè)數(shù)據(jù)總線和或數(shù)據(jù)操縱選擇器到普通狀態(tài)，例如零狀態(tài)。結(jié)果可能為，例如，通過元件166的選擇器節(jié)點(diǎn)的功率泄漏將減少。
根據(jù)本發(fā)明的一些具體實(shí)施例，元件166可包括，如一個(gè)寬多路復(fù)用器(MUX)，和/ 或一個(gè)MUX鎖存器配置。在駐留操作狀態(tài)時(shí)，通過設(shè)定MUX的所有數(shù)據(jù)輸入為同一邏輯值， 如0或1，由此可減少元件166的功率泄漏。例如由于MUX中的源極和漏極的通過閾值都設(shè)定為同一電壓，結(jié)果將導(dǎo)致功率泄漏的減少。到駐留操作狀態(tài)的開關(guān)元件166可保持MUX 的輸出電壓在接近功率限制的級(jí)別上。結(jié)果可使得在MUX的下述階段中的功率消耗減少。參照?qǐng)D2，其中示意性的闡述了根據(jù)本發(fā)明的另外一個(gè)具體實(shí)施例的計(jì)算系統(tǒng) 200。根據(jù)本發(fā)明的一些具體實(shí)施例，例如，系統(tǒng)200可包括具有一個(gè)或多個(gè)處理器、存儲(chǔ)器和/或輸入/輸出(I/O)設(shè)備的點(diǎn)對(duì)點(diǎn)總線方案，處理器是如處理器270和觀0，存儲(chǔ)器是如存儲(chǔ)器202和204，I/O設(shè)備是如設(shè)備214，它們通過一個(gè)或多個(gè)點(diǎn)到點(diǎn)的接口相連。 處理器270和/或280可各自包括處理器核心274和觀4。處理器核心274和/或284可包括參照?qǐng)D1如上描述的時(shí)鐘182，控制器184，和/或邏輯塊186。根據(jù)本發(fā)明的一些具體實(shí)施例，處理器270和280也可各自包括本地的存儲(chǔ)通道集線器(MCH) 272和282，如分別連接存儲(chǔ)器202和204。處理器270和280可通過點(diǎn)對(duì)點(diǎn)接口 250交換數(shù)據(jù)，如分別使用點(diǎn)對(duì)點(diǎn)接口電路278、觀8。處理器270和/或280可通過點(diǎn)對(duì)點(diǎn)接口 252、2M與芯片組290交換數(shù)據(jù)，如使用點(diǎn)對(duì)點(diǎn)接口電路276、四4、286和四8。芯片組290也可通過高性能圖像接口 292與高性能圖像電路238交換數(shù)據(jù)。芯片組290也可通過總線接口 296與總線216交換數(shù)據(jù)。根據(jù)某些實(shí)施例，輸入/輸出設(shè)備214可包括如本技術(shù)領(lǐng)域中所知曉的低性能的圖像控制器、視頻控制器、和/或網(wǎng)絡(luò)控制器。根據(jù)某些具體實(shí)施例，系統(tǒng)200也可包括另一個(gè)總線橋218，例如該總線橋可被用于在總線216和總線 220之間交換數(shù)據(jù)。在一些實(shí)施例中總線220可以是如本技術(shù)領(lǐng)域中所知曉的小型計(jì)算機(jī)系統(tǒng)接口(SCSI)總線、集成驅(qū)動(dòng)電子設(shè)備(IDE)總線、或通用串行總線(USB)。附加的I/O 設(shè)備可連接到總線220。例如，系統(tǒng)200也可包括鍵盤和/或如鼠標(biāo)的光標(biāo)控制設(shè)備222、 音頻I/O設(shè)備224、如包括調(diào)制解調(diào)器和/或網(wǎng)絡(luò)接口的通訊設(shè)備226 ；和/或如存儲(chǔ)軟件代碼230的數(shù)據(jù)存儲(chǔ)設(shè)備228。在一些實(shí)施例中，數(shù)據(jù)存儲(chǔ)設(shè)備2 可包括固定磁盤，軟盤驅(qū)動(dòng)器，光盤驅(qū)動(dòng)器，磁光盤驅(qū)動(dòng)器，磁帶，或包括閃存的非易失性存儲(chǔ)器。參照?qǐng)D3，其中示意性的描述了根據(jù)本發(fā)明的某些具體實(shí)施例進(jìn)入非工作狀態(tài)操作的一種方法。盡管本發(fā)明不局限于此方面，但圖3中的方法可通過處理器104(圖1)和或處理器200(圖2)實(shí)施。如塊302中所示，例如，該方法可包括在工作狀態(tài)操作期間確定是否要進(jìn)入非工作狀態(tài)操作。例如，控制器184可以監(jiān)視時(shí)鐘信號(hào)188，并如本技術(shù)領(lǐng)域中所知曉的，基于該時(shí)鐘信號(hào)188，確定是否要進(jìn)入非工作狀態(tài)操作。如塊304中所示，該方法也可包括使得一個(gè)或多個(gè)執(zhí)行單元組執(zhí)行駐留序列，例如在確定將要進(jìn)入非工作狀態(tài)操作之后，和在進(jìn)入非工作狀態(tài)操作之前。例如，控制器184 可使得或指導(dǎo)塊186的一個(gè)或多個(gè)執(zhí)行單元組執(zhí)行駐留序列，例如在確定將要進(jìn)入非工作狀態(tài)操作之后。例如，在確定將進(jìn)入非工作狀態(tài)操作后，控制器184可提供包括由EU160和 /或162執(zhí)行的代表駐留序列的微操作序列的信號(hào)192給邏輯塊186。根據(jù)本發(fā)明的一些具體實(shí)施例，該駐留序列可包括在塊186的一個(gè)或多個(gè)EU中的微操作，如在塊186至少50%的EU中，微操作為預(yù)定的邏輯狀態(tài)(“駐留狀態(tài)”)。例如，該駐留狀態(tài)可用來(lái)減少，如最小化，邏輯塊186的功率消耗，將如下詳細(xì)描述。如塊306中所示，根據(jù)本發(fā)明的一些具體實(shí)施例，該方法也可包括清除被一組執(zhí)行單元所執(zhí)行的一個(gè)或多個(gè)控制操作，例如在執(zhí)行駐留序列之后并在進(jìn)入非工作狀態(tài)操作之前。例如，控制器184可給邏輯塊186提供一個(gè)清除命令信號(hào)191以使得邏輯塊186清除一個(gè)或多個(gè)由邏輯塊186執(zhí)行的控制操作。在接收清除信號(hào)191時(shí)候，000模塊194可如本技術(shù)領(lǐng)域中所知曉的清除一個(gè)或多個(gè)被EXE塊198所執(zhí)行的控制操作。如塊308中所示，該方法可包括進(jìn)入非工作狀態(tài)操作。例如控制器184可如本技術(shù)領(lǐng)域中所知曉的對(duì)一睡眠寄存器執(zhí)行一個(gè)反復(fù)寫操作。如塊310所示，該方法也可包括使時(shí)鐘信號(hào)無(wú)效。例如，控制器184可如本技術(shù)領(lǐng)域中所知曉的通過使控制信號(hào)190有效來(lái)使時(shí)鐘182無(wú)效。如塊311中所示，該方法也可包括使得執(zhí)行單元組中的一個(gè)或多個(gè)邏輯元件轉(zhuǎn)換到駐留操作狀態(tài)，例如在使時(shí)鐘信號(hào)無(wú)效之后。例如，時(shí)鐘182可以在例如從控制器184接收信號(hào)190的時(shí)候使駐留控制信號(hào)180有效。邏輯元件166可在使信號(hào)180有效的同時(shí)保持駐留狀態(tài)。處理器104的非工作狀態(tài)操作可以被中斷，例如，當(dāng)控制器184識(shí)別一個(gè)使用邏輯塊186執(zhí)行一個(gè)操作的企圖，正如本技術(shù)領(lǐng)域中所知曉的那樣。如塊315中所示，該方法也可包括返回到工作狀態(tài)操作。例如，在識(shí)別該企圖的時(shí)候，控制器184可以例如通過使信號(hào) 190解除有效來(lái)重新激活時(shí)鐘182。如塊314中所示，該方法也可包括使得被轉(zhuǎn)換到駐留操作狀態(tài)的一個(gè)或多個(gè)邏輯元件轉(zhuǎn)換回一個(gè)操作狀態(tài)，例如在返回工作狀態(tài)操作之前。如時(shí)鐘182可以例如在使信號(hào) 190解除有效的時(shí)候使駐留控制信號(hào)180解除有效。例如，邏輯元件166可以例如當(dāng)使信號(hào) 180解除有效時(shí)，返回到該操作狀態(tài)。根據(jù)本發(fā)明的一些具體實(shí)施例，在非工作狀態(tài)操作期間處理器104消耗的電能可能與通過邏輯塊186中一個(gè)或多個(gè)邏輯元件造成的功率泄漏有關(guān)。通過一個(gè)邏輯元件造成的功率泄漏可以取決于該邏輯單元的邏輯狀態(tài)。根據(jù)本發(fā)明的一些具體實(shí)施例，該駐留序列和/或邏輯塊186的配置可被確定成在非工作狀態(tài)期間塊186的功率泄漏被減少，例如被最小化，如下所述。根據(jù)本發(fā)明的一些具體實(shí)施例，該駐留序列可被確定成邏輯塊186的一個(gè)或多個(gè)邏輯元件的功率泄漏在非工作狀態(tài)操作期間可以被減少，例如被最小化，如下所述。根據(jù)本發(fā)明的一些具體實(shí)施例，在非工作狀態(tài)操作期間，塊186的邏輯元件的功率泄漏可以根據(jù)塊186的駐留狀態(tài)所確定。一個(gè)或多個(gè)LL晶體管可以例如基于邏輯塊186 的駐留狀態(tài)，被分配到塊186的一個(gè)或多個(gè)邏輯元件。例如，該LL晶體管170可以根據(jù)在該駐留狀態(tài)所確定的功率泄漏被分配到邏輯元件164。例如，一個(gè)LL晶體管170可被分配到邏輯元件164，和/或一個(gè)LL晶體管170可被分配到邏輯元件168，例如當(dāng)邏輯元件164 和/或168被確定在駐留狀態(tài)時(shí)具有一個(gè)高于預(yù)定水平的功率泄漏。參照?qǐng)D4，其中根據(jù)本發(fā)明的一些具體實(shí)施例示意性地描述了一種配置處理器的方法。雖然本發(fā)明不僅限于此，但圖4中的方法可用來(lái)配置處理器104(圖1)和/或處理器200(圖2)。例如，圖4中的方法可用來(lái)確定應(yīng)用到邏輯塊186(圖1)的駐留序列；和/ 或如通過分配一個(gè)或多個(gè)如LL晶體管170 (圖1)和/或172 (圖1)的LL晶體管來(lái)配置邏
7輯塊186(圖1)，和/或配置一個(gè)或多個(gè)邏輯元件如邏輯元件166(圖1)的駐留狀態(tài)操作。如塊402中所示，該方法可包括確定被應(yīng)用到邏輯塊的多個(gè)邏輯元件的駐留序列。如，基于邏輯塊的一個(gè)給定的配置可確定一個(gè)初始的駐留序列。該初始駐留序列可以例如基于邏輯元件的數(shù)量、位置、布置和/或類型。根據(jù)本發(fā)明的一些具體實(shí)施例，該駐留序列欲持續(xù)一個(gè)預(yù)定的操作階段數(shù)，定義為N。該階段數(shù)N對(duì)應(yīng)于例如為執(zhí)行駐留序列所需要的周期數(shù)，定義為Cl，如N = 2C1。該邏輯塊可包括多個(gè)組合邏輯元件，和多個(gè)時(shí)序邏輯元件，如前參照?qǐng)D1所述。對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)說(shuō)可以理解的是，組合邏輯元件的邏輯狀態(tài)可基于時(shí)序元件的邏輯狀態(tài)來(lái)確定。因此，根據(jù)如下所述的本發(fā)明的一些具體實(shí)施例，該駐留序列可基于例如不涉及組合邏輯元件而是涉及時(shí)序邏輯元件的可控性分析來(lái)評(píng)價(jià)。對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)說(shuō)可以理解的是，根據(jù)本發(fā)明的其他實(shí)施例，任何其他合適的方法或分析都可應(yīng)用于確定和/或評(píng)價(jià)該駐留序列。如塊403中所述，根據(jù)本發(fā)明的一些具體實(shí)施例，該方法可包括評(píng)價(jià)駐留序列的可控性水平，例如基于在應(yīng)用駐留序列時(shí)的時(shí)序邏輯元件的可控性。時(shí)序邏輯序列可被定義為例如可控的，如果應(yīng)用該駐留序列到時(shí)序元件的任意的如未知的狀態(tài)可以導(dǎo)致時(shí)序元件在駐留序列的結(jié)尾處的η個(gè)階段的預(yù)定間隔中，如η = 30，保持一個(gè)已知的邏輯值(“信號(hào)概率(SP)值”)，如0或1。該駐留序列的可控性可由例如可控時(shí)序元件的百分比來(lái)確定。根據(jù)本發(fā)明的一些具體實(shí)施例，該駐留序列的可控性可使用三值模擬來(lái)測(cè)量，如具有如本技術(shù)領(lǐng)域中所知曉的0，1和某未知的定義為X的數(shù)值。例如，該駐留序列可應(yīng)用到一個(gè)邏輯狀態(tài)，其中所有的時(shí)序元件初始具有未知值X。該保持常數(shù)值如0或1的時(shí)序元件在模擬的最后η階段中可被確定為可控的。如塊404中所述，駐留序列的可控性水平評(píng)價(jià)可包括例如在一個(gè)或多個(gè)N階段期間確定多個(gè)對(duì)應(yīng)于多個(gè)邏輯元件的SP值。例如，對(duì)于一個(gè)時(shí)序元件在第i階段的SP值可根據(jù)該時(shí)序元件在第i個(gè)階段的一個(gè)模擬的邏輯狀態(tài)如0，1或X來(lái)確定。如塊406中所述，駐留序列的可控性水平的評(píng)價(jià)也可包括基于多個(gè)SP值來(lái)確定駐留序列的可控性水平。例如，駐留序列的可控性可由在η個(gè)階段中具有一已知數(shù)值如0或 1的時(shí)序元件的百分比來(lái)確定。如塊408中所述，該方法也可包括確定駐留序列的可控性水平是否等于或高于一個(gè)預(yù)定的可控性閾值，例如對(duì)應(yīng)于時(shí)序元件的90%的可控性水平都具有一個(gè)已知數(shù)值。該方法也可包括重定義駐留序列，如塊402中所述，例如，如果駐留序列的可控性水平低于可控性閾值。雖然本發(fā)明不僅僅局限于此，但是一個(gè)符號(hào)模擬方法，如本技術(shù)領(lǐng)域中所知曉的符號(hào)軌跡評(píng)價(jià)(STE)方法可用來(lái)執(zhí)行一個(gè)或多個(gè)上述如塊403，404和/或406中的操作。圖5為繪制了可控時(shí)序元件百分比與駐留序列階段比較的示意圖。如圖5所示， 在大約30個(gè)駐留序列階段之后，可控性可達(dá)到大約80%。如在大約60個(gè)駐留序列階段后， 該可控性可增加到大約90%。回頭參照?qǐng)D4，如塊412所示，該方法也可包括確定和/或分析邏輯塊的功率泄漏， 例如，當(dāng)在駐留狀態(tài)時(shí)，包括一個(gè)或多個(gè)組合邏輯元件和/或時(shí)序元件。任何如本技術(shù)領(lǐng)域中所知曉的合適的功率泄漏分析和/或功率估計(jì)方法均可用來(lái)確定和/或分析功率泄漏。
如塊414中所示，該方法也可包括確定邏輯塊的功率泄漏是否等于或低于一個(gè)預(yù)定的泄漏閾值。該方法可包括重定義駐留序列，比如當(dāng)邏輯塊的功率泄漏高于泄漏閾值時(shí)。如塊416中所示，該方法也可包括確定邏輯塊的功率泄漏和/或定時(shí)效率，例如可以通過將如下所述的分配一個(gè)或多個(gè)低泄漏(LL)晶體管，來(lái)改善塊186。如塊418所示，該方法也可包括基于邏輯塊的駐留狀態(tài)來(lái)分配一個(gè)或多個(gè)LL晶體管到邏輯塊的一個(gè)或多個(gè)邏輯元件，將如下所述。根據(jù)本發(fā)明的一些具體實(shí)施例，該邏輯塊的駐留狀態(tài)的內(nèi)容可以被理由來(lái)例如基于處于駐留狀態(tài)的元件的功率泄漏以分配一個(gè)或多個(gè)LL晶體管給邏輯元件。此外，如晶體管之類的邏輯元件的堆的有效泄漏可根據(jù)在堆中每個(gè)元件的駐留狀態(tài)來(lái)評(píng)估。這樣例如根據(jù)處于駐留狀態(tài)的功率泄漏而不是根據(jù)晶體管尺寸和/或狀態(tài)可能性，來(lái)使得在堆中加權(quán)邏輯元件。例如，一個(gè)包含至少兩個(gè)在駐留狀態(tài)的晶體管的兩個(gè)或更多晶體管的堆，例如和一個(gè)包含少于兩個(gè)在駐留狀態(tài)的晶體管的堆相比較，可能具有XlO泄漏縮減，導(dǎo)致IOX小 (10X smaller)的有效Ζ。如果在堆中僅有一個(gè)晶體管處于駐留狀態(tài)，且該晶體管不是離堆輸出最近的晶體管，那么該泄漏可以被減少大約40%，導(dǎo)致大約Χ0. 6小(Χ0. 6smaller)的有效Z。因此，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)說(shuō)可以理解的是駐留狀態(tài)的內(nèi)容可用來(lái)根據(jù)在非工作狀態(tài)的晶體管功率泄漏來(lái)分配LL晶體管。相應(yīng)地，基于駐留狀態(tài)的LL晶體管的分配可導(dǎo)致在功率泄漏上相對(duì)大的減少。根據(jù)本發(fā)明的一些具體實(shí)施例，邏輯塊可包括一個(gè)或多個(gè)如本技術(shù)領(lǐng)域中所知曉的定時(shí)關(guān)鍵路徑。根據(jù)本發(fā)明的一些具體實(shí)施例，LL晶體管可基于駐留狀態(tài)的邏輯元件的功率泄漏，和/或基于該邏輯元件是否為定時(shí)關(guān)鍵路徑的一部分來(lái)分配到一個(gè)邏輯元件。例如，這些LL晶體管可基于下述規(guī)則被分配到邏輯塊的邏輯元件中對(duì)于關(guān)鍵定時(shí)路徑的邏輯元件，只要定時(shí)界限允許，把LL晶體管分配給在駐留狀態(tài)具有最大的功率泄漏的邏輯元件。如果允許速度降級(jí)，把額外的LL晶態(tài)管分配到一個(gè)具有低于時(shí)間插入限定的時(shí)間裕度的路徑中。這些額外的LL晶體管可以例如基于由這些LL晶體管的分配導(dǎo)致的速度降級(jí)和功率泄漏的縮減的組合來(lái)分配到該路徑上的邏輯元件中。對(duì)于上述兩種情況，LL晶體管的插入可以根據(jù)邏輯元件的有效泄漏來(lái)排優(yōu)先級(jí)， 例如當(dāng)考慮邏輯元件的有效堆時(shí)，這種情況就像從堆內(nèi)所有邏輯元件的邏輯狀態(tài)中暗示的那樣。雖然本發(fā)明不僅僅局限于此，任何合適的如本技術(shù)領(lǐng)域中所知曉的功率編譯可被用來(lái)執(zhí)行一個(gè)或多個(gè)在上文中根據(jù)塊416和/或418所描述的操作。如塊420所示，該方法也可包括確定和或分析邏輯塊的功率泄漏，例如，在分配LL 晶體管之后。如塊422所示，該方法也可包括例如根據(jù)被分配的LL晶體管來(lái)修改邏輯塊。本發(fā)明的實(shí)施例可通過軟件，硬件，或由于適合特殊應(yīng)用或根據(jù)特別所設(shè)計(jì)需要而開發(fā)的任何軟件和/或硬件的組合實(shí)施，本發(fā)明的實(shí)施例可包括單元和子單元，這些單元可以整體上或部分上相互獨(dú)立或組合在一起，并可以使用如本技術(shù)領(lǐng)域中所知曉的特別的，多目的的或通用的處理器或設(shè)備所實(shí)施。本發(fā)明的一些實(shí)施例可為了暫時(shí)的或長(zhǎng)期的數(shù)據(jù)存儲(chǔ)和/或幫助某特別實(shí)施例的操作而包括緩沖器、寄存器、存儲(chǔ)器單元和/或內(nèi)存單兀。 盡管本發(fā)明的某些特征已經(jīng)在上描述，本領(lǐng)域技術(shù)人員還可能作出許多修改，替代，改變和等效。因此，特此申明，該附屬的權(quán)利要求是用來(lái)涵蓋所有在本發(fā)明實(shí)質(zhì)精神內(nèi)的修改和改變。
權(quán)利要求
1.一種處理器，包括 多個(gè)執(zhí)行單元，以及與所述多個(gè)執(zhí)行單元耦合的控制器，其中，響應(yīng)于檢測(cè)到所述處理器的至少一部分處于相對(duì)不活動(dòng)狀態(tài)，所述控制器使所述多個(gè)執(zhí)行單元執(zhí)行一個(gè)或多個(gè)指令來(lái)把所述處理器置于降低功率狀態(tài)，其中，響應(yīng)于所述一個(gè)或多個(gè)指令的執(zhí)行，所述控制器降低所述至少一部分的時(shí)鐘頻率，以及其中降低所述時(shí)鐘頻率是為了降低所述處理器的泄漏功率。
2.如權(quán)利要求1所述的處理器，其中，所述控制器使控制信號(hào)有效來(lái)降低所述時(shí)鐘頻率。
3.如權(quán)利要求1所述的處理器，其中，由所述控制器執(zhí)行的所述一個(gè)或多個(gè)指令包括一個(gè)或多個(gè)微操作。
4.如權(quán)利要求3所述的處理器，其中，所述控制器執(zhí)行所述一個(gè)或多個(gè)微操作，所述一個(gè)或多個(gè)微操作引發(fā)至少一半所述多個(gè)執(zhí)行單元的預(yù)定邏輯狀態(tài)。
5.如權(quán)利要求3所述的處理器，其中，所述控制器使用所述一個(gè)或多個(gè)微操作來(lái)確定微操作序列，所述一個(gè)或多個(gè)微操作在被執(zhí)行時(shí)降低所述泄漏功率。
6.如權(quán)利要求5所述的處理器，其中，在進(jìn)入所述相對(duì)不活動(dòng)狀態(tài)之后，所述控制器將所述多個(gè)執(zhí)行單元的至少一部分設(shè)置成預(yù)定邏輯狀態(tài)。
7.如權(quán)利要求6所述的處理器，其中，所述控制器對(duì)所述至少一部分的輸入設(shè)定預(yù)定值。
8.如權(quán)利要求1所述的處理器，其中，在退出所述相對(duì)不活動(dòng)狀態(tài)之前，所述控制器將所述至少一部分轉(zhuǎn)換到操作邏輯狀態(tài)。
9.一種處理器，包括執(zhí)行一個(gè)或多個(gè)邏輯操作的邏輯塊；耦合到所述邏輯塊的控制器，其中，響應(yīng)于確定要進(jìn)入非工作狀態(tài)，所述控制器使得所述邏輯塊清除一個(gè)或多個(gè)由所述邏輯塊執(zhí)行的控制操作。
全文摘要
本發(fā)明的名稱是“具有非工作狀態(tài)操作的處理器及其方法”。本發(fā)明實(shí)施例提供一個(gè)具有非工作狀態(tài)操作的處理器及相應(yīng)方法。根據(jù)本發(fā)明的一些具體實(shí)施例，該處理器包括一個(gè)控制器，其用于確定處理器是否進(jìn)入非工作狀態(tài)操作，并且在進(jìn)入非工作狀態(tài)之前使預(yù)定一組的一個(gè)或多個(gè)執(zhí)行單元執(zhí)行一個(gè)或多個(gè)預(yù)定的微操作序列。其他的實(shí)施例也被描述和聲明。
文檔編號(hào)G06F1/32GK102163074SQ20111005936
公開日2011年8月24日 申請(qǐng)日期2006年12月29日 優(yōu)先權(quán)日2005年12月29日
發(fā)明者A·格拉斯泰因, G·卡姆希, I·安娜蒂, R·弗雷爾, T·龐斯, Y·亞吉爾, Z·維納 申請(qǐng)人:英特爾公司