專利名稱：基于網(wǎng)絡(luò)s參數(shù)提取的rfic esd防護(hù)電路優(yōu)化方法
技術(shù)領(lǐng)域：
本發(fā)明屬于集成電路技術(shù)領(lǐng)域，涉及射頻集成電路RFIC的靜電ESD防護(hù)優(yōu)化，可 用于射頻集成電路的設(shè)計(jì)。
背景技術(shù)：
隨著CMOS集成電路特征尺寸的不斷縮小和工作頻率的提高，射頻集成電路的ESD 防護(hù)問題變得越來越嚴(yán)峻，防護(hù)水平不高并且沒有形成統(tǒng)一的方法，設(shè)計(jì)耗費(fèi)時(shí)間而且效 果不佳。由于集成電路RFIC的集成內(nèi)容多，包含了射頻前端電路、數(shù)字存儲(chǔ)電路、控制電路 和其他非射頻電路，并且設(shè)計(jì)的電路，具有不可預(yù)測性，很多時(shí)候要靠設(shè)計(jì)經(jīng)驗(yàn)在多種方案 中進(jìn)行選擇，另外由于流片時(shí)間長、成本高，因此能夠和實(shí)際流片結(jié)果基本吻合的仿真具有 重要意義。而RFIC的ESD防護(hù)設(shè)計(jì)比普通的模擬/數(shù)字IC需要考慮更多的問題(I)ESD防護(hù)電路和被保護(hù)的核心電路之間存在復(fù)雜的交互式影響。首先，ESD防 護(hù)電路的性能會(huì)受到周圍環(huán)境的影響，ESD防護(hù)電路周圍區(qū)域的寄生器件或者核心電路內(nèi) 部的寄生器件可能會(huì)作為寄生ESD放電通道，這些放電通道在ESD防護(hù)電路還沒有啟動(dòng)之 前就已開始發(fā)生作用，由于它們不是針對(duì)ESD防護(hù)來設(shè)計(jì)的，ESD通過這些寄生放電通道放 電會(huì)引起集成電路失效，因此有效的單獨(dú)ESD防護(hù)電路并不能保證在與芯片結(jié)合后仍然有 效。其次，ESD防護(hù)電路會(huì)引入一些寄生效應(yīng)，例如寄生電容、噪聲等，這些寄生效應(yīng)可能影 響核心電路的性能，尤其是對(duì)于高速、高密度混合信號(hào)電路和射頻集成電路來說，ESD防護(hù) 電路對(duì)核心電路性能的影響更大，隨著工藝技術(shù)的發(fā)展，這個(gè)問題將變得更嚴(yán)重。(2) ESD防護(hù)電路設(shè)計(jì)缺乏大電流ESD防護(hù)器件模型和計(jì)算機(jī)輔助設(shè)計(jì)EDA工具的 支持。因此，目前ESD防護(hù)電路的設(shè)計(jì)主要依靠流片驗(yàn)證來積累經(jīng)驗(yàn)，成本很高；(3)ESD防護(hù)電路具有不可移植性，ESD防護(hù)電路的性能與RFIC的工藝、尺寸和被 保護(hù)的核心電路都有關(guān)系，工藝、版圖形狀或者要保護(hù)的核心電路發(fā)生任何變化，原本有效 的ESD防護(hù)電路都可能不再有效。由于高頻電路的設(shè)計(jì)中，對(duì)ESD防護(hù)電路中某個(gè)新型器件和結(jié)構(gòu)的不確定性，一 般難以將功能電路與ESD防護(hù)結(jié)構(gòu)綜合考慮，所以導(dǎo)致加入保護(hù)后電路的復(fù)雜性不可估量 或者不敢采用新型的ESD防護(hù)結(jié)構(gòu)或器件。理想情況下，RFIC設(shè)計(jì)中應(yīng)該包含所有器件的 模型，包括具有回滯特性的ESD防護(hù)器件的模型，然而這些在現(xiàn)有的仿真設(shè)計(jì)軟件中是不 能實(shí)現(xiàn)的?，F(xiàn)有的RFIC設(shè)計(jì)技術(shù)中，一般通過計(jì)算ESD防護(hù)器件的PN節(jié)節(jié)面積將ESD防護(hù) 器件等效為一個(gè)理想電容或者電容與電阻或電感的組合，如圖1，或者通過數(shù)學(xué)推導(dǎo)或者實(shí) 驗(yàn)的方法建立ESD防護(hù)器件的各種復(fù)雜的數(shù)值模型，如圖2，然后直接加入到核心電路中進(jìn) 行優(yōu)化設(shè)計(jì)。然而這樣會(huì)存在很大的誤差，很多寄生效應(yīng)被忽略，導(dǎo)致設(shè)計(jì)的ESD防護(hù)水 平不高或者核心電路性能惡化嚴(yán)重。一方面，ESD防護(hù)電路不能簡單看作一個(gè)理想電容或 者電阻電感電容RLC的組合，由于器件存在的很多寄生效應(yīng)，這樣的等效可能不夠準(zhǔn)確；其 次，在高頻下ESD防護(hù)器件的寄生電容或電感并不是常數(shù)，而是跟頻率相關(guān)的，而這些參數(shù)的微弱變化可能引起被設(shè)計(jì)的核心電路性能大幅降低；最后，為了得到更好的匹配效果，在 頻率更高的場合多采用多級(jí)分布式匹配網(wǎng)絡(luò)，要求將大尺寸的單個(gè)ESD防護(hù)器件改變?yōu)槎?個(gè)小面積器件的組合，這樣導(dǎo)致原有的等效法更加不準(zhǔn)確。

發(fā)明內(nèi)容
本發(fā)明的目的在于針對(duì)上述已有技術(shù)的不足，提出一種基于網(wǎng)絡(luò)S參數(shù)提取的 RFIC ESD防護(hù)電路優(yōu)化方法，以提高ESD防護(hù)電路設(shè)計(jì)的準(zhǔn)確性，減小ESD防護(hù)電路對(duì)核心 電路RF性能的影響。實(shí)現(xiàn)本發(fā)明目的的技術(shù)方案是將ESD防護(hù)設(shè)計(jì)的工藝仿真、器件仿真和高頻電路 仿真有機(jī)的結(jié)合起來，提取ESD防護(hù)電路與匹配網(wǎng)絡(luò)的綜合結(jié)構(gòu)的S參數(shù)并打包為模塊。 在RFIC設(shè)計(jì)中，通過直接讀取上述S參數(shù)模塊，從而將ESD防護(hù)電路融入到核心電路設(shè)計(jì) 之中，使RFIC的性能和ESD防護(hù)水平得到優(yōu)化和平衡。同時(shí)，依靠對(duì)ESD防護(hù)電路的混合 模式仿真獲得開啟電壓、維持電壓、溫度、二次擊穿電流等重要參數(shù)，以評(píng)價(jià)ESD防護(hù)效果。 具體實(shí)現(xiàn)步驟包括如下(1)根據(jù)核心射頻集成電路RFIC設(shè)計(jì)中所采用的工藝條件和ESD防護(hù)器件的類 型，確定ESD防護(hù)器件的剖面及版圖結(jié)構(gòu)、尺寸、摻雜類型及分布、連接方式；(2)根據(jù)核心RFIC的電路形式確定被保護(hù)端口的匹配網(wǎng)絡(luò)a的結(jié)構(gòu)、匹配網(wǎng)絡(luò)中 的匹配元件及參數(shù)；(3)將步驟(1)確定的ESD防護(hù)器件引入步驟O)中的匹配網(wǎng)絡(luò)a，構(gòu)成帶有ESD 防護(hù)的匹配網(wǎng)絡(luò)b，建立匹配網(wǎng)絡(luò)b的SPICE網(wǎng)表，利用器件仿真軟件ATLAS的混合模式仿 真工具對(duì)匹配網(wǎng)絡(luò)b進(jìn)行小信號(hào)仿真，在核心RFIC設(shè)計(jì)中所用到的每個(gè)頻率點(diǎn)上提取S參 數(shù)，得到S參數(shù)列表；根據(jù)射頻設(shè)計(jì)軟件ADS可讀取的格式對(duì)S參數(shù)列表進(jìn)行修改，并保存 為S參數(shù)文件；(4)通過讀取步驟(3)中的S參數(shù)文件將帶有ESD防護(hù)的匹配網(wǎng)絡(luò)b直接嵌入到 核心RFIC中進(jìn)行綜合設(shè)計(jì)和優(yōu)化；(5)返回步驟(3)，對(duì)帶有ESD防護(hù)的匹配網(wǎng)絡(luò)b中的元件參數(shù)進(jìn)一步修正，再次 提取S參數(shù)，然后執(zhí)行步驟(4)并進(jìn)一步優(yōu)化，如此重復(fù)步驟(3) 44)，直到核心RFIC性能 達(dá)到設(shè)計(jì)指標(biāo)；(6)對(duì)步驟(5)中優(yōu)化后的帶有ESD防護(hù)的匹配網(wǎng)絡(luò)b，搭建ESD測試電路，利用 仿真軟件ATLAS的混合模式仿真工具對(duì)該測試電路進(jìn)行準(zhǔn)靜態(tài)仿真和瞬態(tài)仿真，得到該匹 配網(wǎng)絡(luò)b的開啟電壓電流、維持電壓電流、二次擊穿電流和延遲時(shí)間。本發(fā)明與現(xiàn)有技術(shù)相比具有如下優(yōu)點(diǎn)1.本發(fā)明由于通過工藝仿真得到ESD防護(hù)器件結(jié)構(gòu)，在進(jìn)行小信號(hào)仿真、準(zhǔn)靜態(tài) 仿真和瞬態(tài)仿真時(shí)，器件仿真軟件直接針對(duì)ESD防護(hù)器件結(jié)構(gòu)進(jìn)行特性計(jì)算分析，因此無 需通過數(shù)學(xué)推導(dǎo)或?qū)嶒?yàn)的方法建立ESD防護(hù)器件的各種數(shù)值模型，特別適用于新型ESD防 護(hù)器件或者結(jié)構(gòu)復(fù)雜的復(fù)合ESD防護(hù)器件；2.本發(fā)明由于采用對(duì)帶有ESD防護(hù)的匹配網(wǎng)絡(luò)b直接建立SPICE網(wǎng)表，因此無論 多復(fù)雜的網(wǎng)絡(luò)結(jié)構(gòu)都可以由簡單的SPICE網(wǎng)表文件進(jìn)行描述，不必考慮匹配網(wǎng)絡(luò)的復(fù)雜程 度，由于在> IOGHz的較高頻率下應(yīng)用領(lǐng)域匹配網(wǎng)絡(luò)多采用復(fù)雜的多級(jí)分布式網(wǎng)絡(luò)，所以
4本發(fā)明適用于更廣泛的頻率范圍；3.本發(fā)明由于采用了混合模式仿真工具，使ESD防護(hù)器件的特性是由對(duì)器件具體 結(jié)構(gòu)的仿真得出，因此相對(duì)單純RLC等效法，考慮了更多的寄生效應(yīng)和與漂移特性，結(jié)果更 為準(zhǔn)確；4.本發(fā)明由于在進(jìn)行ESD測試時(shí)，將帶有ESD防護(hù)的匹配網(wǎng)絡(luò)與核心RFIC分開， 獨(dú)立進(jìn)行各種ESD測試模型分析，因此與單獨(dú)針對(duì)ESD器件或者ESD防護(hù)電路的測試相比 更為準(zhǔn)確；5.本發(fā)明由于在引入ESD防護(hù)電路時(shí)經(jīng)過了與核心電路的優(yōu)化過程，且在優(yōu)化過 程中保持了對(duì)ESD器件特性的準(zhǔn)確描述，因此經(jīng)過優(yōu)化后的核心RFIC能夠得到更佳的性 能，相對(duì)將ESD防護(hù)電路直接插入核心RFIC的被保護(hù)端口的方法和RLC等效方法，能夠更 好地削弱ESD防護(hù)電路的引入對(duì)核心RFIC的性能的影響。6.本發(fā)明由于無需通過數(shù)學(xué)推導(dǎo)或者實(shí)驗(yàn)的手段建立ESD防護(hù)器件的各種數(shù)值 模型，包括大信號(hào)模型、小信號(hào)模型、回滯\擊穿特性模型，而直接通過混合仿真得到帶有 ESD防護(hù)的匹配網(wǎng)絡(luò)的S參數(shù)文件，然后引入核心RFIC的設(shè)計(jì)中，因此具有設(shè)計(jì)周期短、簡 便易行的優(yōu)點(diǎn)。


圖1為現(xiàn)有RFIC ESD防護(hù)電路設(shè)計(jì)中的等效法流程圖；圖2為現(xiàn)有RFIC ESD防護(hù)電路設(shè)計(jì)中的構(gòu)建模型法流程圖；圖3為本發(fā)明的RFIC ESD防護(hù)電路優(yōu)化流程圖；圖4為用本發(fā)明方法建立的帶有ESD防護(hù)的匹配網(wǎng)絡(luò)；圖5為用本發(fā)明方法中將帶有ESD防護(hù)的匹配網(wǎng)絡(luò)嵌入核心RFIC過程示意圖；圖6為用本發(fā)明方法搭建的TLP模型測試電路；圖7為用本發(fā)明方法得到的帶有ESD防護(hù)的匹配網(wǎng)絡(luò)的TLP模型測試結(jié)果；圖8為用本發(fā)明方法搭建的HBM模型測試電路；圖9為用本發(fā)明方法得到的帶有ESD防護(hù)的匹配網(wǎng)絡(luò)的HBM測試結(jié)果。
具體實(shí)施例方式參照?qǐng)D3，本發(fā)明基于網(wǎng)絡(luò)S參數(shù)提取的RFIC ESD防護(hù)電路優(yōu)化，按如下步驟進(jìn) 行步驟1，確定ESD防護(hù)器件的類型和結(jié)構(gòu)參數(shù)。根據(jù)核心RFIC設(shè)計(jì)中所采用的工藝條件和ESD防護(hù)器件的類型，確定ESD防護(hù)器 件的結(jié)構(gòu)參數(shù)、摻雜濃度和連接方式。其中，ESD防護(hù)器件采用二極管、金屬-氧化物-半 導(dǎo)體場效應(yīng)晶體管M0SFET、硅控整流器SCR以及這幾種器件的衍生器件或者這幾種器件的 綜合體中的任意一種。如核心RFIC采用臺(tái)積電TSMC 0. 25 μ m工藝，ESD防護(hù)器件采用低壓觸發(fā)硅控整流 器LVTSCR，確定LVTSCR的溝道長度為0. 24 μ m,柵氧化層厚度為3nm，PN結(jié)結(jié)深為1. 3 μ m， 阱摻雜濃度為IO1Vcm3,歐姆接觸摻雜濃度為IO2tVcm3，連接方式采用柵極接地的方式。步驟2，確定被保護(hù)端口的匹配網(wǎng)絡(luò)a的結(jié)構(gòu)、匹配網(wǎng)絡(luò)中的匹配元件及參數(shù)。
5
被保護(hù)端口的匹配網(wǎng)絡(luò)a的結(jié)構(gòu)、匹配網(wǎng)絡(luò)中的匹配元件及參數(shù)是根據(jù)核心RFIC 的電路形式確定。如核心RFIC為5. 25GHz窄帶低噪聲放大器LNA，采用單個(gè)電感Lin對(duì)LNA 輸入端口進(jìn)行匹配，電感值為14. 6nH。步驟3，構(gòu)建帶有ESD防護(hù)的匹配網(wǎng)絡(luò)b。將步驟1確定的ESD防護(hù)器件引入步驟2中的匹配網(wǎng)絡(luò)a，即將單個(gè)或多個(gè)ESD防 護(hù)器件連接到被保護(hù)路徑與地之間，從而建立一個(gè)或多個(gè)ESD放電通道，構(gòu)成帶有ESD防護(hù) 的匹配網(wǎng)絡(luò)b。該匹配網(wǎng)絡(luò)b采用L型匹配網(wǎng)絡(luò)、T型匹配網(wǎng)絡(luò)、Π型匹配網(wǎng)絡(luò)和多級(jí)分布 式匹配網(wǎng)絡(luò)中的任意一種。如將兩個(gè)LVTSCR與電感Lin搭建為二級(jí)Π型匹配網(wǎng)絡(luò)b，二級(jí) LVTSCR器件寬度分別為75 μ m和50 μ m，見圖4。對(duì)二級(jí)LVTSCR與Lin構(gòu)成的Π型匹配網(wǎng) 絡(luò)b進(jìn)行SPICE網(wǎng)表描述，建立SPICE網(wǎng)表。步驟4，提取帶有ESD防護(hù)的匹配網(wǎng)絡(luò)b的S參數(shù)。利用器件仿真軟件ATLAS中的混合模式仿真工具，對(duì)匹配網(wǎng)絡(luò)b的SPICE網(wǎng)表進(jìn) 行小信號(hào)仿真，按照核心RFIC設(shè)計(jì)中的所用的頻率范圍和步長提取匹配網(wǎng)絡(luò)b的S參數(shù)， 將得到的數(shù)據(jù)修改為表1中的形式，最后將列表存儲(chǔ)為S2P文件。表1提取的圖4中匹配網(wǎng)絡(luò)b的S參數(shù)列表
權(quán)利要求
1.一種基于網(wǎng)絡(luò)S參數(shù)提取的RFIC ESD防護(hù)電路優(yōu)化方法，包括以下步驟(1)根據(jù)核心射頻集成電路RFIC設(shè)計(jì)中所采用的工藝條件和ESD防護(hù)器件的類型，確 定ESD防護(hù)器件的剖面及版圖結(jié)構(gòu)、尺寸、摻雜類型及分布、連接方式；(2)根據(jù)核心RFIC的電路形式確定被保護(hù)端口的匹配網(wǎng)絡(luò)a的結(jié)構(gòu)、匹配網(wǎng)絡(luò)中的匹 配元件及參數(shù)；(3)將步驟(1)確定的ESD防護(hù)器件引入步驟O)中的匹配網(wǎng)絡(luò)a，構(gòu)成帶有ESD保護(hù) 的匹配網(wǎng)絡(luò)b，建立匹配網(wǎng)絡(luò)b的SPICE網(wǎng)表，利用器件仿真軟件ATLAS的混合模式仿真工 具對(duì)匹配網(wǎng)絡(luò)b進(jìn)行小信號(hào)仿真，在核心RFIC設(shè)計(jì)中所用到的每個(gè)頻率點(diǎn)上提取S參數(shù)， 得到S參數(shù)列表；根據(jù)射頻設(shè)計(jì)軟件ADS可讀取的格式對(duì)S參數(shù)列表進(jìn)行修改，并保存為S 參數(shù)文件；(4)通過讀取步驟(3)中的S參數(shù)文件將帶有ESD保護(hù)的匹配網(wǎng)絡(luò)b直接嵌入到核心 RFIC中進(jìn)行綜合設(shè)計(jì)和優(yōu)化；(5)返回步驟(3)，對(duì)帶有ESD保護(hù)的匹配網(wǎng)絡(luò)中b中的元件參數(shù)進(jìn)一步修正，再次提 取S參數(shù)，然后執(zhí)行步驟(4)并進(jìn)一步優(yōu)化，如此重復(fù)步驟(3) 44)，直到核心RFIC性能達(dá) 到設(shè)計(jì)指標(biāo)；(6)對(duì)步驟(5)中優(yōu)化后的帶有ESD保護(hù)的匹配網(wǎng)絡(luò)b，搭建ESD測試電路，利用仿真 軟件ATLAS的混合模式仿真工具對(duì)該測試電路進(jìn)行準(zhǔn)靜態(tài)仿真和瞬態(tài)仿真，得到該匹配網(wǎng) 絡(luò)b的開啟電壓電流、維持電壓電流、二次擊穿電流和延遲時(shí)間。
2.根據(jù)權(quán)利要求1所述的基于網(wǎng)絡(luò)S參數(shù)提取的RFICESD防護(hù)電路優(yōu)化方法，其步 驟(1)所述的ESD防護(hù)器件，包括二極管、金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管M0SFET、硅 控整流器SCR以及這幾種器件的衍生器件或者這幾種器件的綜合體。
3.根據(jù)權(quán)利要求1所述的基于網(wǎng)絡(luò)S參數(shù)提取的RFICESD防護(hù)電路優(yōu)化方法，其中步 驟(3)所述的匹配網(wǎng)絡(luò)b，包括L型匹配網(wǎng)絡(luò)、T型匹配網(wǎng)絡(luò)、Π型匹配網(wǎng)絡(luò)以及多級(jí)分布式 匹配網(wǎng)絡(luò)。
4.根據(jù)權(quán)利要求1所述的基于網(wǎng)絡(luò)S參數(shù)提取的RFICESD保護(hù)電路優(yōu)化方法，其中步 驟(6)所述的ESD測試電路，包括人體模型HBM測試電路、機(jī)器模型匪測試電路、器件充電 模型CDM測試電路和傳輸線脈沖TLP模型測試電路。
全文摘要
本發(fā)明公開了一種基于網(wǎng)絡(luò)S參數(shù)提取的RFIC ESD防護(hù)電路優(yōu)化方法，主要解決目前采用的等效法和構(gòu)建模型法準(zhǔn)確性和普適性差的問題。該方法的主要步驟是，確定ESD防護(hù)器件參數(shù)及核心射頻集成電路RFIC被保護(hù)端口的匹配網(wǎng)絡(luò)；構(gòu)建帶有ESD防護(hù)的匹配網(wǎng)絡(luò)并通過混合模式仿真提取S參數(shù)；嵌入核心RFIC中優(yōu)化調(diào)整；返回修改匹配網(wǎng)絡(luò)中的元件參數(shù)進(jìn)一步優(yōu)化設(shè)計(jì)；進(jìn)行ESD測試以獲得防護(hù)水平的關(guān)鍵參數(shù)。本發(fā)明能夠在無需建立復(fù)雜的數(shù)值模型的情況下準(zhǔn)確提取器件特性，具有更高的準(zhǔn)確性和普適性，適合新型ESD防護(hù)器件在高頻電路中的適用性評(píng)價(jià)和設(shè)計(jì)優(yōu)化。
文檔編號(hào)G06F17/50GK102096743SQ20111004676
公開日2011年6月15日 申請(qǐng)日期2011年2月28日 優(yōu)先權(quán)日2011年2月28日
發(fā)明者劉紅俠, 李立 申請(qǐng)人:西安電子科技大學(xué)