專利名稱：支持外部自動測試設(shè)備的電路板的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種支持外部自動測試設(shè)備的電路板。
背景技術(shù)：
現(xiàn)有的電路板的故障檢測都是通過微處理器對電路板自身所攜帶的各個功能模 塊分別進行檢測的，但是這樣的檢測方法無法判斷究竟是那個功能模塊故障，故障定位不 準(zhǔn)確。外部自動測試設(shè)備ATE是在被測試電路板的微處理器釋放總線控制權(quán)的情況下 進行的，即電路板內(nèi)微處理器不參與工作電路，電路板內(nèi)部功能模塊的測試是在外部自動 測試設(shè)備的控制下來完成，可以針對不同的功能模塊進行檢測，分別進行故障與正常指示， 但是完成這種測試，需要電路板內(nèi)部有一種電路能夠支持外部測試設(shè)備的測試，現(xiàn)有電路 板中都不能支撐外部自動測試設(shè)備，這就迫切需要提供一種能夠支持外部自動測試設(shè)備的 電路板。

實用新型內(nèi)容為了解決現(xiàn)有的電路板無法支持外部自動測試設(shè)備、測試故障定位不準(zhǔn)確的技術(shù) 問題，本實用新型提供一種支持外部測試設(shè)備的電路板。本實用新型的技術(shù)解決方案一種支持外部自動測試設(shè)備的電路板，包括微處理器以及與微處理器連接的功能 模塊組，所述功能模塊組中各個功能模塊分別與微處理器相連，其特殊之處在于它還包括 用于隔離微處理器對各功能模塊控制、使外部自動測試設(shè)備能夠?qū)δ苣K組的各個功能 模塊進行控制的多個隔離控制電路，所述各隔離控制電路設(shè)置在微處理器和外部自動測試 設(shè)備之間，所述各隔離控制電路分別設(shè)置在相應(yīng)的功能模塊內(nèi)。上述功能模塊組包括時鐘模塊，所述隔離控制電路包括時鐘電路，所述時鐘電路 設(shè)置在時鐘模塊中，所述時鐘電路包括第一與非門和第二與非門；所述第一與非門的兩個 輸入端分別接內(nèi)部晶振的輸出以及外部自動測試設(shè)備的時鐘屏蔽信號，其輸出端接第二與 非門的其中一個輸入端，所述第二與非門的另一個輸入端接外部自動測試設(shè)備的外部時鐘 輸入信號，所述第二與非門的輸出端接微處理器的板內(nèi)用時鐘信號管腳。上述功能模塊組包括總線控制模塊，所述總線禁止請求電路設(shè)置在總線控制模塊 中，所述總線禁止請求電路包括用于禁止微處理器控制總線控制模塊的禁止電路、用 于外部自動測試設(shè)備對地址總線進行外部控制的地址總線電路以及用于外部自動測試設(shè) 備對數(shù)據(jù)總線進行外部控制的數(shù)據(jù)總線電路，所述禁止電路、地址總線電路以及數(shù)據(jù)總線電路設(shè)置在微處理器和外部自動測試 設(shè)備之間且相互并聯(lián)；所述禁止電路包括串聯(lián)的信號驅(qū)動器和復(fù)位電路，所述復(fù)位電路包括或邏輯，所述或邏輯一端連接外部自動測試設(shè)備，另一端連接信號驅(qū)動器，所述信號驅(qū)動器的另一端 與微處理器連接；所述地址總線電路包括串聯(lián)的第一雙向緩沖器和鎖存器，所述第一雙向緩沖器的 另一端與外部自動測試設(shè)備相連，所述鎖存器的另一端與微處理器相連；所述數(shù)據(jù)總線電路包括第二雙向緩沖器，所述第二雙向緩沖器的一端與外部自動 測試設(shè)備相連，所述第二雙向緩沖器的另一端與微處理器相連。上述功能模塊組包括離散量控制模塊，所述隔離控制電路包括離散量隔離電路、 離散量輸入電路和離散量輸出電路，所述離散量隔離電路、離散量輸入電路和離散量輸出 電路設(shè)置在離散量控制模塊中，所述離散量隔離電路包括串聯(lián)的信號驅(qū)動器和復(fù)位電路，所述復(fù)位電路包括或邏 輯，所述或邏輯一端連接外部自動測試設(shè)備，另一端連接信號驅(qū)動器，所述信號驅(qū)動器的另 一端與微處理器連接；所述離散量輸入電路包括第一調(diào)理電路、單向緩沖器以及第六雙向緩沖器，所述 第一調(diào)理電路和單向緩沖器串聯(lián)，所述第一調(diào)理電路的另一端與外部自動測試設(shè)備相連， 所述單向緩沖器的另一端通過16位外圍數(shù)據(jù)總線及第五雙向緩沖器與微處理器相連接； 所述離散量輸出電路包括第六雙向緩沖器、離散量輸入鎖存器以及第二調(diào)理電路，所述離 散量輸入鎖存器與第二調(diào)理電路串聯(lián)，所述離散量輸入鎖存器的另一端通過16位外圍數(shù) 據(jù)總線及第五雙向緩沖器與微處理器相連接，所述第二調(diào)理電路的另一端與外部自動測試 設(shè)備相連；所述第六雙向緩沖器的一端通過16位系統(tǒng)數(shù)據(jù)總線與外部自動測試設(shè)備相連， 其另一端通過16位外圍數(shù)據(jù)總線及第五雙向緩沖器與微處理器相連接。外部自動控制電路板的方法，包括以下步驟1在該電路板內(nèi)建立隔離控制電路，所述隔離控制電路一端與外部自動設(shè)備連 接，另一端與微處理器連接，所述隔離控制電路用于隔離微處理器對功能模塊組中各功能 模塊的控制；2外部自動測試設(shè)備發(fā)送功能屏蔽信號給隔離控制電路隔離微處理器對功能模 塊的控制；3外部自動測試設(shè)備發(fā)送功能輸入信號給隔離控制電路，通過隔離控制電路隔離 微處理器來接管功能模塊，并對功能模塊進行外部自動測試。7、根據(jù)權(quán)利要求5所述的外部自動控制電路板的方法，其特征在于具體步驟為1在該電路板內(nèi)建立隔離控制電路，所述隔離控制電路為時鐘電路，所述時鐘電 路包括并聯(lián)于外部自動測試設(shè)備和微處理器之間的第一與非門和第二與非門2外部自動測試設(shè)備發(fā)送時鐘屏蔽信號給第一與非門，屏蔽微處理器對時鐘模塊 中內(nèi)部晶振的控制；3外部自動測試設(shè)備發(fā)送外部時鐘輸入信號給第二與非門控制微處理器來接管 時鐘模塊的控制，通過時鐘電路隔離微處理器來控制時鐘模塊。以上方法具體步驟為1在該電路板內(nèi)建立隔離控制電路，所述隔離控制電路為總線禁止請求電路，所 述總線禁止請求電路包括用于禁止微處理器控制總線控制模塊的禁止電路、用于外部自動 測試設(shè)備對地址總線進行外部控制的地址總線電路以及用于外部自動測試設(shè)備對數(shù)據(jù)總線進行外部控制的數(shù)據(jù)總線電路，所述禁止電路、地址總線電路以及數(shù)據(jù)總線電路并聯(lián)于微處理器和外部自動測試 設(shè)備之間，所述禁止電路包括串聯(lián)于外部自動測試設(shè)備和微處理器之間串聯(lián)的信號驅(qū)動器 和復(fù)位電路，所述復(fù)位電路的另一端與外部自動測試設(shè)備連接，所述信號驅(qū)動器的另一端 與微處理器連接；所述地址總線電路包括串聯(lián)于外部自動測試設(shè)備和微處理器之間的串聯(lián)的第一 雙向緩沖驅(qū)動和鎖存器，所述數(shù)據(jù)總線電路包括串聯(lián)在自動測試設(shè)備和微處理器之間的第二雙向緩沖器， 所述復(fù)位電路包括或邏輯；2外部自動測試設(shè)備發(fā)送功能屏蔽信號給總線禁止請求電路隔離微處理器對總 線控制模塊的控制外部自動測試設(shè)備發(fā)送HOLD請求信號與復(fù)位電路發(fā)送的復(fù)位信號通過信號驅(qū)動 器隔離微處理器對總線控制模塊的控制；3外部自動測試設(shè)備發(fā)送功能輸入信號給總線禁止請求電路，通過總線禁止請求 電路隔離微處理器來接管總線控制模塊，并對總線控制模塊進行外部自動測試外部自動測試設(shè)備通過第二雙向緩沖器、以及串聯(lián)的第一雙向緩沖器和鎖存器來 控制微處理器接管總線控制模塊。以上方法具體步驟為1在該電路板內(nèi)建立隔離控制電路，所述隔離控制電路為離散量隔離電路、離散 量輸入電路和離散量輸出電路，所述隔離電路、離散量輸入電路和離散量輸出電路并聯(lián)于外部自動測試設(shè)備和微 處理器之間，所述離散量隔離電路包括串聯(lián)于外部自動測試設(shè)備和微處理器之間串聯(lián)的信號 驅(qū)動器和復(fù)位電路，所述復(fù)位電路的另一端與外部自動測試設(shè)備連接，所述信號驅(qū)動器的 另一端與微處理器連接；所述離散量輸入電路包括串聯(lián)在外部自動測試設(shè)備和微處理器之間的串聯(lián)的第 一調(diào)理電路、單向緩沖器以及第六雙向緩沖器，所述離散量輸出電路包括串聯(lián)在外部自動測試設(shè)備和微處理器之間的串聯(lián)的第 六雙向緩沖器、離散量輸入鎖存器以及第二調(diào)理電路，2外部自動測試設(shè)備發(fā)送功能屏蔽信號給離散量隔離電路隔離微處理器對離散 量控制模塊的控制；外部自動測試設(shè)備發(fā)送HOLD請求信號給與復(fù)位電路發(fā)送的復(fù)位信號通過信號驅(qū) 動器隔離微處理器對離散量控制模塊的控制；3外部自動測試設(shè)備發(fā)送功能輸入信號給離散量輸入電路和離散量輸出電路，通 過離散量輸入電路和離散量輸出電路隔離微處理器來接管離散量控制模塊，并對離散量控 制模塊進行外部自動測試外部自動測試設(shè)備發(fā)送離散量輸入信號給第一調(diào)理電路，后依次經(jīng)過單向緩沖器 以及第六雙向緩沖器控制微處理器離散量的輸入；外部自動測試設(shè)備發(fā)送16系統(tǒng)數(shù)據(jù)總線給第六雙向緩沖器，后依次經(jīng)過離散量輸入鎖存器以及第二調(diào)理電路將離散量輸出信號 給外部自動測試設(shè)備。本實用新型所具有的優(yōu)點本實用新型通過在所測試的電路板中設(shè)置隔離控制電路，外部自動測試設(shè)備ATE 發(fā)送功能屏蔽信號給隔離控制電路隔離微處理器對功能模塊的控制，外部自動測試設(shè)備發(fā) 送功能輸入信號給隔離控制電路，通過隔離控制電路隔離微處理器來接管功能模塊，并對 功能模塊進行外部自動測試。支持外部自動測試設(shè)備可以很準(zhǔn)確測試究竟是哪個功能模塊 出現(xiàn)故障。

圖1為本實用新型隔離控制電路的時鐘電路圖；圖2為本實用新型隔離控制電路的禁止電路圖；圖3為本實用新型總線禁止請求電路；圖4為本實用新型為離散量隔離電路圖；圖5為離散量隔離電路中離散量輸入及輸出電路。
具體實施方式
一種支持外部自動測試設(shè)備的電路板，包括微處理器以及與微處理器連接的功能 模塊組，所述功能模塊組中各個功能模塊并聯(lián)于微處理器，它還包括用于隔離微處理器對 各功能模塊控制、使外部自動測試設(shè)備能夠?qū)ξ⑻幚砥鞯母鱾€功能模塊進行控制的多個隔 離控制電路，所述隔離控制電路設(shè)置在微處理器和外部自動測試設(shè)備之間，所述隔離控制 電路設(shè)置在相應(yīng)的功能模塊內(nèi)。如圖1所示，功能模塊組包括時鐘模塊，隔離控制電路包括時鐘電路，時鐘電路設(shè) 置在時鐘模塊中，時鐘電路包括設(shè)置在外部自動測試設(shè)備和微處理器之間的第一與非門和 第二與非門；第一與非門的兩個輸入端分別接內(nèi)部晶振的輸出以及外部自動測試設(shè)備的時 鐘屏蔽信號，其輸出端接第二與非門的其中一個輸入端，所述第二與非門的另一個輸入端 接外部自動測試設(shè)備的外部時鐘輸入信號，第二與非門的輸出端接微處理器的板內(nèi)用時鐘 信號管腳。上述外部自動測試設(shè)備給第一與非門發(fā)出時鐘屏蔽信號，第一與非門隔離時鐘功 能模塊中內(nèi)部晶振的信號，第二與非門傳輸外部自動測試設(shè)備發(fā)出的外部時鐘輸入信號給 微處理器取完成控制。如圖3所示，功能模塊組包括總線控制模塊隔離控制電路包括設(shè)置在外部自動測 試設(shè)備和微處理器之間的總線禁止請求電路，總線禁止請求電路設(shè)置在總線控制模塊中，總線禁止請求電路包括用于禁止微處理器控制總線控制模塊的禁止電路、用于外 部自動測試設(shè)備對地址總線進行外部控制的地址總線電路以及用于外部自動測試設(shè)備對 數(shù)據(jù)總線進行外部控制的數(shù)據(jù)總線電路，禁止電路、地址總線電路以及數(shù)據(jù)總線電路設(shè)置在微處理器和外部自動測試設(shè)備 之間且相互并聯(lián)；禁止電路包括設(shè)置在外部自動測試設(shè)備和微處理器之間且相互串聯(lián)的信號驅(qū)動器和復(fù)位電路，復(fù)位電路的另一端與外部自動測試設(shè)備連接，信號驅(qū)動器的另一端與微處 理器連接；地址總線電路包括設(shè)置在外部自動測試設(shè)備和微處理器之間且串聯(lián)的第一雙向 緩沖驅(qū)動和鎖存器，第一雙向緩沖器的另一端與外部自動測試設(shè)備相連，鎖存器的另一端 與微處理器相連；數(shù)據(jù)總線電路包括串聯(lián)在自動測試設(shè)備和微處理器之間的第二雙向緩沖器，所述 第二雙向緩沖器的一端與外部自動測試設(shè)備相連，第二雙向緩沖器的另一端與微處理器相 連；如圖2所示，其中復(fù)位電路包括或邏輯，或邏輯一端連接外部自動測試設(shè)備，另一 端輸出信號板內(nèi)備用?；蜻壿媯鬟f外部自動測試設(shè)備發(fā)送的復(fù)位信號，經(jīng)過或邏輯，將部分 信號留板使用，即可用于總線禁止請求電路中對微處理器的隔離，又可用于離散量控制模 塊中隔離控制電路的隔離信號。如圖4、圖5所示，功能模塊組包括離散量控制模塊，隔離控制電路包括離散量隔 離電路、離散量輸入電路和離散量輸出電路，離散量隔離電路、離散量輸入電路和離散量輸 出電路設(shè)置在離散量控制模塊中，離散量隔離電路、離散量輸入電路和離散量輸出設(shè)置在外部自動測試設(shè)備和微處 理器之間且相互并聯(lián)，離散量隔離電路包括設(shè)置在外部自動測試設(shè)備和微處理器之間且相互串聯(lián)的信 號驅(qū)動器和復(fù)位電路，復(fù)位電路的另一端與外部自動測試設(shè)備連接，信號驅(qū)動器的另一端 與微處理器連接；離散量輸入電路包括設(shè)置在外部自動測試設(shè)備和微處理器之間的第一調(diào)理電路、 單向緩沖器以及第六雙向緩沖器，第一調(diào)理電路和單向緩沖器串聯(lián)，所述第一調(diào)理電路的 另一端與外部自動測試設(shè)備相連，單向緩沖器的另一端通過16位外圍數(shù)據(jù)總線及第五雙 向緩沖器與微處理器相連接；離散量輸出電路包括設(shè)置在外部自動測試設(shè)備和微處理器之 間的第六雙向緩沖器、離散量輸入鎖存器以及第二調(diào)理電路，離散量輸入鎖存器與第二調(diào) 理電路串聯(lián)，所述離散量輸入鎖存器的另一端通過16位外圍數(shù)據(jù)總線及第五雙向緩沖器 與微處理器相連接，第二調(diào)理電路的另一端與外部自動測試設(shè)備相連；第六雙向緩沖器的 一端通過16位系統(tǒng)數(shù)據(jù)總線與外部自動測試設(shè)備相連，其另一端通過16位外圍數(shù)據(jù)總線 及第五雙向緩沖器與微處理器相連接。外部自動控制上述電路板的方法，其包括以下步驟1在該電路板內(nèi)建立隔離控制電路，所述隔離控制電路一端與外部自動設(shè)備連 接，另一端與微處理器連接，所述隔離控制電路用于隔離微處理器對功能模塊組中各功能 模塊的控制；2外部自動測試設(shè)備發(fā)送功能屏蔽信號給隔離控制電路隔離微處理器對功能模 塊的控制；3外部自動測試設(shè)備發(fā)送功能輸入信號給隔離控制電路，通過隔離控制電路隔離 微處理器來接管功能模塊，并對功能模塊進行外部自動測試。上述的外部自動控制電路板的方法，具體步驟為1在該電路板內(nèi)建立隔離控制電路，所述隔離控制電路為時鐘電路，所述時鐘電路包括并聯(lián)于外部自動測試設(shè)備和微處理器之間的第一與非門和第二與非門2外部自動測試設(shè)備發(fā)送時鐘屏蔽信號給第一與非門，屏蔽微處理器對時鐘模塊 中內(nèi)部晶振的控制；3外部自動測試設(shè)備發(fā)送外部時鐘輸入信號給第二與非門控制微處理器來接管 時鐘模塊的控制，通過時鐘電路隔離微處理器來控制時鐘模塊。上述的外部自動控制電路板的方法，具體步驟為1在該電路板內(nèi)建立隔離控制電路，所述隔離控制電路為總線禁止請求電路，所 述總線禁止請求電路包括用于禁止微處理器控制總線控制模塊的禁止電路、用于外部自動 測試設(shè)備對地址總線進行外部控制的地址總線電路以及用于外部自動測試設(shè)備對數(shù)據(jù)總 線進行外部控制的數(shù)據(jù)總線電路，所述禁止電路、地址總線電路以及數(shù)據(jù)總線電路并聯(lián)于微處理器和外部自動測試 設(shè)備之間，所述禁止電路包括串聯(lián)于外部自動測試設(shè)備和微處理器之間并聯(lián)的信號驅(qū)動器 和復(fù)位電路所述復(fù)位電路的另一端與外部自動測試設(shè)備連接，所述信號驅(qū)動器的另一端與 微處理器連接；所述地址總線電路包括串聯(lián)于外部自動測試設(shè)備和微處理器之間的串聯(lián)的第一 雙向緩沖驅(qū)動和鎖存器，所述數(shù)據(jù)總線電路包括串聯(lián)在自動測試設(shè)備和微處理器之間的第二雙向緩沖器， 所述復(fù)位電路包括或邏輯；2外部自動測試設(shè)備發(fā)送功能屏蔽信號給總線禁止請求電路隔離微處理器對總 線控制模塊的控制外部自動測試設(shè)備發(fā)送HOLD請求信號與復(fù)位電路發(fā)送的復(fù)位信號通過信號驅(qū)動 器隔離微處理器對總線控制模塊的控制；3外部自動測試設(shè)備發(fā)送功能輸入信號給總線禁止請求電路，通過總線禁止請求 電路隔離微處理器來接管總線控制模塊，并對總線控制模塊進行外部自動測試外部自動測試設(shè)備通過第二雙向緩沖器、以及串聯(lián)的第一雙向緩沖器和鎖存器來 控制微處理器接管總線控制模塊。上述外部自動控制電路板的方法，具體步驟為1在該電路板內(nèi)建立隔離控制電路，所述隔離控制電路為離散量隔離電路、離散 量輸入電路和離散量輸出電路，所述隔離電路、離散量輸入電路和離散量輸出電路并聯(lián)于外部自動測試設(shè)備和微 處理器之間，離散量隔離電路包括串聯(lián)于外部自動測試設(shè)備和微處理器之間并聯(lián)的信號驅(qū)動 器和復(fù)位電路，所述復(fù)位電路的另一端與外部自動測試設(shè)備連接，所述信號驅(qū)動器的另一 端與微處理器連接；離散量輸入電路包括串聯(lián)在外部自動測試設(shè)備和微處理器之間的串聯(lián)的第一調(diào) 理電路、單向緩沖器以及第六雙向緩沖器，離散量輸出電路包括串聯(lián)在外部自動測試設(shè)備和微處理器之間的串聯(lián)的第六雙 向緩沖器、離散量輸入鎖存器以及第二調(diào)理電路，[0090]2外部自動測試設(shè)備發(fā)送功能屏蔽信號給離散量隔離電路隔離微處理器對離散 量控制模塊的控制；外部自動測試設(shè)備發(fā)送HOLD請求信號給與復(fù)位電路發(fā)送的復(fù)位信號通過信號驅(qū) 動器隔離微處理器對離散量控制模塊的控制；3外部自動測試設(shè)備發(fā)送功能輸入信號給離散量輸入電路和離散量輸出電路，通 過離散量輸入電路和離散量輸出電路隔離微處理器來接管離散量控制模塊，并對離散量控 制模塊進行外部自動測試外部自動測試設(shè)備發(fā)送離散量輸入信號給第一調(diào)理電路，后依次經(jīng)過單向緩沖器 以及第六雙向緩沖器控制微處理器離散量的輸入；外部自動測試設(shè)備發(fā)送16系統(tǒng)數(shù)據(jù)總線給第六雙向緩沖器，后依次經(jīng)過離散量 輸入鎖存器以及第二調(diào)理電路將離散量輸出信號給外部自動測試設(shè)備。時鐘電路模塊板內(nèi)的時鐘源支持外部可控的同時，應(yīng)支持外部的時鐘輸入。實現(xiàn)方法如圖 1。在進行測試時，測試設(shè)備輸出屏蔽信號隔離內(nèi)部晶振，將模塊運行所需的時鐘信號切換 至外部輸入實現(xiàn)，對模塊內(nèi)時鐘源進行隔離。復(fù)位電路復(fù)位信號用于初始化模塊板內(nèi)的各個功能電路。中央處理模塊的復(fù)位信號有三種a.上電復(fù)位，在模塊被正常加電時產(chǎn)生的復(fù)位。b.外部離散量可控復(fù)位，來自于一個離散量輸入口，實際由綜合開發(fā)設(shè)備提供。c.軟件復(fù)位，作為一個離散輸出口地址，由執(zhí)行寫地址指令產(chǎn)生的復(fù)位。為了測試 復(fù)位電路，以上的三類復(fù)位信號應(yīng)當(dāng)具有可控性。軟件復(fù)位由程序的執(zhí)行來產(chǎn)生，外部離散 量可控復(fù)位是外部離散量輸入的復(fù)位信號，它們已經(jīng)具有了可控性。上電復(fù)位是在加電時 產(chǎn)生的復(fù)位信號，為了能夠靈活的測試該信號，應(yīng)將上電復(fù)位的控制信號線引出板外(如 圖2)。在產(chǎn)生復(fù)位信號可控制的情況下，還應(yīng)把復(fù)位電路產(chǎn)生的供板內(nèi)使用得RESET(復(fù)位 信號)單獨引出模塊板外，以便可以從外部監(jiān)測到此信號的產(chǎn)生。[0103]總線禁止在ATE測試情況下，要禁止微處理器對板內(nèi)總線的控制，這時的微處理器并不運 行程序。微處理器自身有總線禁止請求信號HOLD，HOLD信號和復(fù)位信號可使微處理器釋 放總線控制權(quán)。ATE測試是在自動測試設(shè)備的控制下完成，自動測試設(shè)備完全可以通過對 HOLD信號和復(fù)位信號的控制來接管模塊板內(nèi)的總線控制權(quán)，以完成對模塊內(nèi)功能電路的測 試。因此將HOLD信號線引出至模塊板外?？偩€禁止請求電路如圖3所示?？偩€的可測試性設(shè)計是支持ATE測試的核心。模塊內(nèi)的只讀存儲器、隨機訪問存儲器、離散量輸入輸出接口等都是同總線相連 接，在ATE測試時通過外部HOLD請求和復(fù)位信號使微處理器處于禁止?fàn)顟B(tài)，釋放總線的控 制權(quán)，如何讓外部的自動測試設(shè)備能夠檢測它們，完全取決于總線結(jié)構(gòu)的設(shè)計。為支持隔離性測試，總線應(yīng)滿足以下的要求a.自動測試設(shè)備可以通過數(shù)據(jù)總線同模塊內(nèi)芯片進行數(shù)據(jù)交換。b.自動測試設(shè)備可以通過地址總線訪問模塊內(nèi)不同的地址空間。[0110]c.自動測試設(shè)備可以通過控制總線來控制模塊內(nèi)芯片的操作。地址總線設(shè)計為兩級隔離緩沖輸出方式。地址總線結(jié)構(gòu)如圖4所示。一級緩沖由 鎖存器實現(xiàn)，復(fù)位信號作為鎖存器的使能信號，地址有效信號控制地址信號的鎖存。二級緩 沖設(shè)計為雙向緩沖驅(qū)動。在ATE測試時，自動測試設(shè)備可以從模塊外發(fā)送地址信號，用于測 試內(nèi)部各個功能塊。模塊內(nèi)數(shù)據(jù)總線的結(jié)構(gòu)如圖5。模塊內(nèi)32位微處理器數(shù)據(jù)總線被劃分為3條隔離的數(shù)據(jù)總線供模塊內(nèi)和系統(tǒng)使 用。8位的I/O數(shù)據(jù)總線用于微處理器同可編程定時器、可編程中斷控制器進行數(shù)據(jù)交換； 16位的外圍數(shù)據(jù)總線用于模塊內(nèi)的離散量輸入輸出口和串口控制器，同時它經(jīng)過雙向緩沖 器輸出至模塊外部用于同其他的模塊進行數(shù)據(jù)傳輸；32位的存儲器數(shù)據(jù)總線用來訪問模 塊內(nèi)的只讀和隨機訪問存儲器。對測試的支持a.通過控制16位系統(tǒng)數(shù)據(jù)總線和外圍數(shù)據(jù)總線之間緩沖器的方向，可將自動測 試設(shè)備送來的數(shù)據(jù)信號作為激勵信號送至離散量輸出口，自動測試設(shè)備也可以從系統(tǒng)數(shù)據(jù) 總線讀取離散量輸入口的數(shù)據(jù)，以達到測試的目的。b. 32位內(nèi)部存儲器數(shù)據(jù)總線，它被直接引到了模塊板插座。在ATE測試時，通過控 制32位微處理器數(shù)據(jù)總線與內(nèi)部存儲器數(shù)據(jù)總線間的雙向緩沖器的輸出使能信號無效， 造成輸出三態(tài)，從而外部測試設(shè)備接管內(nèi)部存儲器數(shù)據(jù)總線，通過此總線直接同模塊內(nèi)的 存儲器交換數(shù)據(jù)。為了支持ATE測試，從模塊外弓I入額外的控制信號，以滿足ATE測試下外部對模塊 內(nèi)各功能電路的可控。包括對數(shù)據(jù)雙向緩沖器和地址雙向緩沖器的使能、方向端的控制；對 存儲器使能端，讀寫控制端的控制；對離散量輸出鎖存寄存器控制端的控制等。輸出到模塊外的系統(tǒng)控制信號采用單向緩沖隔離輸出，單向緩沖器的使能端采用 系統(tǒng)復(fù)位信號來進行控制。當(dāng)整個模塊處于復(fù)位狀態(tài)時，這個單向緩沖器的輸出是高阻狀 態(tài)。由于模塊內(nèi)的系統(tǒng)復(fù)位狀態(tài)是可以由外部控制的，所以采用復(fù)位信號作為使能，使得模 塊內(nèi)系統(tǒng)控制信號的輸出也就同樣由外部可控制。離散量輸入輸出電路該部分電路可測試性的設(shè)計主要取決于總線結(jié)構(gòu)的設(shè)計，其結(jié)構(gòu)如圖5。離散量信號輸入激勵被使能的單向緩沖器傳輸至模塊內(nèi)外圍數(shù)據(jù)總線，外部測試 設(shè)備通過16位系統(tǒng)數(shù)據(jù)總線采樣驗證電路。離散量信號輸出，鎖存數(shù)據(jù)總線上數(shù)據(jù)，鎖存 后的數(shù)字量經(jīng)處理后輸出。可直接被采樣驗證電路。
權(quán)利要求1.一種支持外部自動測試設(shè)備的電路板，包括微處理器以及與微處理器連接的功能模 塊組，所述功能模塊組中各個功能模塊分別與微處理器相連，其特征在于它還包括用于隔 離微處理器對各功能模塊控制、使外部自動測試設(shè)備能夠?qū)δ苣K組的各個功能模塊進 行控制的多個隔離控制電路，所述各隔離控制電路設(shè)置在微處理器和外部自動測試設(shè)備之 間，所述各隔離控制電路分別設(shè)置在相應(yīng)的功能模塊內(nèi)。
2.根據(jù)權(quán)利要求1所述的支持外部自動測試設(shè)備的電路板，其特征在于所述功能模 塊組包括時鐘模塊，所述隔離控制電路包括時鐘電路，所述時鐘電路設(shè)置在時鐘模塊中，所 述時鐘電路包括第一與非門和第二與非門；所述第一與非門的兩個輸入端分別接內(nèi)部晶 振的輸出以及外部自動測試設(shè)備的時鐘屏蔽信號，其輸出端接第二與非門的其中一個輸入 端，所述第二與非門的另一個輸入端接外部自動測試設(shè)備的外部時鐘輸入信號，所述第二 與非門的輸出端接微處理器的板內(nèi)用時鐘信號管腳。
3.根據(jù)權(quán)利要求1或2所述的支持外部自動測試設(shè)備的電路板，其特征在于所述功 能模塊組包括總線控制模塊，所述總線禁止請求電路設(shè)置在總線控制模塊中，所述總線禁止請求電路包括用于禁止微處理器控制總線控制模塊的禁止電路、用于外 部自動測試設(shè)備對地址總線進行外部控制的地址總線電路以及用于外部自動測試設(shè)備對 數(shù)據(jù)總線進行外部控制的數(shù)據(jù)總線電路，所述禁止電路、地址總線電路以及數(shù)據(jù)總線電路設(shè)置在微處理器和外部自動測試設(shè)備 之間且相互并聯(lián)；所述禁止電路包括串聯(lián)的信號驅(qū)動器和復(fù)位電路，所述復(fù)位電路包括或邏輯，所述或 邏輯一端連接外部自動測試設(shè)備，另一端連接信號驅(qū)動器，所述信號驅(qū)動器的另一端與微 處理器連接；所述地址總線電路包括串聯(lián)的第一雙向緩沖器和鎖存器，所述第一雙向緩沖器的另一 端與外部自動測試設(shè)備相連，所述鎖存器的另一端與微處理器相連；所述數(shù)據(jù)總線電路包括第二雙向緩沖器，所述第二雙向緩沖器的一端與外部自動測試 設(shè)備相連，所述第二雙向緩沖器的另一端與微處理器相連。
4.根據(jù)權(quán)利要求3所述的支持外部自動測試設(shè)備的電路板，其特征在于所述功能模 塊組包括離散量控制模塊，所述隔離控制電路包括離散量隔離電路、離散量輸入電路和離 散量輸出電路，所述離散量隔離電路、離散量輸入電路和離散量輸出電路設(shè)置在離散量控 制模塊中，所述離散量隔離電路包括串聯(lián)的信號驅(qū)動器和復(fù)位電路，所述復(fù)位電路包括或邏輯， 所述或邏輯一端連接外部自動測試設(shè)備，另一端連接信號驅(qū)動器，所述信號驅(qū)動器的另一 端與微處理器連接；所述離散量輸入電路包括第一調(diào)理電路、單向緩沖器以及第六雙向緩沖器，所述第一 調(diào)理電路和單向緩沖器串聯(lián)，所述第一調(diào)理電路的另一端與外部自動測試設(shè)備相連，所述 單向緩沖器的另一端通過16位外圍數(shù)據(jù)總線及第五雙向緩沖器與微處理器相連接；所述 離散量輸出電路包括第六雙向緩沖器、離散量輸入鎖存器以及第二調(diào)理電路，所述離散量 輸入鎖存器與第二調(diào)理電路串聯(lián)，所述離散量輸入鎖存器的另一端通過16位外圍數(shù)據(jù)總 線及第五雙向緩沖器與微處理器相連接，所述第二調(diào)理電路的另一端與外部自動測試設(shè)備 相連；所述第六雙向緩沖器的一端通過16位系統(tǒng)數(shù)據(jù)總線與外部自動測試設(shè)備相連，其另一端通過16位外圍數(shù)據(jù)總線及第五雙向緩沖器與微處理器相連接。
5.根據(jù)權(quán)利要求1或2所述的支持外部自動測試設(shè)備的電路板，其特征在于所述功 能模塊組包括離散量控制模塊，所述隔離控制電路包括離散量隔離電路、離散量輸入電路 和離散量輸出電路，所述離散量隔離電路、離散量輸入電路和離散量輸出電路設(shè)置在離散 量控制模塊中，所述離散量隔離電路包括串聯(lián)的信號驅(qū)動器和復(fù)位電路，所述復(fù)位電路包括或邏輯， 所述或邏輯一端連接外部自動測試設(shè)備，另一端連接信號驅(qū)動器，所述信號驅(qū)動器的另一 端與微處理器連接；所述離散量輸入電路包括第一調(diào)理電路、單向緩沖器以及第六雙向緩沖器，所述第一 調(diào)理電路和單向緩沖器串聯(lián)，所述第一調(diào)理電路的另一端與外部自動測試設(shè)備相連，所述 單向緩沖器的另一端通過16位外圍數(shù)據(jù)總線及第五雙向緩沖器與微處理器相連接；所述 離散量輸出電路包括第六雙向緩沖器、離散量輸入鎖存器以及第二調(diào)理電路，所述離散量 輸入鎖存器與第二調(diào)理電路串聯(lián)，所述離散量輸入鎖存器的另一端通過16位外圍數(shù)據(jù)總 線及第五雙向緩沖器與微處理器相連接，所述第二調(diào)理電路的另一端與外部自動測試設(shè)備 相連；所述第六雙向緩沖器的一端通過16位系統(tǒng)數(shù)據(jù)總線與外部自動測試設(shè)備相連，其另 一端通過16位外圍數(shù)據(jù)總線及第五雙向緩沖器與微處理器相連接。
專利摘要本實用新型涉及支持外部自動測試設(shè)備的電路板及外部控制該板的方法，包括微處理器以及與微處理器連接的功能模塊組，功能模塊組中各個功能模塊分別與微處理器相連，還包括用于隔離微處理器對各功能模塊控制、使外部自動測試設(shè)備能夠?qū)δ苣K組的各個功能模塊進行控制的多個隔離控制電路，各隔離控制電路設(shè)置在微處理器和外部自動測試設(shè)備之間，各隔離控制電路分別設(shè)置在相應(yīng)的功能模塊內(nèi)，本實用新型解決了現(xiàn)有的電路板無法支持外部自動測試設(shè)備、測試故障定位不準(zhǔn)確的技術(shù)問題，本實用新型支持外部自動測試設(shè)備可以很準(zhǔn)確測試。
文檔編號G06F11/22GK201903876SQ20102068194
公開日2011年7月20日 申請日期2010年12月27日 優(yōu)先權(quán)日2010年12月27日
發(fā)明者左清清, 徐奧, 鄭毓琦, 陳崢, 黃韜 申請人:中國航空工業(yè)集團公司第六三一研究所