專利名稱：嵌入式存儲模塊的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種嵌入式存儲模塊，確切地說是基于NAND (Flash存儲器)芯片的嵌入式存儲模塊，屬于數(shù)據(jù)存儲技術(shù)領(lǐng)域。
背景技術(shù)：
隨著嵌入式技術(shù)的發(fā)展，越來越多的系統(tǒng)需要具備體積小、功耗低并具有傳輸和分析功能的的數(shù)據(jù)存儲模塊。并對于數(shù)據(jù)靈活性和通用性的要求也隨之提高。在某些應用中除了需要高速的數(shù)據(jù)存儲帶寬和超大的數(shù)據(jù)存儲容量以外，更重要的是受應用場合的限制故存儲設(shè)備的體積和功耗應盡可能的小，而目前大多數(shù)存儲產(chǎn)品均采用磁盤作為存儲介質(zhì)，其單個磁盤的訪問帶寬只有幾十兆字節(jié)/秒，而搭建起來的磁盤陣列雖然在帶寬上能夠達到30(T400MB/S，提高了傳輸帶寬，但隨之而來的是體積和功耗上的增加，使其在某些應用場合(對體積和功耗要求較高)難以發(fā)揮自身優(yōu)勢。例如機載設(shè)備，該嵌入式存儲模塊主要應用于信號采集中對功耗和體積要求較高的嵌入式應用場合，該存儲模塊可獨立工作，體積小、功耗低，能方便的嵌入到各種數(shù)字系統(tǒng)中實現(xiàn)存儲功能，并能通過適配器將數(shù)據(jù)導入PC機進行分析處理，通用性強、系統(tǒng)擴展性好(設(shè)計上接口電路保留一定的余量，并可隨時擴充無需改變硬件結(jié)構(gòu))、工作穩(wěn)定(能在較惡劣的環(huán)境下工作)、操作方便(提供較完備的應用程序能夠很方便的對板卡進行操作)，可實現(xiàn)對圖象、語音、通信、振動信號及各種隨機信號的采集處理分析，可用于雷達、電子對抗、通信、軟件無線電、圖象處理、地震地質(zhì)信號分析等多種應用領(lǐng)域。
發(fā)明內(nèi)容本實用新型提供了一種嵌入式存儲模塊，具有存儲帶寬高、存儲容量大、易于管理，而且設(shè)備簡單、功耗體積小的優(yōu)點。為實現(xiàn)上述技術(shù)效果，本實用新型的技術(shù)方案如下嵌入式存儲模塊，包括存儲模塊和用于將數(shù)據(jù)導入至PC機的適配器模塊，適配器模塊包括RS232、RS422、CPLD和CY7C68013，RS232的通用輸入、輸出端與CY7C68013的通用輸入、輸出端連接，RS422的輸出端與CPLD輸入端連接，CPLD的輸出端與CY7C68013 的輸入端連接，CY7C68013與USB 口連接；存儲模塊包括電源模塊、FPGA主控模塊、NAND陣列模塊、鐵電存儲模塊、配置芯片、RS232和RS422模塊，F(xiàn)PGA主控模塊的通用輸入、輸出端與NAND陣列模塊的通用輸入、輸出端連接，F(xiàn)PGA主控模塊的通用輸入、輸出端與鐵電存儲模塊的通用輸入、輸出端連接，F(xiàn)PGA主控模塊的通用輸入端與配置芯片的輸出端連接，F(xiàn)PGA 主控模塊的通用輸入、輸出端與存儲模塊內(nèi)的RS232通用輸入、輸出端連接，F(xiàn)PGA主控模塊的輸出端與RS422的輸入端連接，用戶接口設(shè)置在FPGA主控模塊上，適配器模塊內(nèi)的RS232 與存儲模塊內(nèi)的RS232連接，適配器模塊內(nèi)的RS422與存儲模塊內(nèi)的RS422連接。所述適配器模塊內(nèi)的RS232與存儲模塊內(nèi)的RS232連接和適配器模塊內(nèi)的RS422 與存儲模塊內(nèi)的RS422連接為6線連接。
3[0007]數(shù)據(jù)輸入接口通過存儲模塊和用戶板卡上的接口進入，數(shù)據(jù)通過該接口到達FPGA 自定義接口，然后通過FPGA自定義接口將接收到的數(shù)據(jù)打包緩沖，通過從鐵電存儲模塊中讀取對應地址的映射，將數(shù)據(jù)存儲到映射的NAND存儲空間內(nèi)；上位機的命令通過適配器的 RS232接口傳輸，在該命令控制下將存儲模塊板卡配置為數(shù)據(jù)讀取模式，存儲模塊板卡在收到數(shù)據(jù)讀取的地址后，通過FPGA從鐵電存儲模塊中取出對應地址的映射地址，在上位機上可以得到一個記錄數(shù)據(jù)的索引列表，然后根據(jù)該索引列表從映射的地址讀取數(shù)據(jù)，緩沖后通過RS422接口發(fā)往適配器，然后適配器將其接口(RS422和RS232)轉(zhuǎn)化為USB接口，將數(shù)據(jù)通過USB接口發(fā)往上位機。所述CPLD是復雜可編程邏輯器件。本實用新型所涉及的存儲模塊基于NAND (Flash存儲器)類型的存儲芯片，F(xiàn)PGA 作為NAND (Flash存儲器)芯片控制器和各種數(shù)據(jù)流的橋接，不但能通過適配器(RS232總線)實現(xiàn)與上位機的命令通信，并能在存儲完成后通過適配器(RS422總線)接口將數(shù)據(jù)傳輸至計算機，使其能對數(shù)據(jù)進行分析和處理。嵌入式存儲模塊由兩部分構(gòu)成用戶板卡上的存儲模塊和負責將數(shù)據(jù)導入至PC 機的適配器。模塊框圖及連接關(guān)系見

圖1，其中適配器模塊采用USB供電，與用戶板卡(設(shè)備)通過7芯接插件連接。用戶可以將適配器的接插件接口設(shè)計在用戶板卡上，也可將接口延伸到用戶設(shè)備面板上，接插件大小形狀自定義，只需滿足RS232、RS422的電氣標準即可，轉(zhuǎn)換后的信號接入CPLD，由CPLD串并轉(zhuǎn)換后，輸入至USB芯片，USB芯片CY7C68013在將數(shù)據(jù)或命令上傳至PC機。存儲模塊主要用于對數(shù)據(jù)的存儲，其主要由電源模塊、FPGA主控模塊、NAND(Flash 存儲器)陣列模塊、鐵電存儲模塊、串口 RS232和RS422模塊。其中電源模塊用于對存儲模塊的各功能模塊提供工作電壓。主控模塊用于控制存儲模塊的工作，通過SPI (串行外設(shè)接口)總線與用戶板卡相連，通過串行總線RS232和RS422與適配器模塊相連，與實時時鐘相連保證記錄的數(shù)據(jù)有準確的時間戳信息，通過總線(數(shù)據(jù)總線、地址總線、命令總線)與FRAM (鐵電存儲器)相連以保證連續(xù)的尋址空間，通過總線(數(shù)據(jù)總線、地址總線、命令總線)與NAND (Flash存儲器)陣列相連從而控制對NAND (Flash存儲器)陣列模塊的讀寫操作。用戶接口采用LVTTL串行接口，主要用于嵌入到用戶系統(tǒng)后，連接到需要記錄的數(shù)據(jù)接口，協(xié)議為SPI(串行外設(shè)接口)總線，數(shù)據(jù)以數(shù)據(jù)幀的格式傳輸，每幀不大于2KB。在收到每幀第一個字時記錄數(shù)據(jù)的時間戳。配置芯片模塊用于對主控制器FPGA的應用程序在掉電時進行存儲和上電時加載。模塊上除了 NAND (Flash存儲器)外，還有FRAM (鐵電存儲器)，F(xiàn)RAM (鐵電存儲器)為NAND (Flash存儲器)芯片的輔助存儲芯片，主要功能為標志出NAND芯片中損壞塊的地址，并將離散的NAND (Flash存儲器)塊地址映射成連續(xù)的尋址空間地址。模塊中包含實時時鐘，時間精確到秒，通過FPGA內(nèi)擴展計時器，將數(shù)據(jù)的相對數(shù)據(jù)精確到毫秒，要維持模塊時鐘在斷電后繼續(xù)運行，須在模塊備用電源引腳接入一塊超級電容。模塊輸出2線LVTTL電平標準串行接口，通過用戶板卡上TTL轉(zhuǎn)RS-232電平接口芯片轉(zhuǎn)換后連接到上傳適配器接口。負責命令的傳輸，模塊輸出2線高速串行接口，通過用戶板卡上TTL轉(zhuǎn)RS-422電平接口芯片轉(zhuǎn)換后連接到上傳適配器接口，負責高速數(shù)據(jù)的傳輸。存儲模塊的功能描述如下存儲模塊從功能上大體分三種模式格式化模式、數(shù)據(jù)存儲模式和數(shù)據(jù)讀取模式， 通過操作“下載軟件”即可完成相應模式轉(zhuǎn)換。格式化模式的流程為主機的格式化命令經(jīng)由USB到達FPGA主控制器，F(xiàn)PGA進入格式化模式，F(xiàn)PGA在DSP控制下將NAND (Flash存儲器)中損壞的塊檢測出來，通過這些參數(shù)制作形成地址映射表，然后通過FPGA存入到FRAM (鐵電存儲器)中，以備數(shù)據(jù)存儲模式和數(shù)據(jù)讀取模式取用。數(shù)據(jù)存儲模式在開機后，F(xiàn)PGA將從自定義接口接收到的數(shù)據(jù)打包緩沖，然后從 FRAM中取出對應地址的映射，將數(shù)據(jù)存儲到映射的NAND (Flash存儲器)存儲空間內(nèi)。數(shù)據(jù)讀取模式在上位機的命令控制下將板卡配置為數(shù)據(jù)讀取模式，收到數(shù)據(jù)讀取的地址后，F(xiàn)PGA從FRAM (鐵電存儲器)中取出對應地址的映射，在主機上可以得到一個記錄數(shù)據(jù)的索引表，然后根據(jù)索引從映射的地址讀取數(shù)據(jù)，緩沖后通過RS422接口發(fā)往上位機。本實用新型的有益效果是本實用新型所涉及的是一種基于NAND (Flash存儲器)的存儲模塊，并通過串口 RS-232和RS-422實現(xiàn)了上位機和存儲模塊間的命令和數(shù)據(jù)通訊，從而使得該存儲模塊易于系統(tǒng)集成，本存儲模塊不僅存儲帶寬高、存儲容量大、易于管理，而且克服了傳統(tǒng)盤陣類存儲設(shè)備復雜、功耗體積大的特點。說明書附圖圖1本實用新型的模塊功能框圖；圖2為主程序(main ()函數(shù))流程圖；圖3為PC機通信命令響應的子程序流程圖；圖4為數(shù)據(jù)存儲處理的軟件流程圖；圖5為NAND Flash數(shù)據(jù)上傳子程序流程圖；圖6為通信端口中斷服務(wù)子程序流程框圖；圖7為通訊端口中斷服務(wù)子程序流程框圖。
具體實施方式
以下結(jié)合附圖與具體實施方式
對本實用新型做進一步的詳細描述嵌入式存儲模塊，包括存儲模塊和用于將數(shù)據(jù)導入至PC機的適配器模塊，適配器模塊包括RS232、RS422、CPLD和CY7C68013，RS232的通用輸入、輸出端與CY7C68013的通用輸入、輸出端連接，RS422的輸出端與CPLD輸入端連接，CPLD的輸出端與CY7C68013 的輸入端連接，CY7C68013與USB 口連接；存儲模塊包括電源模塊、FPGA主控模塊、NAND陣列模塊、鐵電存儲模塊、配置芯片、RS232和RS422模塊，F(xiàn)PGA主控模塊的通用輸入、輸出端與NAND陣列模塊的通用輸入、輸出端連接，F(xiàn)PGA主控模塊的通用輸入、輸出端與鐵電存儲模塊的通用輸入、輸出端連接，F(xiàn)PGA主控模塊的通用輸入端與配置芯片的輸出端連接，F(xiàn)PGA
5主控模塊的通用輸入、輸出端與存儲模塊內(nèi)的RS232通用輸入、輸出端連接，F(xiàn)PGA主控模塊的輸出端與RS422的輸入端連接，用戶接口設(shè)置在FPGA主控模塊上，適配器模塊內(nèi)的RS232 與存儲模塊內(nèi)的RS232連接，適配器模塊內(nèi)的RS422與存儲模塊內(nèi)的RS422連接。所述適配器模塊內(nèi)的RS232與存儲模塊內(nèi)的RS232連接和適配器模塊內(nèi)的RS422與存儲模塊內(nèi)的 RS422連接為6線連接。所述適配器模塊內(nèi)的RS232與存儲模塊內(nèi)的RS232連接和適配器模塊內(nèi)的RS422與存儲模塊內(nèi)的RS422連接為6線連接。數(shù)據(jù)輸入接口通過存儲模塊和用戶板卡上的接口進入，數(shù)據(jù)通過該接口到達FPGA自定義接口，然后通過FPGA自定義接口將接收到的數(shù)據(jù)打包緩沖，通過從鐵電存儲模塊中讀取對應地址的映射，將數(shù)據(jù)存儲到映射的NAND存儲空間內(nèi)；上位機的命令通過適配器的RS232接口傳輸，在該命令控制下將存儲模塊板卡配置為數(shù)據(jù)讀取模式，存儲模塊板卡在收到數(shù)據(jù)讀取的地址后，通過FPGA從鐵電存儲模塊中取出對應地址的映射地址，在上位機上可以得到一個記錄數(shù)據(jù)的索引列表，然后根據(jù)該索引列表從映射的地址讀取數(shù)據(jù)，緩沖后通過RS422接口發(fā)往適配器，然后適配器將其接口( RS422和RS232 )轉(zhuǎn)化為USB接口，將數(shù)據(jù)通過USB接口發(fā)往上位機。這種基于NAND (Flash存儲器)的存儲模塊包括一片Altera公司的高性能系列 FPGA，它以SPI (串行外設(shè)接口)總線的方式與用戶板卡相連實現(xiàn)數(shù)據(jù)存儲接口，同時用戶板卡上的串口 RS-232和RS-422實現(xiàn)了適配器和存儲模塊間的命令和數(shù)據(jù)通訊。數(shù)據(jù)的輸入接口與SPI (串行外設(shè)接口)接口類似。時鐘輸入引腳為連續(xù)時鐘輸入，接入固定的數(shù)據(jù)時鐘源，數(shù)據(jù)使能引腳為數(shù)據(jù)有效標志，高電平有效，數(shù)據(jù)輸入引腳為數(shù)據(jù)串行輸入引腳，當數(shù)據(jù)使能有效時(高電平)，數(shù)據(jù)串行通過數(shù)據(jù)輸入口串行鎖存至模塊內(nèi)，進行串并轉(zhuǎn)換為8位并行數(shù)據(jù)，然后存入緩沖區(qū)。時間戳記錄點為在數(shù)據(jù)使能高跳變時。即當數(shù)據(jù)使能變高時，記錄下來數(shù)據(jù)塊采集時的時間，同時開始記錄數(shù)據(jù)。當傳送完N (N為大于1且小于2040的自然數(shù)，用戶自定義)個8位數(shù)據(jù)后，將數(shù)據(jù)使能置為無效(低電平)后，模塊將整段數(shù)據(jù)標記為一個數(shù)據(jù)塊，加入幀頭。下一次數(shù)據(jù)使能變?yōu)楦唠娖綍r，數(shù)據(jù)生成新的數(shù)據(jù)塊，記錄新的時間戳，每塊數(shù)據(jù)塊間必須至少空閑10個時鐘周期。連接數(shù)據(jù)下載適配器，使用數(shù)據(jù)下載程序可以將模塊保存的數(shù)據(jù)下載至計算機內(nèi)保存，下載完成后，所選數(shù)據(jù)段的數(shù)據(jù)被保存在“C: \數(shù)據(jù)”路徑下，以下載時間為名稱的文件夾下。存入文件數(shù)據(jù)基本格式由三部分構(gòu)成一一不定長數(shù)據(jù)段數(shù)據(jù)段時間戳數(shù)據(jù)段幀標志，采用文件編輯器(如UltraEdit)打開并設(shè)置成16進制顯示時，長度用戶可以自己定義，要求不大于2040個字節(jié)。數(shù)據(jù)段時間，長度為3個字節(jié)，按地址由小到大分別為時間的高8位，中8位和低 8位，單位為毫秒。數(shù)據(jù)段標志，長度為5個字節(jié)，為固定數(shù)據(jù)(十六進制7B 41 C9 F2 38)，用以標志各段數(shù)據(jù)。關(guān)于芯片的替代說明，其中NAND Flash(三星)的存儲容量為8G可替代為同存儲容量的(美光)NAND Flash 或(東芝)NAND Flash。Altera FPGA 為 Stratix II列，基于 Stratix器件的架構(gòu)，集成了 3. 125GB的高速傳輸接口，該FPGA可替換為同系列的其它型號。
權(quán)利要求1.嵌入式存儲模塊，包括存儲模塊和用于將數(shù)據(jù)導入至PC機的適配器模塊，其特征在于適配器模塊包括RS232、RS422、CPLD和CY7C68013，RS232的通用輸入、輸出端與 CY7C68013的通用輸入、輸出端連接，RS422的輸出端與CPLD輸入端連接，CPLD的輸出端與CY7C68013的輸入端連接，CY7C68013與USB 口連接；存儲模塊包括電源模塊、FPGA主控模塊、NAND陣列模塊、鐵電存儲模塊、配置芯片、RS232和RS422模塊，F(xiàn)PGA主控模塊的通用輸入、輸出端與NAND陣列模塊的通用輸入、輸出端連接，F(xiàn)PGA主控模塊的通用輸入、輸出端與鐵電存儲模塊的通用輸入、輸出端連接，F(xiàn)PGA主控模塊的通用輸入端與配置芯片的輸出端連接，F(xiàn)PGA主控模塊的通用輸入、輸出端與存儲模塊內(nèi)的RS232通用輸入、輸出端連接， FPGA主控模塊的輸出端與RS422的輸入端連接，用戶接口設(shè)置在FPGA主控模塊上，適配器模塊內(nèi)的RS232與存儲模塊內(nèi)的RS232連接，適配器模塊內(nèi)的RS422與存儲模塊內(nèi)的RS422 連接。
2.根據(jù)權(quán)利要求1所述的嵌入式存儲模塊，其特征在于所述適配器模塊內(nèi)的RS232 與存儲模塊內(nèi)的RS232連接和適配器模塊內(nèi)的RS422與存儲模塊內(nèi)的S422連接為6線連接。
專利摘要本實用新型公開了一種嵌入式存儲模塊，包括存儲模塊和用于將數(shù)據(jù)導入至PC機的適配器模塊，適配器模塊包括RS232、RS422、CPLD和CY7C68013，存儲模塊包括電源模塊、FPGA主控模塊、NAND陣列模塊、鐵電存儲模塊、配置芯片、RS232和RS422模塊，本實用新型具有易于系統(tǒng)集成，并且本存儲模塊不僅存儲帶寬高、存儲容量大、易于管理，而且克服了傳統(tǒng)盤陣類存儲設(shè)備復雜、功耗體積大的特點。
文檔編號G06F13/16GK201945992SQ201020669290
公開日2011年8月24日 申請日期2010年12月20日 優(yōu)先權(quán)日2010年12月20日
發(fā)明者戴榮, 白湘洲, 陰陶, 雷宇 申請人:成都傅立葉電子科技有限公司