專(zhuān)利名稱(chēng)：監(jiān)控上電自檢信息的處理系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于一種監(jiān)控系統(tǒng)，特別有關(guān)于一種監(jiān)控上電自檢信息的處理系統(tǒng)。
背景技術(shù)：
在現(xiàn)有技術(shù)中是由基板管理控制單元檢測(cè)主機(jī)板的運(yùn)作。一般而言，主機(jī)板要能正常運(yùn)行，需要供電單元能對(duì)主機(jī)板正常的供電。若是供電單元所供給的電力不穩(wěn)定時(shí)，將可能導(dǎo)致主機(jī)板中的各項(xiàng)周邊組件毀損。在現(xiàn)有技術(shù)的主機(jī)板100中均設(shè)置一復(fù)雜可編程邏輯組件 110 (ComplexProgrammable Logic Device，CPLD)。復(fù)雜可編程邏輯組件110主要用以控制電源開(kāi)關(guān)、風(fēng)扇檢測(cè)等周邊組件120的重啟(reset)信號(hào)的發(fā)送。但現(xiàn)有技術(shù)的復(fù)雜可編程邏輯組件110是用多個(gè)發(fā)光二極管130作為上述信號(hào)的顯示。但是發(fā)光二極管130只能一次顯示一組上電自檢信息。所以發(fā)光二極管130在接獲到新的上電自檢信息時(shí)就會(huì)立刻切換其顯示狀態(tài)。由于在基本輸入輸出系統(tǒng)的快速運(yùn)作下，發(fā)光二極管130就會(huì)快速的變換，使得者就無(wú)法觀(guān)察信號(hào)在發(fā)送過(guò)程中是否有任何異常發(fā)生。請(qǐng)參考圖1所示，其為現(xiàn)有技術(shù)的硬件測(cè)試架構(gòu)示意圖。而且在異常發(fā)生后，開(kāi)發(fā)廠(chǎng)商無(wú)法得知何種周邊組件120出現(xiàn)問(wèn)題。就現(xiàn)有技術(shù)而言，僅能通過(guò)示波器或其它裝置逐一的對(duì)周邊組件進(jìn)行檢測(cè)。這樣的作法只能藉由人工去實(shí)現(xiàn)，因此耗費(fèi)在檢測(cè)異常組件的時(shí)間與人力對(duì)于開(kāi)發(fā)廠(chǎng)商而言實(shí)在是一項(xiàng)沉重的負(fù)擔(dān)。

發(fā)明內(nèi)容
鑒于以上的問(wèn)題，本發(fā)明在于提供一種監(jiān)控上電自檢信息的處理系統(tǒng)，用以監(jiān)控主機(jī)板的復(fù)雜可編程邏輯組件運(yùn)行時(shí)的狀態(tài)。本發(fā)明所公開(kāi)的監(jiān)控上電自檢信息的處理系統(tǒng)包括基本輸入輸出系統(tǒng)組件、復(fù)雜可編程邏輯組件與監(jiān)控組件?；据斎胼敵鱿到y(tǒng)組件以第一頻率發(fā)送上電自檢信息；復(fù)雜可編程邏輯組件電性連接于基本輸入輸出系統(tǒng)組件；復(fù)雜可編程邏輯組件更包括先進(jìn)先出緩存器，先進(jìn)先出緩存器用以?xún)?chǔ)存所接收的上電自檢信息；復(fù)雜可編程邏輯組件以第二頻率發(fā)送儲(chǔ)存在先進(jìn)先出緩存器中的上電自檢信息；監(jiān)控組件電性連接于復(fù)雜可編程邏輯組件；監(jiān)控組件用以接收復(fù)雜可編程邏輯組件所發(fā)送的上電自檢信息。本發(fā)明所提出的上電自檢信息的監(jiān)控組件通過(guò)復(fù)雜可編程邏輯組件的緩存，使得上電自檢信息可以完整的呈現(xiàn)。此外，本發(fā)明藉由在主機(jī)板上設(shè)置監(jiān)控組件，所以不需如現(xiàn)有技術(shù)的發(fā)光二極管130的狀態(tài)顯示方式。如此一來(lái)，除了可以有效的降低治具的成本外， 也可以完整的呈現(xiàn)上電自檢信息的運(yùn)作過(guò)程。有關(guān)本發(fā)明的特征與實(shí)作，配合附圖作最佳實(shí)施例詳細(xì)說(shuō)明如下。


圖1為現(xiàn)有技術(shù)的硬件測(cè)試架構(gòu)示意圖；圖2為本發(fā)明的架構(gòu)示意圖；圖3為本發(fā)明的不同的協(xié)議轉(zhuǎn)換單元實(shí)施態(tài)樣的示意圖。其中，附圖標(biāo)記主機(jī)板100復(fù)雜可編程邏輯組件110周邊組件120發(fā)光二極管130基本輸入輸出系統(tǒng)組件210監(jiān)控組件220復(fù)雜可編程邏輯組件230協(xié)議轉(zhuǎn)換單元231先進(jìn)先出緩存器23具體實(shí)施例方式本發(fā)明應(yīng)用于計(jì)算器裝置的主機(jī)板，用以監(jiān)控主機(jī)板在上電自檢過(guò)程中的運(yùn)作信息。請(qǐng)參考圖2所示，其為本發(fā)明的架構(gòu)示意圖。本發(fā)明的監(jiān)控系統(tǒng)包括基本輸入輸出系統(tǒng)(Basic Input/Output System)組件210、監(jiān)控組件220、復(fù)雜可編程邏輯組件230?；据斎胼敵鱿到y(tǒng)組件210以第一頻率發(fā)送上電自檢信息。復(fù)雜可編程邏輯組件230電性連接于基本輸入輸出系統(tǒng)組件210?；据斎胼敵鱿到y(tǒng)組件210用以主機(jī)板的開(kāi)機(jī)處理。主機(jī)板開(kāi)機(jī)過(guò)程中需通過(guò)上電自檢程序來(lái)檢驗(yàn)所連接的各項(xiàng)周邊組件與其連接狀態(tài)。其中，周邊組件為南橋芯片組、 北橋芯片組或新世代周邊連接接口(Personal ComputerInterface Express，PCI-E)?；据斎胼敵鱿到y(tǒng)組件210的輸出方式可以通過(guò)串行通用輸入輸出腳位(Serial General Purpose Input/Output, SGPI0)或低腳位總線(xiàn)(Low pin count bus)連接至復(fù)雜可編程邏輯組件230。復(fù)雜可編程邏輯組件230更包括協(xié)議轉(zhuǎn)換單元231與先進(jìn)先出(First InFirst Out)緩存器232。先進(jìn)先出緩存器232用以?xún)?chǔ)存所接收的上電自檢信息。在本發(fā)明中并不限定先進(jìn)先出緩存器232的容量。一般而言，基本輸入輸出系統(tǒng)組件210所輸出的上電自檢信息為八個(gè)位，因此先進(jìn)先出緩存器232的容量可以設(shè)置IKbits即可。如同前述所言， 基本輸入輸出系統(tǒng)組件210在開(kāi)機(jī)過(guò)程中會(huì)持續(xù)的以第一頻率輸出上電自檢信息。為避免監(jiān)控組件220實(shí)時(shí)的反映上電自檢信息，所以會(huì)將上電自檢信息暫存于先進(jìn)先出緩存器 232中。請(qǐng)參考下表1所示，其為上電自檢信息的列表
權(quán)利要求
1.一種監(jiān)控上電自檢信息的處理系統(tǒng)，用以監(jiān)控一主機(jī)板的復(fù)雜可編程邏輯組件運(yùn)行時(shí)的狀態(tài)，其特征在于，該處理系統(tǒng)包括一基本輸入輸出系統(tǒng)組件，以一第一頻率發(fā)送一上電自檢信息；一復(fù)雜可編程邏輯組件，電性連接于該基本輸入輸出系統(tǒng)組件，該復(fù)雜可編程邏輯組件還包括一先進(jìn)先出緩存器，該先進(jìn)先出緩存器用以?xún)?chǔ)存所接收的該上電自檢信息，該復(fù)雜可編程邏輯組件以一第二頻率發(fā)送儲(chǔ)存在該先進(jìn)先出緩存器中的該上電自檢信息；以及一監(jiān)控組件，電性連接于該復(fù)雜可編程邏輯組件，該監(jiān)控組件用以接收該復(fù)雜可編程邏輯組件所發(fā)送的該上電自檢信息。
2.如權(quán)利要求1所述的監(jiān)控上電自檢信息的處理系統(tǒng)，其特征在于，該復(fù)雜可編程邏輯組件還包括一協(xié)議轉(zhuǎn)換單元，該協(xié)議轉(zhuǎn)換單元用以將所接收的該上電自檢信息轉(zhuǎn)換符合該復(fù)雜可編程邏輯組件的信息格式，或用以將該復(fù)雜可編程邏輯組件的信息格式轉(zhuǎn)換為該監(jiān)控組件可讀取的信息格式。
3.如權(quán)利要求1所述的監(jiān)控上電自檢信息的處理系統(tǒng)，其特征在于，該復(fù)雜可編程邏輯組件在該上電自檢信息中加入該主機(jī)板的多個(gè)周邊組件的一開(kāi)機(jī)信息。
4.如權(quán)利要求3所述的監(jiān)控上電自檢信息的處理系統(tǒng)，其特征在于，該些周邊組件為南橋芯片組、北橋芯片組或新世代周邊連接接口。
5.如權(quán)利要求1所述的監(jiān)控上電自檢信息的處理系統(tǒng)，其特征在于，該基本輸入輸出系統(tǒng)組件通過(guò)一串行通用輸入輸出腳位或一低腳位總線(xiàn)連接于該復(fù)雜可編程邏輯組件。
6.如權(quán)利要求1所述的監(jiān)控上電自檢信息的處理系統(tǒng)，其特征在于，該監(jiān)控組件電性連接于一計(jì)算器裝置，并將該上電自檢信息傳送至該計(jì)算器裝置。
全文摘要
本發(fā)明公開(kāi)了一種監(jiān)控上電自檢信息的處理系統(tǒng)，用以監(jiān)控一主機(jī)板的復(fù)雜可編程邏輯組件運(yùn)行時(shí)的狀態(tài)。處理系統(tǒng)包括基本輸入輸出系統(tǒng)組件、復(fù)雜可編程邏輯組件與監(jiān)控組件?；据斎胼敵鱿到y(tǒng)組件以第一頻率發(fā)送上電自檢信息；復(fù)雜可編程邏輯組件電性連接于基本輸入輸出系統(tǒng)組件；復(fù)雜可編程邏輯組件更包括先進(jìn)先出緩存器，先進(jìn)先出緩存器用以?xún)?chǔ)存所接收的上電自檢信息；復(fù)雜可編程邏輯組件以第二頻率發(fā)送儲(chǔ)存在先進(jìn)先出緩存器中的上電自檢信息；監(jiān)控組件電性連接于復(fù)雜可編程邏輯組件；監(jiān)控組件用以接收復(fù)雜可編程邏輯組件所發(fā)送的上電自檢信息。
文檔編號(hào)G06F11/30GK102479141SQ201010589569
公開(kāi)日2012年5月30日 申請(qǐng)日期2010年11月30日 優(yōu)先權(quán)日2010年11月30日
發(fā)明者范雅靜, 金志仁, 陳志豐, 韓雪山 申請(qǐng)人:英業(yè)達(dá)股份有限公司