專利名稱：：一種大量端口互連線模型降階方法及裝置的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明屬于集成電路領(lǐng)域，具體涉及一種具有大量端口的互連線模型降階方法及直O(jiān)
背景技術(shù)：
：互連線網(wǎng)絡(luò)天然具有大量的端口。集成電路可以劃分成有源器件以及互連線。有源器件通常具有一定數(shù)量的引腳，互連線將這些引腳連接在一起形成具有一定功能的集成電路。單根互連線可能會連接成千上萬個(gè)引腳，因此會具有成千上萬個(gè)端口。同時(shí)，由于集成電路中耦合效應(yīng)的存在，即使單根互連線的端口數(shù)目不是很多，但是由于互連線耦合形成的線性網(wǎng)絡(luò)的端口數(shù)目仍然會很大。互連線電路的規(guī)模非常龐大，其節(jié)點(diǎn)數(shù)通常會達(dá)到數(shù)萬到數(shù)十萬量級。直接對互連線電路進(jìn)行分析，復(fù)雜度非常高。模型降階方法通過把原來大規(guī)模的互連線電路降階為一個(gè)小規(guī)模的電路模型來降低求解電路的復(fù)雜度，從而可以在較短的時(shí)間內(nèi)對電路的功能和性能進(jìn)行快速驗(yàn)證，以便對電路的設(shè)計(jì)方案及時(shí)加以改進(jìn)。標(biāo)準(zhǔn)Krylov子空間投影降階類算法是互連線電路降階分析的主流技術(shù)，該類算法具有良好的數(shù)值穩(wěn)定性，可以實(shí)現(xiàn)精確的矩匹配，達(dá)到較高的降階精度，同時(shí)可以保證降階系統(tǒng)的無源性[1-2]。但是當(dāng)互連線電路端口數(shù)目增多時(shí)，Krylov方法的效率下降非?？靃3]，這主要是因?yàn)槠ヅ湎嗤瑪?shù)目的矩，降階系統(tǒng)的階數(shù)會隨著端口數(shù)目的增加而線性增加。一些旨在提高投影降階算法效率的方法被提出。這些方法主要是通過尋找輸入端口波形的相關(guān)性W]、端口之間的相關(guān)性[5，6]來進(jìn)一步提高投影方法的效率。這類方法并不適用于一般的互連線網(wǎng)絡(luò)，而且當(dāng)端口數(shù)目達(dá)到成千上萬規(guī)模時(shí)，這類方法的效率也無法保證。另一類針對具有大量端口互連線的模型降階方法是基于消去的方法，包括PACT[7],TICER[8]以及SIP[9]。在這些基于消去的模型降階方法中，最終的降階模型是通過消去線性電路內(nèi)部的一些節(jié)點(diǎn)來完成的，這一過程類似于稀疏矩陣的高斯消去。這些降階方法可以保證傳遞函數(shù)的前兩階矩與原始系統(tǒng)矩匹配。因?yàn)檫@類方法是基于消去內(nèi)部節(jié)點(diǎn)來實(shí)現(xiàn)降階，所以這類方法的效率和端口的數(shù)目是沒有關(guān)系的。從矩匹配的角度來看，基于消去的方法僅能保證兩階矩的匹配，可以看作矩匹配方法的一種退化，其效率的提高通過精度的損失來實(shí)現(xiàn)的。對于這類基于消去的方法，還有一個(gè)嚴(yán)重的問題，就是消去的過程將會引入數(shù)目很多的非零元，從而使得降階后的模型非常稠密，降低降階模型的仿真效率。在某些情形下，甚至還會出現(xiàn)降階后的模型模擬時(shí)間比原始模型更長的實(shí)例。與本發(fā)明相關(guān)的現(xiàn)有技術(shù)有如下參考文獻(xiàn)[1],Odabasioglu,M.CelikandL.Pileggi,"PRIMApassiveReduced-OrderInterconnectMacromodelingAlgorithm",IEEETrans.OnCADofIntegratedCircuitsandSystems,vol.17,no.8,pp.645—654,Aug.1998.[2].RolandW.Freund,SPRIM:Structure_PreservingReduced-OrderInterconnectMacromodeling.Proc.OfIEEE/ACMICCAD'2004,pp80-87,Nov.,2004.[3].P.FeldmannandF.Liu,"Sparseandefficientreducedordermodelingoflinearsubcircuitswithlargenumberofterminals,"inProceedingsofIEEE/ACMInternationalConferenceonComputer-AidedDesign,Nov.2004,pp.88-92.[4].L.SilveiraandJ.Phillips,"Exploitinginputinformationinamodelreductionalgorithmformassivelycoupledparasiticnetworks,”inProceedingsofIEEE/ACMDesignAutomationConference.SanDiego,June2004,pp.385-388.[5].P.LiandW.Shi,"Modelorderreductionoflinearnetworkswithmassiveportsviafrequency-dependentportpacking,，，inIEEE/ACMDAC,2006,pp.267-272.[6].P.Liu,S.Tan,H.Li,Z.Qi,J.Kong,B.McGaughy,andL.He,"Anefficientmethodforterminalreductionofinterconnectcircuitsconsideringdelayvariations,，，inProceedingsofIEEE/ACMInternationalConferenceonComputer-AidedDesign,2005.[7].K.J.KernsandA.T.Yang,"Stableandefficientreductionoflarge,multiportnetworksbypoleanalysisviacongruencetransformations,"IEEETrans.CAD,vol.16，no.7，pp.734-744，July1997.[8].B.N.Sheehan,"TlCER=RealizablereductionofextractedRCcircuits,”inProc.ICCAD'1999，pp.200-203.[9].Z.Ye,D.Vasilyev,Z.Zhu,andJ.R.Phillips,"Sparseimplicitprojection(SIP)forreductionofgeneralmany-terminalnetworks,，，inProc.ICCAD，2008.
發(fā)明內(nèi)容本發(fā)明的目的是提供一種大量端口互連線模型降階方法及裝置。本發(fā)明基于互連線電路內(nèi)部節(jié)點(diǎn)粗粒化的模型降階方法，對具有大量端口的互連線網(wǎng)絡(luò)進(jìn)行模型降階和快速仿真。本發(fā)明的AMOR方法可以有效的對具有大量端口的互連線網(wǎng)絡(luò)進(jìn)行模型降階，不會引入多余的非零元增加矩陣稠密性，這樣可以保證降階后的模型仿真時(shí)間更短，效率更高。同時(shí)，由本發(fā)明的AMOR方法和裝置可以獲得降階模型對應(yīng)的降階電路，該電路的電阻值和電容值均為正值，具有物理可實(shí)現(xiàn)的特性，這也保證了該降階電路的無源性。為了達(dá)到上述目的，本發(fā)明提供的技術(shù)方案是一種具有大量端口的互連線網(wǎng)絡(luò)模型降階方法(AMOR)，它可以采用圖1描述，其步驟如下步驟201讀取電路網(wǎng)表文件，電路網(wǎng)表文件的信息包括電阻、電容、有源器件的連接關(guān)系和相應(yīng)的值，以及電路的輸入激勵(lì)信號。根據(jù)圖2中的劃分思想，將電路劃分成線性部分和非線性部分。將線性電路中與非線性器件相連的節(jié)點(diǎn)標(biāo)注為線性電路的端口，這些端口在線性電路模型降階之后將保留；步驟202電阻電容構(gòu)成的線性網(wǎng)絡(luò)可以用一個(gè)無向圖T=(V，E)來表示，其中V表示電路的節(jié)點(diǎn)，而邊的集合E表示連接節(jié)點(diǎn)的電阻和電容。圖中每條邊的權(quán)重e(i，j)可以定義成電路節(jié)點(diǎn)i和j之間的電導(dǎo)權(quán)利要求1.一種大量端口互連線模型降階方法，其特征在于，步驟如下步驟201讀取電路網(wǎng)表文件，電路網(wǎng)表文件的信息包括電阻、電容、有源器件的連接關(guān)系和相應(yīng)的值，以及電路的輸入激勵(lì)信號；將電路劃分成線性部分和非線性部分；將線性電路中與非線性器件相連的節(jié)點(diǎn)標(biāo)注為線性電路的端口，這些端口在線性電路模型降階之后將保留；步驟202:電阻電容構(gòu)成線性網(wǎng)絡(luò)，用一個(gè)無向圖T=(V,E)表示，其中V表示電路的節(jié)點(diǎn)，而邊的集合E表示連接節(jié)點(diǎn)的電阻和電容，圖中每條邊的權(quán)重e(i，j)定義成電路節(jié)點(diǎn)i和j之間的電導(dǎo)，及W2.如權(quán)利要求1所述大量端口互連線模型降階方法，其特征在于，所述步驟203的具體分步驟如下分步驟31采用深度優(yōu)先搜索或廣度優(yōu)先搜索方法得到T中的所有全連通圖分支，所述分支之間互相沒有連接關(guān)系；分步驟32對每一個(gè)全連通圖分支，采用譜劃分的方法進(jìn)行再一次劃分，得到最終的子集劃分{p1;P2，L，pj；分步驟33將線性電路的端口對應(yīng)的每個(gè)節(jié)點(diǎn)分別標(biāo)注為獨(dú)立的劃分子集，在降階之后保留這些端口。3.如權(quán)利要求2所述的大量端口互連線模型降階方法，其特征在于所述分步驟32中譜劃分方法按如下步驟譜劃分的方法基于對圖T的Laplace矩陣進(jìn)行特征向量的計(jì)算，圖T的Laplace矩陣L定義如下‘4.如權(quán)利要求3所述的大量端口互連線模型降階方法，其特征在于，所述對節(jié)點(diǎn)進(jìn)行劃分是將一個(gè)子集劃分成兩個(gè)更小的子集，定義子集中節(jié)點(diǎn)個(gè)數(shù)的上限m，每次選擇子集中節(jié)點(diǎn)的個(gè)數(shù)大于這個(gè)上限的子集合再次進(jìn)行譜劃分，直到每個(gè)子集合中的節(jié)點(diǎn)數(shù)均小于m。5.如權(quán)利要求1所述的大量端口互連線模型降階方法，其特征在于，所述步驟204，具體分步驟如下分步驟41對于每個(gè)子集合，采用“超級節(jié)點(diǎn)，，表示這個(gè)子集合中的所有節(jié)點(diǎn)，舍去兩端節(jié)點(diǎn)都在這個(gè)子集合中的電阻和電容；用{^，巧丄，!^}和{Cl，C2，L，Cl}表示那些連接在該集合中的節(jié)點(diǎn)和地之間電阻和電容；在降階后的模型中加入一個(gè)電阻和一個(gè)電容代替這些電阻和電容，其值分別是6.一種基于權(quán)利要求1的具有大量端口互連電路的模型降階分析裝置，其特征在于它包括輸入單元102、輸出單元105、程序存儲單元103、外部總線106、內(nèi)存107、存儲管理單元108、輸入輸出橋接單元109、系統(tǒng)總線110和處理器111；所述輸入單元102、輸出單元105和程序存儲單元103直接連接到外部總線106；所述內(nèi)存107通過存儲管理單元108連接到系統(tǒng)總線110；所述存儲器111連接到系統(tǒng)總線110；在程序存儲單元103中存儲有基于節(jié)點(diǎn)粗?；哪Ｐ徒惦AAMOR程序；待降階的電路網(wǎng)表文件101通過輸入單元102傳輸至分析裝置113；分析裝置113通過輸出單元105對外傳送降階后的電路網(wǎng)表文件112。7.如權(quán)利要求6所述的分析裝置，其特征在于所述程序存儲單元103中存儲的基于節(jié)點(diǎn)粗?；哪Ｐ徒惦AAMOR程序104如權(quán)利要求1、2、3、4和5所述。全文摘要本發(fā)明屬集成電路領(lǐng)域，涉及一種具有大量端口的互連線模型降階方法及裝置。該方法根據(jù)大量端口互連線電路的電阻、電容連接關(guān)系構(gòu)造一個(gè)無向圖，并利用譜劃分的方法對其進(jìn)行劃分，最后將同一劃分集合中的節(jié)點(diǎn)進(jìn)行粗?；玫浇惦A電路。所述的裝置包括輸入單元、輸出單元、程序存儲單元、外部總線、內(nèi)存、存儲管理單元、輸入輸出橋接單元、系統(tǒng)總線和處理器；在程序存儲單元存儲實(shí)現(xiàn)本發(fā)明降階方法的AMOR程序。應(yīng)用本發(fā)明對具有大量端口互連線進(jìn)行模型降階，不會引入非零元，可以保證降階后的模型仿真時(shí)間更短，效率更高，同時(shí)獲得的降階電路的電阻值和電容值均為正值，具有物理可實(shí)現(xiàn)性，也保證了降階電路的無源性。文檔編號G06F17/50GK102339335SQ20101023315公開日2012年2月1日申請日期2010年7月21日優(yōu)先權(quán)日2010年7月21日發(fā)明者宗可,張玉潔,曾璇,楊帆,蘇仰鋒申請人:復(fù)旦大學(xué)