專利名稱：主板信號測試裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種主板信號測試裝置，尤其涉及一種用于測試主板雙倍數(shù)據(jù)速率總線信號的測試裝置。
背景技術(shù)：
隨著計算機(jī)技術(shù)的飛速發(fā)展，雙倍數(shù)據(jù)速率(Double Data Rate, DDR)總線的常用類型也從DDR266型發(fā)展到目前的DDR3/1333型，其數(shù)據(jù)傳輸速度提升了大約5倍。但是隨著總線信號傳輸速度的提高，各種干擾因素，例如阻抗變動，鄰近信號串?dāng)_，電磁干擾 (ElectroMagnetic Interference, EMI)等對總線信號傳輸造成的影響也更加明顯，故在設(shè)計中有必要對DDR3/1333型總線進(jìn)行性能檢測。由于目前DDR3內(nèi)存上的動態(tài)隨機(jī)存取存儲器(DynamicRandom Access Memory, DRAM)芯片大都采用細(xì)間距球柵陣列(Fine-Pitch Ball Grid Array, FBGA)封裝，其焊接點被完全覆蓋，難以直接使用示波器的探針進(jìn)行點測，而只能在內(nèi)存背面的測試點上焊接上延長線，然后再連接探針進(jìn)行測量。然而，延長線本身容易影響探測信號的精確度，且在密集的測試點上焊接延長線操作難度較高，也容易造成短路。

發(fā)明內(nèi)容
有鑒于此，有必要提供一種便于測試且精度較高的主板信號測試裝置。一種主板信號測試裝置，用以測試計算機(jī)主板的雙倍數(shù)據(jù)速率總線的信號質(zhì)量， 所述主板信號測試裝置包括一電路板及設(shè)于該電路板上的一連接模塊、一校驗?zāi)K及一信號采集單元，該連接模塊包括若干連接端子，該校驗?zāi)K和信號采集模塊均通過所述連接端子與計算機(jī)主板電性連接，該校驗?zāi)K內(nèi)預(yù)設(shè)待測雙倍數(shù)據(jù)速率總線的信息，以使計算機(jī)主板識別該主板信號測試裝置，該信號采集單元包括多個信號采集模塊，每一信號采集模塊上設(shè)有一信號測試點，所述信號測試點用以采集雙倍數(shù)據(jù)速率總線的信號。相較于現(xiàn)有技術(shù)，本發(fā)明將一校驗?zāi)K及一信號采集模塊集成于一電路板上，并通過連接端子插入主板。測試時，通過使計算機(jī)主板識別校驗?zāi)K，進(jìn)而通過信號采集模塊上的測試點采集雙倍數(shù)據(jù)速率總線的信號。該主板信號測試裝置結(jié)構(gòu)簡單，操作方便，測量精度尚°


圖1為本發(fā)明較佳實施方式的主板信號測試裝置的模塊示意圖；圖2為圖1所示主板信號測試裝置的校驗?zāi)K與連接模塊的電路圖；圖3為圖1所示的信號采集模塊的電路圖；圖4為本發(fā)明主板信號測試裝置測得信號的波形仿真圖。主要元件符號說明主板信號測試裝置100
印刷電路板10
連接模塊20
Pin3、Pinl2、Pin21、Pin30、
Pin81、Pin90、Pin99、
Pinl08、Pinll7、Pinll8、
連接端子Pinll9、Pin237、Pin238
校驗?zāi)K30
地址引腳SA0、SA1、SA2
時鐘引腳SCL
數(shù)據(jù)引腳SDA
接地引腳WP
信號采集單元40
信號采集模塊42
第一電阻Rl
電壓源V
第二電阻R2
第三電阻R3
電容C
信號測試點TPl
接地測試點TP2
曲線1、具體實施例方式本發(fā)明提供一種主板信號測試裝置，其用于模擬計算機(jī)的內(nèi)存條的功能，以測試計算機(jī)主板DDR總線的信號傳輸質(zhì)量。請參閱圖1，本發(fā)明較佳實施方式提供一主板信號測試裝置100，其包括一印刷電路板(printed circuit board, PCB) 10、一連接模塊20、一校驗?zāi)K30及多個信號采集單元40，該連接模塊20、校驗?zāi)K30及信號采集單元40均集成于該印刷電路板10上。所述連接模塊20與印刷電路板10電性連接，其包括若干連接端子，當(dāng)該主板信號測試裝置100插入待測計算機(jī)主板的DDR雙列直插式存儲模塊插槽(Dual Inline Memory Modules,DIMM)中時，所述連接端子與計算機(jī)主板電性連接。在本實施例中，該連接端子的數(shù)量為 240 個，其中，該連接端子 Pin3、Pinl2、Pin21、Pin30、Pin81、Pin90、Pin99 及 Pinl08 分別用以將計算機(jī)主板DDR總線的8位數(shù)據(jù)信號(DQO、DQ8、DQ16、DQ24、DQ32、DQ40、DQ48 及DQ56)引入信號采集單元40。連接端子Pinll7、Pinll8、Pinll9、Pin237和Pin238用于電性連接計算機(jī)主板DDR總線和校驗?zāi)K30。請參閱圖2，所述校驗?zāi)K30用以模擬計算機(jī)內(nèi)存條上的串行配置檢測模塊 (Serial Presence Detect, SPD)，其內(nèi)預(yù)先寫入待測DDR總線的傳輸速率、容量、電壓、行列地址及帶寬等相關(guān)參數(shù)信息。該校驗?zāi)K30包括一組地址引腳SAO SA2、一時鐘引腳 SCL、一數(shù)據(jù)引腳SDA及一接地引腳WP。所述地址引腳SAO SA2分別電性連接于連接模塊20的連接端子Pinll7、Pin237及Pinll9，以向計算機(jī)主板傳送地址信號；時鐘引腳SCL及數(shù)據(jù)引腳SDA分別電性連接于連接模塊20的引腳PinllS和Pin238，以分別向計算機(jī)主板傳送時鐘信號及串行數(shù)據(jù)信號；所述接地引腳WP接地。當(dāng)啟動計算機(jī)并插入該主板信號測試裝置100時，計算機(jī)主板將通過地址引腳SAO SA2、時鐘引腳SCL及數(shù)據(jù)引腳SDA自動讀取該校驗?zāi)K30內(nèi)預(yù)存的信息，進(jìn)而識別該主板信號測試裝置100。請結(jié)合參閱圖3，所述信號采集單元40用以檢測DDR總線的信號質(zhì)量，在本實施例中，該信號采集單元40的數(shù)量為8，每一所述信號采集單元40包括一信號采集模塊42及一第一電阻R1。該信號采集模塊42包括一電壓源V、一第二電阻R2、一第三電阻R3、一電容C、一信號測試點TPl及一接地測試點TP2。該電壓源V用于為該信號采集模塊42提供 1.5V的電壓，該第二電阻R2與電壓源V電性連接，該第三電阻R3和電容C并聯(lián)于第二電阻 R2和一接地點(圖未標(biāo))之間。其中，該第二電阻R2和第三電阻R3的電阻值分別為220 和340歐姆，二者用以模擬內(nèi)存條上的DRAM芯片對信號的接收效果；該電容C的電容值為 1. 3pF，其用以模擬DRAM芯片的寄生電容。該信號測試點TPl設(shè)于第二電阻R2和電容C之間，接地測試點TP2接地。所述8個信號采集單元40的第一電阻Rl的一端分別與連接模塊 20 的連接端子 Pin3、Pinl2、Pin21、Pin30、Pin81、Pin90、Pin99 及 Pinl08 電性連接，另一端分別電性連接于對應(yīng)的信號采集模塊42的第二電阻R2和第三電阻R3之間。每一第一電阻Rl的電阻值約為20歐姆，以在計算機(jī)主板信號線和該主板信號測試裝置100的信號線之間起阻抗匹配作用，進(jìn)而避免影響待測信號。當(dāng)需要測試計算機(jī)主板DDR總線的信號質(zhì)量時，先啟動計算機(jī)，再將該主板信號測試裝置100插入計算機(jī)主板的DIMM插槽中，計算機(jī)主板通過自動讀取校驗?zāi)K30內(nèi)預(yù)存的信息，以識別該主板信號測試裝置100。此時，將一波形測試裝置(如示波器，圖未示) 的探針的信號端連接到信號采集單元40的信號測試點TP1，探針的接地端連接到信號采集單元40的接地測試點TP2，以此通過連接模塊20的連接端子Pin3采集到主板DDR總線的 DQO信號，進(jìn)而做出判斷。同理，改變不同的信號測試點TPl即可測試出DQ8、DQ16、DQ24、 DQ32、DQ40、DQ48 及 DQ56 的信號。請參閱圖4，曲線1和曲線2分別為DDR的DRAM和本發(fā)明主板信號測試裝置100的測試信號的波形圖。在相同的輸入信號下，DRAM接收到的最大信號電壓為1.436V，主板信號測試裝置100接收到的最大信號電壓為1. 440V，其中曲線1和曲線2兩個波形的最大信號電壓差為13. 9mV，故由此可得本發(fā)明的主板信號測試裝置100測試的信號誤差小于 (13. 9mV/l. 436V = 0. 97% )。可以理解，由于主板DDR總線的64位數(shù)據(jù)信號每8位一組，故本發(fā)明的信號采集單元40的第一電阻Rl也可與連接模塊20的其他連接端子電性連接，如Pin2、PinlO或 Pin88等，只要選擇與主板DDR總線的數(shù)據(jù)信號每一組中的任意1位電性連接即可。同理， 該信號采集模塊42的數(shù)量也可適量增減，如調(diào)整為6個或10個。本發(fā)明的主板信號測試裝置100模擬計算機(jī)內(nèi)存條的功能，以通過連接模塊20采集計算機(jī)主板DDR總線的數(shù)據(jù)信號，并在信號采集單元40上設(shè)置多個信號測試點TPl及接地測試點TP2，以便于檢測DDR總線的數(shù)據(jù)信號質(zhì)量。該主板信號測試裝置100測試方便且測量精度高。
權(quán)利要求
1.一種主板信號測試裝置，用以測試計算機(jī)主板的雙倍數(shù)據(jù)速率總線的信號質(zhì)量，其特征在于所述主板信號測試裝置包括一電路板及設(shè)于該電路板上的一連接模塊、一校驗?zāi)K及一信號采集單元，該連接模塊包括若干連接端子，該校驗?zāi)K和信號采集模塊均通過所述連接端子與計算機(jī)主板電性連接，該校驗?zāi)K內(nèi)預(yù)設(shè)待測雙倍數(shù)據(jù)速率總線的信息，以使計算機(jī)主板識別該主板信號測試裝置，該信號采集單元包括多個信號采集模塊，每一信號采集模塊上設(shè)有一信號測試點，所述信號測試點用以采集雙倍數(shù)據(jù)速率總線的信號。
2.如權(quán)利要求1所述的主板信號測試裝置，其特征在于每一所述信號采集單元還包括一第一電阻，所述第一電阻電性連接于信號采集模塊和連接模塊之間，以匹配計算機(jī)主板和所述主板信號測試裝置之間的阻抗。
3.如權(quán)利要求2所述的主板信號測試裝置，其特征在于所述信號采集模塊包括一電壓源、一第二電阻、一第三電阻及一電容，所述第二電阻一端電性連接于電壓源，所述第三電阻與電容并聯(lián)，二者一端同時電性連接于第二電阻，另一端同時接地。
4.如權(quán)利要求1所述的主板信號測試裝置，其特征在于所述信號采集模塊包括一接地測試點，所述接地測試點接地。
5.如權(quán)利要求3所述的主板信號測試裝置，其特征在于所述第二電阻和第三電阻用以模擬計算機(jī)內(nèi)存條上的動態(tài)隨機(jī)存取存儲器對信號的接收效果，所述電容用以模擬動態(tài)隨機(jī)存取存儲器的寄生電容。
6.如權(quán)利要求3所述的主板信號測試裝置，其特征在于所述第一電阻一端電性連接于第二電阻和第三電阻之間，另一端與連接模塊的連接端子電性連接。
7.如權(quán)利要求3所述的主板信號測試裝置，其特征在于所述信號測試點設(shè)于第二電阻和電容之間。
8.如權(quán)利要求1所述的主板信號測試裝置，其特征在于所述校驗?zāi)K用以模擬計算機(jī)內(nèi)存條上的串行配置檢測模塊，其內(nèi)預(yù)先寫入雙倍數(shù)據(jù)速率總線的傳輸速率、容量、電壓、行列地址及帶寬參數(shù)信息。
9.如權(quán)利要求1所述的主板信號測試裝置，其特征在于所述校驗?zāi)K包括一組地址引腳、一時鐘引腳、一數(shù)據(jù)引腳及一接地引腳，所述地址引腳均與連接模塊電性連接，以向計算機(jī)主板傳送地址信號，所述時鐘引腳及數(shù)據(jù)引腳均與連接模塊電性連接，以分別向計算機(jī)主板傳送時鐘信號及串行數(shù)據(jù)信號，所述接地引腳接地。
10.如權(quán)利要求1所述的主板信號測試裝置，其特征在于所述主板信號測試裝置用以插入待測計算機(jī)主板的雙倍數(shù)據(jù)速率雙列直插式存儲模塊插槽。
全文摘要
本發(fā)明提供一種主板信號測試裝置，用以測試計算機(jī)主板的雙倍數(shù)據(jù)速率總線的信號質(zhì)量。所述主板信號測試裝置包括一電路板及設(shè)于該電路板上的一連接模塊、一校驗?zāi)K及一信號采集單元，該連接模塊包括若干連接端子，該校驗?zāi)K和信號采集模塊均通過所述連接端子與計算機(jī)主板電性連接，該校驗?zāi)K內(nèi)預(yù)設(shè)待測雙倍數(shù)據(jù)速率總線的信息，以使計算機(jī)主板識別該主板信號測試裝置，該信號采集單元包括多個信號采集模塊，每一信號采集模塊上設(shè)有一信號測試點，所述信號測試點用以采集雙倍數(shù)據(jù)速率總線的信號。本發(fā)明的主板信號測試裝置測試方便，測量精度高。
文檔編號G06F11/267GK102339250SQ20101022903
公開日2012年2月1日 申請日期2010年7月16日 優(yōu)先權(quán)日2010年7月16日
發(fā)明者衛(wèi)明, 許李 申請人:鴻富錦精密工業(yè)(深圳)有限公司, 鴻海精密工業(yè)股份有限公司