專利名稱：主板節(jié)能電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種節(jié)能技術(shù)，尤其涉及一種主板節(jié)能電路。
背景技術(shù)：
隨著環(huán)保節(jié)能觀念的日益提升以及電腦的快速普及，在電腦主板中設(shè)計(jì)節(jié)能電路成為電腦產(chǎn)品的新趨勢(shì)。目前htel 4系列主板上有htel主動(dòng)管理技術(shù)(Active Management Technology,AMT)功能時(shí)需要兩組1. IV的電壓提供給主板上北橋芯片的電壓弓丨腳MCH_CL和MCH，這兩組電壓分別由不同的電壓轉(zhuǎn)換電路提供，電腦在S3-S5狀態(tài)時(shí)主板上北橋芯片的電壓引腳MCH_CL需要電壓而電壓引腳MCH不需要電壓，但電腦在SO狀態(tài)時(shí)，主板上北橋芯片的電壓引腳MCH_CL和MCH均需要1. IV的電壓，但是提供電壓給電壓引腳MCH_CL的電壓轉(zhuǎn)換電路的轉(zhuǎn)換效率比提供電壓給電壓引腳MCH的電壓轉(zhuǎn)換電路的轉(zhuǎn)換效率低，因此在此狀態(tài)下提高提供電壓給電壓引腳MCH_CL的電壓轉(zhuǎn)換電路的轉(zhuǎn)換效率以利于主板節(jié)能成為業(yè)界亟待解決的問(wèn)題。

發(fā)明內(nèi)容
鑒于以上內(nèi)容，有必要提供一種省電效果佳的主板節(jié)能電路，以利于主板節(jié)能。一種主板節(jié)能電路，包括一電子開(kāi)關(guān)；一電壓調(diào)整電路，所述電壓調(diào)整電路的輸入端連接一南橋芯片，所述電壓調(diào)整電路的輸出端連接所述電子開(kāi)關(guān)的第一端及一北橋芯片的第一電壓引腳，所述電壓調(diào)整電路接收所述南橋芯片輸出的控制信號(hào)后將一第一電壓源輸出的電壓轉(zhuǎn)換后提供給所述北橋芯片的第一電壓引腳；一邏輯控制電路，所述邏輯控制電路的輸入端連接一 Super I/O芯片，所述邏輯控制電路的輸出端連接所述電子開(kāi)關(guān)的控制端，所述北橋芯片的第一及第二電壓引腳分別連接所述電子開(kāi)關(guān)的第一及第二端，所述北橋芯片的第二電壓引腳連接一電壓轉(zhuǎn)換電路以從所述電壓轉(zhuǎn)換電路接收電壓，所述邏輯控制電路在所述南橋芯片發(fā)出控制信號(hào)后接收所述 Super I/O芯片輸出的控制信號(hào)并根據(jù)所述控制信號(hào)輸出一第一控制信號(hào)給所述電子開(kāi)關(guān)以控制所述電子開(kāi)關(guān)導(dǎo)通而使所述北橋芯片的第一電壓引腳與第二電壓引腳連接，及根據(jù)所述Super I/O芯片輸出的控制信號(hào)輸出一第二控制信號(hào)給所述電壓調(diào)整電路以控制所述電壓調(diào)整電路不提供電壓給所述北橋芯片的第一電壓引腳，所述第一電壓引腳的電壓由所述電壓轉(zhuǎn)換電路經(jīng)所述電子開(kāi)關(guān)提供。相較現(xiàn)有技術(shù)，所述主板節(jié)能電路在主板上電并進(jìn)入SO狀態(tài)后通過(guò)控制所述開(kāi)關(guān)電路導(dǎo)通將所述北橋芯片的第一與第二電壓引腳連接，并切斷所述電壓調(diào)整電路提供給所述北橋芯片的第一電壓引腳的電壓，從而使所述北橋芯片的第一及第二電壓引腳均由所述電壓轉(zhuǎn)換電路提供電壓，以此來(lái)提高提供電壓給所述北橋芯片的第一電壓引腳的電壓轉(zhuǎn)換電路的轉(zhuǎn)換效率，從而達(dá)到主板節(jié)能的目的。


圖1是本發(fā)明主板節(jié)能電路的較佳實(shí)施方式連接一南橋芯片、一 super I/O芯片、 一北橋芯片及一電壓轉(zhuǎn)換電路的方框圖。圖2是圖1的電路圖。
主要元件符號(hào)說(shuō)明
主板節(jié)能電路10
電壓調(diào)整電路12
邏輯控制電路14
開(kāi)關(guān)電路16
南橋芯片20
Super I/O 芯片30
北橋芯片40
電阻R1-R8
電容C1-C9
三極管Q1-Q4
運(yùn)算放大器Ul
場(chǎng)效應(yīng)管Q10、Q20
二極管D10、D20
電壓轉(zhuǎn)換電路50
具體實(shí)施例方式請(qǐng)參考圖1，本發(fā)明主板節(jié)能電路10用于自動(dòng)切換兩組電壓以使主板節(jié)能，其較佳實(shí)施方式包括一電壓調(diào)整電路12、一邏輯控制電路14及一開(kāi)關(guān)電路16。所述電壓調(diào)整電路12的輸入端連接一南橋芯片20，所述電壓調(diào)整電路12的輸出端連接所述開(kāi)關(guān)電路16 及一北橋芯片40的電壓引腳MCH_CL，所述邏輯控制電路14的輸入端連接一 Super I/O芯片30，所述邏輯控制電路14的輸出端連接所述開(kāi)關(guān)電路16及所述北橋芯片40的電壓引腳MCH，所述北橋芯片40的電壓引腳MCH連接一電壓轉(zhuǎn)換電路50，所述電壓轉(zhuǎn)換電路為所述北橋芯片40的電壓引腳MCH提供電壓。所述電壓調(diào)整電路12接收所述南橋芯片20輸出的控制信號(hào)后將一 1. 8V的電壓轉(zhuǎn)換為1. IV的電壓并提供給所述北橋芯片40的電壓引腳MCH_CL，所述邏輯控制電路14接收所述Super I/O芯片30輸出的控制信號(hào)并根據(jù)所述控制信號(hào)輸出一第一控制信號(hào)給所述開(kāi)關(guān)電路16以控制所述開(kāi)關(guān)電路16導(dǎo)通以使所述北橋芯片40的電壓引腳MCH_CL與MCH連接來(lái)接收所述電壓轉(zhuǎn)換電路50提供的電壓，及輸出一第二控制信號(hào)給所述電壓調(diào)整電路12以控制所述電壓調(diào)整電路12不輸出1. IV電壓提供給所述北橋芯片40的電壓MCH_CL引腳。在本實(shí)施方式中，所述電壓轉(zhuǎn)換電路50為現(xiàn)有電腦主板上的電壓轉(zhuǎn)換電路，故在此不再贅述。請(qǐng)參考圖2，所述電壓調(diào)整電路12包括電阻R1-R4、電容C1-C7、三極管Q1、運(yùn)算放大器Ul及場(chǎng)效應(yīng)管Q10。所述三極管Ql的基極經(jīng)電阻Rl連接所述南橋芯片20，所述三極管Ql的發(fā)射極接地，一備用電源3D3V_SB依次經(jīng)所述電阻R2、R3接地，所述三極管Ql的集電極連接于所述電阻R2與R3之間的節(jié)點(diǎn)及連接所述運(yùn)算放大器Ul的同相輸入端，所述運(yùn)算放大器Ul的同相輸入端經(jīng)所述電容Cl接地及連接所述邏輯控制電路14，所述運(yùn)算放大器Ul的輸出端連接所述場(chǎng)效應(yīng)管QlO的柵極，所述場(chǎng)效應(yīng)管QlO的源極連接所述運(yùn)算放大器Ul的反相輸入端及所述北橋芯片40的電壓引腳MCH_CL，所述電阻R4串接在所述場(chǎng)效應(yīng)管QlO的柵極與源極之間，所述電容C4-C7分別連接于所述北橋芯片40的電壓引腳MCH_CL 與地之間，所述運(yùn)算放大器Ul的電壓端連接一電壓源5V_SB及經(jīng)所述電容C2接地，所述場(chǎng)效應(yīng)管QlO的漏極連接一電壓源1D8V_STR及經(jīng)所述電容C3接地。所述邏輯控制電路14包括電阻R5-R8、電容C8及C9及三極管Q2-Q4。所述三極管Q2的基極經(jīng)所述電阻R5連接所述Super I/O芯片30，所述電容C8串接在所述三極管Q2 的基極與地之間，所述三極管Q2的發(fā)射極接地，其集電極連接所述開(kāi)關(guān)電路16及經(jīng)所述電阻R6連接一電壓源12V_SYS。所述電壓源5V_SB依次經(jīng)所述電阻R8及所述電容C9接地。 所述三極管Q3的基極經(jīng)所述電阻R7連接于所述Super I/O芯片30與所述電阻R5之間的節(jié)點(diǎn)，其發(fā)射極接地，其集電極連接于所述電阻R8與所述電容C9之間的節(jié)點(diǎn)。所述三極管 Q4的基極連接所述三極管Q3的集電極，所述三極管Q4的發(fā)射極接地，其集電極連接所述運(yùn)算放大器Ul的同相輸入端。所述開(kāi)關(guān)電路16包括一電子開(kāi)關(guān)，如一 N溝道MOS場(chǎng)效應(yīng)管Q20。所述場(chǎng)效應(yīng)管 Q20的柵極連接所述三極管Q2的集電極，所述場(chǎng)效應(yīng)管Q20的源極連接所述北橋芯片40的電壓引腳MCH，所述場(chǎng)效應(yīng)管Q20的漏極連接所述北橋芯片40的電壓引腳MCH_CL。主板上電并進(jìn)入SO狀態(tài)后，根據(jù)主板上電后的時(shí)序控制，所述南橋芯片20先輸出一低電平信號(hào)，所述三極管Ql不導(dǎo)通，所述運(yùn)算放大器Ul的同相輸入端接收一高電平信號(hào)，所述運(yùn)算放大器Ul輸出一高電平信號(hào)，所述場(chǎng)效應(yīng)管QlO導(dǎo)通，此時(shí)電壓源1D8V_STR 輸出電壓給所述北橋芯片40的電壓引腳MCH_CL。在此之后所述Super I/O芯片30輸出一低電平信號(hào)，所述三極管Q2截止，所述場(chǎng)效應(yīng)管Q20的柵極接收一高電平信號(hào)導(dǎo)通，此時(shí)所述北橋芯片40的電壓引腳MCH_CL與MCH連接，所述三極管Q3的基極接收所述Super I/O 芯片30輸出的低電平信號(hào)截止，所述三極管Q4的基極接收一高電平信號(hào)導(dǎo)通，所述運(yùn)算放大器Ul的同相輸入端接收一低電平信號(hào)，所述運(yùn)算放大器Ul的輸出端輸出一低電平信號(hào)， 所述場(chǎng)效應(yīng)管QlO截止，此時(shí)所述電壓源1D8V_STR不提供電壓給所述北橋芯片40的電壓弓丨腳MCH_CL，所述北橋芯片40的電壓引腳MCH_CL及MCH均接收所述電壓轉(zhuǎn)換電路50提供的電壓。 所述主板節(jié)能電路10在主板上電并進(jìn)入SO狀態(tài)后通過(guò)控制所述開(kāi)關(guān)電路導(dǎo)通將所述北橋芯片40的電壓引腳MCH_CL與MCH連接，并切斷所述電壓調(diào)整電路12提供給所述北橋芯片40的電壓引腳MCH_CL的電壓，從而使所述北橋芯片40的電壓引腳MCH_CL及MCH 均由所述電壓轉(zhuǎn)換電路50提供電壓，以此來(lái)提高提供電壓給所述北橋芯片40的電壓引腳 MCH_CL的電壓轉(zhuǎn)換電路的轉(zhuǎn)換效率，從而達(dá)到主板節(jié)能的目的。
權(quán)利要求
1.一種主板節(jié)能電路，包括一電子開(kāi)關(guān)；一電壓調(diào)整電路，所述電壓調(diào)整電路的輸入端連接一南橋芯片，所述電壓調(diào)整電路的輸出端連接所述電子開(kāi)關(guān)的第一端及一北橋芯片的第一電壓引腳，所述電壓調(diào)整電路接收所述南橋芯片輸出的控制信號(hào)后將一第一電壓源輸出的電壓轉(zhuǎn)換后提供給所述北橋芯片的第一電壓引腳；一邏輯控制電路，所述邏輯控制電路的輸入端連接一 Superl/Ο芯片，所述邏輯控制電路的輸出端連接所述電子開(kāi)關(guān)的控制端，所述北橋芯片的第一及第二電壓引腳分別連接所述電子開(kāi)關(guān)的第一及第二端，所述北橋芯片的第二電壓引腳連接一電壓轉(zhuǎn)換電路以從所述電壓轉(zhuǎn)換電路接收電壓，所述邏輯控制電路在所述南橋芯片發(fā)出控制信號(hào)后接收所述 Superl/Ο芯片輸出的控制信號(hào)并根據(jù)所述控制信號(hào)輸出一第一控制信號(hào)給所述電子開(kāi)關(guān)以控制所述電子開(kāi)關(guān)導(dǎo)通而使所述北橋芯片的第一電壓引腳與第二電壓引腳連接，及根據(jù)所述Superl/Ο芯片輸出的控制信號(hào)輸出一第二控制信號(hào)給所述電壓調(diào)整電路以控制所述電壓調(diào)整電路不提供電壓給所述北橋芯片的第一電壓引腳，所述第一電壓引腳的電壓由所述電壓轉(zhuǎn)換電路經(jīng)所述電子開(kāi)關(guān)提供。
2.如權(quán)利要求1所述的主板節(jié)能電路，其特征在于所述電壓調(diào)整電路包括第一至第四電阻、一第一電容、一第一三極管、一運(yùn)算放大器及一第一場(chǎng)效應(yīng)管，所述第一三極管的基極經(jīng)所述第一電阻連接所述南橋芯片，所述第一三極管的發(fā)射極接地，一備用電源依次經(jīng)所述第二及第三電阻接地，所述第一三極管的集電極連接于所述第二電阻與第三電阻之間的節(jié)點(diǎn)及連接所述運(yùn)算放大器的同相輸入端，所述運(yùn)算放大器的同相輸入端連接所述邏輯控制電路，所述運(yùn)算放大器的輸出端連接所述第一場(chǎng)效應(yīng)管的柵極，所述第一場(chǎng)效應(yīng)管的源極連接所述運(yùn)算放大器的反相輸入端及所述北橋芯片的第一電壓引腳，所述第四電阻串接在所述第一場(chǎng)效應(yīng)管得柵極與源極之間，所述第一電容串接在所述北橋芯片的第一電壓引腳與地之間，所述運(yùn)算放大器的電壓端連接一第一電壓源，所述第一場(chǎng)效應(yīng)管的漏極連接一第二電壓源。
3.如權(quán)利要求2所述的主板節(jié)能電路，其特征在于所述電壓調(diào)整電路還包括第二至第七電容，所述第二電容串接在所述運(yùn)算放大器的同相輸入端與地之間，所述第三電容串接在所述運(yùn)算放大器的電壓端與地之間，所述第四電容串接在所述第一場(chǎng)效應(yīng)管的漏極與地之間，所述第五至第七電容分別串接在所述北橋芯片的第一電壓引腳與地之間。
4.如權(quán)利要求3所述的主板節(jié)能電路，其特征在于所述邏輯控制電路包括第五至第八電阻、一第八電容及第二至第四三極管，所述第二三極管的基極經(jīng)所述第五電阻連接所述super I/O芯片，所述第二三極管的發(fā)射極接地，所述第二三極管的集電極連接所述電子開(kāi)關(guān)的控制端及經(jīng)所述第六電阻連接一第三電壓源，所述第一電壓源依次經(jīng)所述第八電阻及第八電容接地，所述第三三極管的基極經(jīng)所述第七電阻連接于所述super I/O芯片與所述第五電阻之間的節(jié)點(diǎn)，所述第三三極管的發(fā)射極接地，所述第三三極管的集電極連接于所述第八電阻與所述第八電容之間的節(jié)點(diǎn)，所述第四三極管的基極連接所述第三三極管的集電極，所述第四三極管的發(fā)射極接地，所述第四三極管的集電極連接所述運(yùn)算放大器的同相輸入端。
5.如權(quán)利要求4所述的主板節(jié)能電路，其特征在于所述備用電源為3.3V電源，所述第一電源為5V電源，所述第二電源為1. 8V電源，所述第三電源為12V電源。
6.如權(quán)利要求4所述的主板節(jié)能電路，其特征在于所述邏輯控制電路還包括一第九電容，所述第九電容串接在所述第二三極管的基極與地之間。
7.如權(quán)利要求6所述的主板節(jié)能電路，其特征在于所述電子開(kāi)關(guān)為一N溝道MOS型場(chǎng)效應(yīng)管，所述電子開(kāi)關(guān)的控制端、第一端及第二端分別為所述場(chǎng)效應(yīng)管的柵極、漏極及源極。
全文摘要
一種主板節(jié)能電路，包括電子開(kāi)關(guān)，電壓調(diào)整電路的輸入端連接南橋芯片，輸出端連接電子開(kāi)關(guān)的第一端及北橋芯片的第一電壓引腳，電壓調(diào)整電路接收南橋芯片輸出的控制信號(hào)后將第一電壓源輸出的電壓轉(zhuǎn)換后提供給北橋芯片的第一電壓引腳；邏輯控制電路的輸入端連接Super I/O芯片，輸出端連接電子開(kāi)關(guān)的控制端，北橋芯片的第一及第二電壓引腳分別連接電子開(kāi)關(guān)的第一及第二端，北橋芯片的第二電壓引腳連接電壓轉(zhuǎn)換電路，邏輯控制電路接收Super I/O芯片輸出的控制信號(hào)并根據(jù)控制信號(hào)輸出第一控制信號(hào)給電子開(kāi)關(guān)以控制其導(dǎo)通而使北橋芯片的第一與第二電壓引腳連接，及輸出第二控制信號(hào)給電壓調(diào)整電路以控制電壓調(diào)整電路不提供電壓給北橋芯片的第一電壓引腳。
文檔編號(hào)G06F1/32GK102213994SQ20101014351
公開(kāi)日2011年10月12日 申請(qǐng)日期2010年4月9日 優(yōu)先權(quán)日2010年4月9日
發(fā)明者吳成林, 潘愛(ài)裕, 芮毅 申請(qǐng)人:鴻富錦精密工業(yè)(深圳)有限公司, 鴻海精密工業(yè)股份有限公司