測試主板的屏蔽電路及其屏蔽方法
【專利摘要】本發(fā)明公開了一種測試主板的屏蔽電路及其屏蔽方法，用于測試內(nèi)建顯示芯片的主板，且顯卡安插于主板的第一插槽。屏蔽電路包括電壓輸出單元及信號屏蔽單元。信號屏蔽單元耦接電壓輸出單元及顯卡的電源就緒信號輸出端，并且控制電源就緒信號輸出端的電壓為禁能電平，以使主板在軟件重開機(jī)之后檢測不到顯卡。主板進(jìn)行開機(jī)測試時(shí)，信號屏蔽單元電性連接顯卡的電源就緒信號輸出端，電壓輸出單元輸出高電壓電平且經(jīng)第一期間后，電壓輸出單元輸出低電壓電平，且主板進(jìn)行軟件重開機(jī)。本發(fā)明通過信號屏蔽的方式使主板檢測不到顯卡，而不用拔除顯卡，以便于測試內(nèi)建顯示芯片的主板。
【專利說明】測試主板的屏蔽電路及其屏蔽方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種屏蔽電路及屏蔽方法，且特別涉及一種用于測試內(nèi)建顯示芯片的 主板的屏蔽電路及屏蔽方法。
【背景技術(shù)】
[0002]隨著科技的進(jìn)步，電腦已經(jīng)成為日常生活中不可或缺的科技產(chǎn)品，并且電腦中許 多的電子裝置，如主板(mother board)、硬盤(hard disk)、光驅(qū)(Compact Disc-Read Only Memory)、軟盤、顯卡與外圍裝置都不斷的進(jìn)步與更新。
[0003]在這些電子裝置的設(shè)計(jì)或制造過程中，都會對這些電子裝置進(jìn)行測試，以測試所 設(shè)計(jì)或制造的電子裝置是否符合規(guī)格，但是電腦中的部分電子裝置需要配置其他電子裝置 才能進(jìn)行測試。以電腦所用的主板為例，為了測試插槽是否能正常運(yùn)作，通常會將顯卡安插 于主板后進(jìn)行測試。然而，部分主板會內(nèi)建顯示芯片，在測試內(nèi)建顯示芯片時(shí)，則須將顯卡 拔除。但上述插拔的動作會增加測試人員操作測試平臺的步驟，因此會增加主板的測試時(shí) 間，并且測試的過程會因?yàn)檫M(jìn)行顯卡拔除而中斷。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于提供一種用于測試主板的的屏蔽電路及屏蔽方法，可通過信號 屏蔽的方式使主板檢測不到顯卡，而不用拔除顯卡，以便于測試內(nèi)建顯示芯片的主板。
[0005]本發(fā)明提出一種屏蔽電路，用于測試內(nèi)建顯示芯片的主板，且顯卡安插于主板的 第一插槽。屏蔽電路包括電壓輸出單兀及信號屏蔽單兀。電壓輸出單兀用于輸出高電壓電 平或低電壓電平。信號屏蔽單元耦接電壓輸出單元及顯卡的電源就緒信號輸出端，電壓輸 出單元輸出低電壓電平時(shí)，信號屏蔽單元控制電源就緒信號輸出端的電壓為禁能電平，以 使主板在軟件重開機(jī)之后檢測不到顯卡。主板進(jìn)行開機(jī)測試時(shí)，信號屏蔽單元電性連接顯 卡的電源就緒信號輸出端，電壓輸出單元輸出高電壓電平且經(jīng)第一期間后，電壓輸出單元 輸出低電壓電平，且主板進(jìn)行軟件重開機(jī)。
[0006]在本發(fā)明的一實(shí)施例中，在電壓輸出單元輸出低電壓電平經(jīng)第二期間后，信號屏 蔽單元浮接電源就緒信號輸出端，使電源就緒信號輸出端的電壓恢復(fù)為致能電平。
[0007]在本發(fā)明的一實(shí)施例中，信號屏蔽單元包括時(shí)間控制單元及電壓控制單元。時(shí)間 控制單元耦接電壓輸出單元。在電壓輸出單元輸出高電壓電平經(jīng)第一期間后輸出第一時(shí)間 信號。在電壓輸出單兀輸出低電壓電平經(jīng)第二期間后輸出第二時(shí)間信號。電壓控制單兀率禹 接電壓輸出單元及時(shí)間控制單元。在時(shí)間控制單元輸出第一時(shí)間信號時(shí)，電壓控制單元控 制電源就緒信號輸出端的電壓為禁能電平。在時(shí)間控制單元輸出第二時(shí)間信號時(shí)，電壓控 制單元浮接電源就緒信號輸出端，以使電源就緒信號輸出端的電壓恢復(fù)為致能電平。
[0008]在本發(fā)明的一實(shí)施例中，時(shí)間控制單元包含RC延遲電路，第一期間大于或等于RC 延遲電路充電至飽和狀態(tài)所需的時(shí)間。
[0009]在本發(fā)明的一實(shí)施例中，時(shí)間控制單元依據(jù)RC延遲電路放電的時(shí)間常數(shù)決定第二期間。
[0010]在本發(fā)明的一實(shí)施例中，時(shí)間控制單元包含多個(gè)開關(guān)以設(shè)定RC延遲電路的阻抗 值，以決定第二期間。
[0011 ] 在本發(fā)明的一實(shí)施例中，第二期間大于主板的裝置檢測期間。
[0012]在本發(fā)明的一實(shí)施例中，電壓輸出單元默認(rèn)輸出低電壓電平。
[0013]在本發(fā)明的一實(shí)施例中，電壓輸出單兀包含通用輸入輸出端口以輸出高電壓電平 及低電壓電平至信號屏蔽單元。
[0014]在本發(fā)明的一實(shí)施例中，電壓輸出單元包含通用串行總線以耦接主板以接收第一 命令及第二命令，電壓輸出單元依據(jù)第一命令輸出高電壓電平，依據(jù)第二命令輸出低電壓 電平。
[0015]在本發(fā)明的一實(shí)施例中，電壓輸出單元為配置于主板的控制芯片。
[0016]在本發(fā)明的一實(shí)施例中，信號屏蔽單元為介面片形式且安插于主板的第二插槽， 信號屏蔽單元通過第一插槽與第二插槽共用的信號線耦接顯卡的電源就緒信號輸出端。
[0017]在本發(fā)明的一實(shí)施例中，第一插槽及第二插槽為PC1-E介面。
[0018]本發(fā)明還提出一種測試主板的屏蔽方法，用于測試內(nèi)建顯示芯片的主板，且顯卡 安插于主板的插槽。屏蔽方法包括:信號屏蔽單元電性連接顯卡的電源就緒信號輸出端。 主板進(jìn)行開機(jī)測試；電壓輸出單元輸出高電壓電平至信號屏蔽單元。電壓輸出單元輸出低 電壓電平，使信號屏蔽單元控制電源就緒信號輸出端的電壓為禁能電平。主板進(jìn)行軟件重 開機(jī)。
[0019]在本發(fā)明的一實(shí)施例中，屏蔽方法還包括:在電壓輸出單元輸出低電壓電平經(jīng)一 段期間后，信號屏蔽單元浮接電源就緒信號輸出端，以使電源就緒信號輸出端的電壓恢復(fù) 為致能電平。
[0020]本發(fā)明的有益效果在于，基于上述，本發(fā)明實(shí)施例的屏蔽電路及屏蔽方法，在測試 內(nèi)建顯示芯片的主板時(shí)，會拉低顯卡的電源就緒信號輸出端的電壓，以使主板在軟件重開 機(jī)后檢測不到顯卡而開啟內(nèi)建顯示芯片。因此，在測試主板時(shí)可不須經(jīng)過拔除顯卡而使主 板能通過內(nèi)建顯示芯片進(jìn)行顯示，以避免增加測試過程的步驟，進(jìn)而節(jié)省測試時(shí)間。
[0021]為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳 細(xì)說明如下。
【專利附圖】

【附圖說明】
[0022]圖1為依據(jù)本發(fā)明一實(shí)施例的屏蔽電路耦接顯卡及主板的示意圖；
[0023]圖2為圖1依據(jù)本發(fā)明一實(shí)施例的屏蔽電路的運(yùn)作時(shí)序圖；
[0024]圖3為依據(jù)本發(fā)明一實(shí)施例的屏蔽方法的流程圖。
【具體實(shí)施方式】
[0025]圖1為依據(jù)本發(fā)明一實(shí)施例的屏蔽電路耦接顯卡及主板的示意圖。請參照圖1，在 本實(shí)施例中，假設(shè)主板10配置有內(nèi)建顯示芯片，而顯卡20為安插于主板10的PC1-E X16 插槽(即第一插槽)以耦接主板10。當(dāng)顯卡20安插于主板10的插槽上時(shí)，顯卡20的電源 就緒信號輸出端Trai的電壓會為致能電平(例如為高電壓電平)，也即輸出電源就緒信號至主板10，以告知主板10有插槽被使用，并且在檢測到顯卡20時(shí)，主板10會關(guān)閉內(nèi)建顯示芯 片。當(dāng)屏蔽電路100耦接顯卡20的電源就緒信號輸出端Trai，在主板10在掃描插槽時(shí)，屏 蔽電路100控制電源就緒信號輸出端Trai的電壓為禁能電平，例如為低電壓電平，使主板10 誤以為插槽未被使用而檢測不到顯卡20，進(jìn)而主板10會開啟其內(nèi)建顯示芯片。因此，在內(nèi) 建顯示芯片的主板10上安插顯卡20時(shí)，可不必拔除顯卡20而使主板10開啟其內(nèi)建顯示 芯片，以便于對主板10進(jìn)行開機(jī)測試。
[0026]進(jìn)一步來說，屏蔽電路100包括電壓輸出單元110及信號屏蔽單元120。電壓輸 出單元110例如包含通用輸入輸出接口(GP10)，以通過通用輸入輸出接口輸出高電壓電平 及低電壓電平至信號屏蔽單元120。電壓輸出單元110可以為配置于主板10上且包含通 用輸入輸出接口的控制芯片(例如南橋或北橋)?；蛘撸妷狠敵鰡卧?10可以為外接裝置， 并且電壓輸出單元110例如包含通用串行總線(USB)，以通過通用串行總線(USB)耦接主板 10以接收第一命令CMDl及第二命令CMD2。
[0027]信號屏蔽單元120可以為介面片形式，并且安插于主板10的PC1-E Xl插槽(即第 二插槽)。在主板的PC1-E插槽共用同一電源就緒信號線的情況下，信號屏蔽單元120可通 過PC1-E X16插槽與PC1-E Xl插槽共用的電源就緒信號線耦接顯卡20的電源就緒信號輸 出端TrcD。否則，信號屏蔽單元120可通過線路直接耦接至顯卡20的電源就緒信號輸出端 T
1PGD0
[0028]圖2為圖1依據(jù)本發(fā)明一實(shí)施例的屏蔽電路的運(yùn)作時(shí)序圖。請參照圖1及圖2， 在本實(shí)施例中，波形SI為電壓輸出單元110輸出至信號屏蔽單元120的電壓時(shí)序，波形S2 為信號屏蔽單元120與電源就緒信號輸出端Trai的耦接關(guān)系時(shí)序。電壓輸出單元110未受 控制時(shí)為輸出低電壓電平，也即電壓輸出單元110默認(rèn)輸出低電壓電平。當(dāng)電壓輸出單元 110接收到第一命令CMDl時(shí)，會依據(jù)第一命令CMDl輸出高電壓電平至信號屏蔽單元120。 信號屏蔽單元120接收高電壓電平且經(jīng)第一期間Tl后，會處于啟動狀態(tài)。
[0029]接著，輸出第二命令CMD2至電壓輸出單元110。當(dāng)電壓輸出單元110接收到第二 命令CMD2時(shí)，會依據(jù)第二命令CMD2輸出低電壓電平至處于啟動狀態(tài)的信號屏蔽單元120， 此時(shí)信號屏蔽單元120會控制電源就緒信號輸出端Trai的電壓為禁能電平，也即拉低電源 就緒信號輸出端Tra的電壓為低電壓電平(如波形S2的實(shí)線所示)。在信號屏蔽單元120拉 低電源就緒信號輸出端Trcil的電壓后，輸出軟件重開機(jī)命令CMDSR至主板10，以使主板10 進(jìn)行軟件重開機(jī)。在主板10進(jìn)行軟件重開機(jī)之后，由于信號屏蔽單元120拉低電源就緒信 號輸出端Trcil的電壓，以致使主板10誤以為顯卡20不存在，因此會檢測不到顯卡20。
[0030]此外，為了避免拉低電源就緒信號輸出端Trai的電壓致使主板10運(yùn)作不正常，因 此本實(shí)施例的信號屏蔽單元120設(shè)計(jì)為當(dāng)電壓輸出單元110輸出低電壓電平經(jīng)第二期間T2 后處于關(guān)閉狀態(tài)。當(dāng)信號屏蔽單元120處于關(guān)閉狀態(tài)時(shí)，信號屏蔽單元120與電源就緒信 號輸出端Trcil會為浮接狀態(tài)(如波形S2的虛線所示)，也即信號屏蔽單元120浮接電源就緒 信號輸出端Tra，因此電源就緒信號輸出端Trcil電壓會恢復(fù)為高電壓電平。其中，第二期間 T2會包括主板10檢測插槽的期間(即裝置檢測期間)，也即第二期間T2會大于主板10的裝 置檢測期間，以使主板10不會檢測到顯卡20。
[0031]依據(jù)上述，在期間T2中，信號屏蔽單元120處于啟動狀態(tài)，信號屏蔽單元120拉低 電源就緒信號輸出端Trcil的電壓，因此電源就緒信號輸出端Trai電壓會為低電壓電平；在期間T2之外，信號屏蔽單元120處于關(guān)閉狀態(tài)，信號屏蔽單元120與電源就緒信號輸出端Trcil 會為浮接狀態(tài)，因此電源就緒信號輸出端Trai電壓為高電壓電平。
[0032]進(jìn)一步來說，信號屏蔽單元120包括電壓控制單元121及時(shí)間控制單元123，電壓 控制單元121耦接電壓輸出單元110及時(shí)間控制單元123，時(shí)間控制單元123耦接電壓輸出 單元110。在電壓輸出單元110輸出高電壓電平時(shí)，電壓控制單元121與電源就緒信號輸 出端Trcil會為浮接狀態(tài)，因此電源就緒信號輸出端Trcil的電壓會為高電壓電平。在電壓輸出 單元110輸出高電壓電平且經(jīng)過第一期間Tl后，時(shí)間控制單元123會輸出致能的時(shí)間信號 ST (例如為高電壓電平，即第一時(shí)間信號);否則，時(shí)間控制單元123會輸出禁能的時(shí)間信號 ST (例如為低電壓電平，即第二時(shí)間信號)。
[0033]在電壓輸出單元110輸出低電壓電平且時(shí)間控制單元123會輸出致能的時(shí)間信號 ST時(shí)，電壓控制單元121會拉低電源就緒信號輸出端Trcil的電壓。在電壓輸出單元110輸 出低電壓電平且時(shí)間控制單元123會輸出禁能的時(shí)間信號ST時(shí)，電壓控制單元121與電源 就緒信號輸出端Treil會為浮接狀態(tài)。
[0034]此外，時(shí)間控制單元123可配置RC延遲電路，以依據(jù)RC延遲電路放電的時(shí)間常數(shù) 決定第二期間T2，而第一期間Tl則會大于或等于RC延遲電路充電至飽和狀態(tài)所需的時(shí)間。 并且，時(shí)間控制單元123通過多個(gè)開關(guān)設(shè)定RC延遲電路的阻抗值，以決定第二期間T2。例 如，在電容值固定的情況下，可通過開關(guān)選擇電容所耦接的電阻的電阻值大小，其中所述開 關(guān)可以為跳線開關(guān)(jump)或其他類型的開關(guān)，且本發(fā)明的實(shí)施例不限于此。
[0035]依據(jù)上述實(shí)施例，可匯整一屏蔽方法，以應(yīng)用于耦接顯卡的屏蔽電路，其中顯卡為 安插于待測試的主板上，而主板具有內(nèi)建顯示芯片。圖3為依據(jù)本發(fā)明一實(shí)施例的屏蔽方 法的流程圖。請參照圖3，在本實(shí)施例中，信號屏蔽單元電性連接顯卡的電源就緒信號輸出 端(步驟S310)，并且對主板進(jìn)行開機(jī)測試(步驟S320)。接著，電壓輸出單元輸出高電壓電 平至信號屏蔽單元(步驟S330)。然后，電壓輸出單元輸出低電壓電平，使信號屏蔽單元控 制顯卡的電源就緒信號輸出端的電壓為禁能電平(步驟S340)，并且使主板進(jìn)行軟件重開機(jī) (步驟S350)。接著，在電壓輸出單元輸出低電壓電平經(jīng)一段期間后，信號屏蔽單元浮接電源 就緒信號輸出端，以使電源就緒信號輸出端的電壓恢復(fù)為致能電平(步驟S360)。其中，上述 步驟的細(xì)節(jié)可參照上述實(shí)施例的說明，在此則不再贅述。
[0036]綜上所述，本發(fā)明實(shí)施例的屏蔽電路及屏蔽方法，在測試內(nèi)建顯示芯片的主板時(shí)， 會拉低顯卡的電源就緒信號輸出端的電壓，以使主板在軟件重開機(jī)后檢測不到顯卡而開啟 內(nèi)建顯示芯片。因此，在測試主板時(shí)可不須經(jīng)過拔除顯卡而使主板能通過內(nèi)建顯示芯片進(jìn) 行顯示，以避免增加測試過程的步驟，進(jìn)而節(jié)省測試時(shí)間。并且，在經(jīng)過裝置檢測期間后，屏 蔽電路會浮接電源就緒信號輸出端，以使電源就緒信號輸出端的電壓恢復(fù)為致能電平，以 避免主板運(yùn)作不正常而影響測試結(jié)果。
[0037]雖然本發(fā)明已以實(shí)施例揭示如上，然其并非用以限定本發(fā)明，任何所屬【技術(shù)領(lǐng)域】 的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動與潤飾，故本發(fā)明的保護(hù) 范圍當(dāng)視權(quán)利要求書所界定者為準(zhǔn)。
【權(quán)利要求】
1.一種屏蔽電路，用于測試內(nèi)建顯示芯片的主板，且顯卡安插于所述主板的第一插槽， 其特征是，所述屏蔽電路包括:電壓輸出單元，用于輸出高電壓電平或低電壓電平；以及信號屏蔽單元，耦接所述電壓輸出單元及所述顯卡的電源就緒信號輸出端，所述電壓輸出單元輸出所述低電壓電平時(shí)，所述信號屏蔽單元控制所述電源就緒信號輸出端的電壓為禁能電平，以使所述主板在軟件重開機(jī)之后檢測不到所述顯卡，其中，所述主板進(jìn)行開機(jī)測試時(shí)，所述信號屏蔽單元電性連接所述顯卡的所述電源就緒信號輸出端，所述電壓輸出單元輸出所述高電壓電平且經(jīng)第一期間后，所述電壓輸出單元輸出所述低電壓電平，且所述主板進(jìn)行所述軟件重開機(jī)。
2.根據(jù)權(quán)利要求1所述的屏蔽電路，其特征是，在所述電壓輸出單元輸出所述低電壓電平經(jīng)第二期間后，所述信號屏蔽單元浮接所述電源就緒信號輸出端，使所述電源就緒信號輸出端的電壓恢復(fù)為致能電平。
3.根據(jù)權(quán)利要求2所述的屏蔽電路，其特征是，所述信號屏蔽單元包括:時(shí)間控制單元，耦接所述電壓輸出單元，在所述電壓輸出單元輸出所述高電壓電平經(jīng)所述第一期間后輸出第一時(shí)間信號，并且在所述電壓輸出單元輸出所述低電壓電平經(jīng)所述第二期間后輸出第二時(shí)間信號；以及電壓控制單元，耦接所述電壓輸出單元及所述時(shí)間控制單元，在所述時(shí)間控制單元輸出所述第一時(shí)間信號時(shí)，所述電壓控制單元控制所述電源就緒信號輸出端的電壓為所述禁能電平，在所述時(shí)間控制單元輸出所述第二時(shí)間信號時(shí)，所述電壓控制單元浮接所述電源就緒信號輸出端，以使所述電源就緒信號輸出端的電壓恢復(fù)為所述致能電平。
4.根據(jù)權(quán)利要求3所述的屏蔽電路，其特征是，所述時(shí)間控制單元包含RC延遲電路，所述第一期間大于或等于所述RC延遲電路充電至飽和狀態(tài)所需的時(shí)間。
5.根據(jù)權(quán)利要求4所述的屏蔽電路，其特征是，所述時(shí)間控制單元依據(jù)所述RC延遲電路放電的時(shí)間常數(shù)決定所述第二期間。
6.根據(jù)權(quán)利要求5所述的屏蔽電路，其特征是，所述時(shí)間控制單元包含多個(gè)開關(guān)以設(shè)定所述RC延遲電路的阻抗值，以決定所述第二期間。
7.根據(jù)權(quán)利要求2所述的屏蔽電路，其特征是，所述第二期間大于所述主板開機(jī)的裝置檢測期間。
8.根據(jù)權(quán)利要求1所述的屏蔽電路，其特征是，所述電壓輸出單元默認(rèn)輸出所述低電壓電平。
9.根據(jù)權(quán)利要求1所述的屏蔽電路，其特征是，所述電壓輸出單元包含通用輸入輸出接口以輸出所述高電壓電平及所述低電壓電平至所述信號屏蔽單元。
10.根據(jù)權(quán)利要求1所述的屏蔽電路，其特征是，所述電壓輸出單元包含通用串行總線以耦接所述主板以接收第一命令及第二命令，所述電壓輸出單元依據(jù)所述第一命令輸出所述高電壓電平，依據(jù)所述第二命令輸出所述低電壓電平。
11.根據(jù)權(quán)利要求1所述的屏蔽電路，其特征是，所述電壓輸出單元為配置于所述主板的控制芯片。
12.根據(jù)權(quán)利要求1所述的屏蔽電路，其特征是，所述信號屏蔽單元為介面片形式且安插于所述主板的第二插槽，所述信號屏蔽單元通過所述第一插槽與所述第二插槽共用的信號線耦接所述顯卡的所述電源就緒信號輸出端。
13.根據(jù)權(quán)利要求12所述的屏蔽電路，其特征是，所述第一插槽及所述第二插槽為 PC1-E介面。
14.一種測試主板的屏蔽方法，用于測試內(nèi)建顯示芯片的主板，且顯卡安插于所述主板的插槽，其特征是，所述屏蔽方法包括下述步驟:信號屏蔽單元電性連接所述顯卡的電源就緒信號輸出端；所述主板進(jìn)行開機(jī)測試；電壓輸出單元輸出高電壓電平至所述信號屏蔽單元；所述電壓輸出單元輸出低電壓電平，使所述信號屏蔽單元控制所述電源就緒信號輸出端的電壓為禁能電平；以及所述主板進(jìn)行軟件重開機(jī)。
15.根據(jù)權(quán)利要求14所述的測試主板的屏蔽方法，其特征是，所述屏蔽方法還包括下述步驟:在所述電壓輸出單元輸出所述低電壓電平經(jīng)一段期間后，所述信號屏蔽單元浮接所述電源就緒信號輸出端，以使所述電源就緒信號輸出端的電壓恢復(fù)為致 能電平。
【文檔編號】G01R31/28GK103513176SQ201210207823
【公開日】2014年1月15日 申請日期:2012年6月21日 優(yōu)先權(quán)日:2012年6月21日
【發(fā)明者】溫國順, 藍(lán)國嘉, 葉光清 申請人:和碩聯(lián)合科技股份有限公司