專(zhuān)利名稱(chēng)：測(cè)試接口卡及測(cè)試方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種測(cè)試接口卡，特別是指一種應(yīng)用于刀鋒型服務(wù)器的測(cè)試接口 卡。
背景技術(shù)：
刀鋒型服務(wù)器(blade server)900是指將處理器、存儲(chǔ)器，甚至硬盤(pán)機(jī)等服務(wù)器系 統(tǒng)的硬件集成到單一刀片狀的主機(jī)板上，也就是可讓多個(gè)服務(wù)器同時(shí)在一服務(wù)器機(jī)箱內(nèi)工 作，共享其中的電源供應(yīng)器、顯示器等，以達(dá)到有效的系統(tǒng)集成。但是，相對(duì)的刀鋒型服務(wù)器900會(huì)具有多種規(guī)格的總線，例如快捷外設(shè)互聯(lián)標(biāo) 準(zhǔn)(Peripheral Component Interconnect Express，簡(jiǎn)稱(chēng) PCI-E)、串行附接小型計(jì)算機(jī)系 統(tǒng)接口卡(Serial Attached SCSI，簡(jiǎn)稱(chēng)SAS)、串行先進(jìn)技術(shù)接取接口 Gerial Advanced Technology Attachment，簡(jiǎn)稱(chēng)SATA)等，也增加了刀鋒型服務(wù)器900在測(cè)試上的復(fù)雜度。參閱圖1，刀鋒型服務(wù)器900在針對(duì)PCI-E總線910及SAS總線920進(jìn)行測(cè)試時(shí)， 需將PCI-E總線910耦接于刀鋒型服務(wù)器900的PCI-E控制器901與SAS接口卡902之間， 且將SAS總線920耦接于SAS接口卡902與刀鋒型服務(wù)器900的儲(chǔ)存單元903之間。如此， PCI-E控制器901可發(fā)出PCI-E測(cè)試信號(hào)，并通過(guò)PCI-E總線910傳送至SAS接口卡902， SAS接口卡902將該P(yáng)CI-E測(cè)試信號(hào)轉(zhuǎn)換成SAS測(cè)試信號(hào)后，通過(guò)SAS總線920回傳至儲(chǔ)存 單元903。因此，若儲(chǔ)存單元903有接收到SAS測(cè)試信號(hào)，即表示PCI-E總線910及SAS總 線920通過(guò)測(cè)試，若否，則表示PCI-E總線910與SAS總線920至少一條發(fā)生斷路或損毀， 將進(jìn)行后續(xù)的檢測(cè)及維修。然而，當(dāng)?shù)朵h型服務(wù)器900繼續(xù)針對(duì)SATA總線進(jìn)行測(cè)試時(shí)，需要先將原本的SAS 接口卡902拆卸下來(lái)，換上能將SATA測(cè)試信號(hào)轉(zhuǎn)換成SAS測(cè)試信號(hào)的SATA接口卡902 ’，如 圖2所示。之后，再將SATA總線930耦接于刀鋒型服務(wù)器900的SATA控制器904與SATA 接口卡902，之間，且將SAS總線920耦接于SATA接口卡902，與儲(chǔ)存單元903之間。測(cè)試 的方式如同上述，SATA控制器904發(fā)出SATA測(cè)試信號(hào)，并通過(guò)SATA總線930傳送至SATA 接口卡902，，SATA接口卡902，將SATA測(cè)試信號(hào)轉(zhuǎn)換后回傳至儲(chǔ)存單元903。然而，已知的測(cè)試方式是針對(duì)不同規(guī)格總線而更換符合該規(guī)格的SAS接口卡，也 就是說(shuō)，當(dāng)欲測(cè)試的總線規(guī)格越多時(shí)，則拆卸次數(shù)就越多，因而造成過(guò)多的拆卸時(shí)間，增加 測(cè)試上的時(shí)間成本。此外，圖1是針對(duì)PCI-E總線910及SAS總線920進(jìn)行測(cè)試；圖2是針 對(duì)SATA總線930及SAS總線920進(jìn)行測(cè)試，因此，可發(fā)現(xiàn)SAS總線920被重復(fù)測(cè)試，造成資 源的浪費(fèi)。

發(fā)明內(nèi)容
因此，本發(fā)明的目的，即在于提供一種可以測(cè)試所有總線且不需多次拆卸的測(cè)試 接口卡。于是，本發(fā)明測(cè)試接口卡，是應(yīng)用于待測(cè)機(jī)板及信號(hào)轉(zhuǎn)換接口卡之間，該待測(cè)機(jī)板具有第一規(guī)格接口控制器、第二規(guī)格接口控制器及儲(chǔ)存模塊，該測(cè)試接口卡包含第一規(guī)格 總線、第二規(guī)格總線及第三規(guī)格總線。第一規(guī)格總線耦接于第一規(guī)格接口控制器與信號(hào)轉(zhuǎn)換接口卡之間，該第一規(guī)格總 線將第一規(guī)格接口控制器所發(fā)出的第一測(cè)試信號(hào)傳送至信號(hào)轉(zhuǎn)換接口卡；第二規(guī)格總線耦 接于信號(hào)轉(zhuǎn)換接口卡與儲(chǔ)存模塊之間，該第二規(guī)格總線將信號(hào)轉(zhuǎn)換接口卡的輸出信號(hào)傳回 至儲(chǔ)存模塊；第三規(guī)格總線的其中一端耦接于第二規(guī)格接口控制器的一輸出端且其中另一 端耦接于第二規(guī)格接口控制器的一輸入端，使得第三規(guī)格總線與第二規(guī)格接口控制器成一 閉回路(loopback)，第三規(guī)格總線的一端接收第二規(guī)格接口控制器所發(fā)出的第二測(cè)試信號(hào) 后，將第二測(cè)試信號(hào)從第三規(guī)格總線的另一端回傳至第二規(guī)格接口控制器。如此，針對(duì)所有 的總線進(jìn)行測(cè)試而不需要多次替換信號(hào)轉(zhuǎn)換接口卡及測(cè)試，因而減少測(cè)試上的時(shí)間成本。較佳地，第一規(guī)格總線為快捷外設(shè)互聯(lián)標(biāo)準(zhǔn)(Peripheral ComponentInterconnect Express, PCI-E)總線，第二規(guī)格總線為串行附接小型計(jì)算機(jī)系 統(tǒng)接口卡(Serial Attached SCSI, SAS)總線，第三規(guī)格總線為串行先進(jìn)技術(shù)接取接口 (Serial Advanced Technology Attachment, SATA)總線，第一規(guī)格接口控制器為 PCI-E 控 制器及SATA控制器其中之一，第二規(guī)格接口控制器為PCI-E控制器及SATA控制器其中另 一，但不以此為限。此外，本發(fā)明測(cè)試接口卡還可與信號(hào)轉(zhuǎn)換接口卡集成，該測(cè)試接口卡包含信號(hào)轉(zhuǎn) 換模塊、第一規(guī)格總線、第二規(guī)格總線及第三規(guī)格總線。信號(hào)轉(zhuǎn)換模塊用以將所接收到的信號(hào)進(jìn)行格式轉(zhuǎn)換后輸出；第一規(guī)格總線耦接于 第一規(guī)格接口控制器與信號(hào)轉(zhuǎn)換接口卡之間，該第一規(guī)格總線將第一規(guī)格接口控制器所發(fā) 出的第一測(cè)試信號(hào)傳送至信號(hào)轉(zhuǎn)換接口卡；第二規(guī)格總線耦接于信號(hào)轉(zhuǎn)換接口卡與儲(chǔ)存模 塊之間，該第二規(guī)格總線將信號(hào)轉(zhuǎn)換接口卡的輸出信號(hào)傳回至儲(chǔ)存模塊；第三規(guī)格總線的 其中一端耦接于第二規(guī)格接口控制器的一輸出端且其中另一端耦接于第二規(guī)格接口控制 器的一輸入端，使得第三規(guī)格總線與第二規(guī)格接口控制器成一閉回路，第三規(guī)格總線的一 端接收第二規(guī)格接口控制器所發(fā)出的第二測(cè)試信號(hào)后，將第二測(cè)試信號(hào)從第三規(guī)格總線的 另一端回傳至第二規(guī)格接口控制器。再者，本發(fā)明的另一目的，即在于提供一種可以針對(duì)所有總線進(jìn)行測(cè)試的測(cè)試方法。于是，本發(fā)明測(cè)試方法是應(yīng)用于待測(cè)機(jī)板，該待測(cè)機(jī)板具有第一規(guī)格接口控制器、 第二規(guī)格接口控制器、儲(chǔ)存模塊、第一規(guī)格總線、第二規(guī)格總線及第三規(guī)格總線，該測(cè)試方 法包含以下步驟(A)將第一規(guī)格總線耦接于第一規(guī)格接口控制器與一信號(hào)轉(zhuǎn)換接口卡之間，第二 規(guī)格總線耦接于信號(hào)轉(zhuǎn)換接口卡與儲(chǔ)存模塊之間，第三規(guī)格總線的一端耦接于第二規(guī)格接 口控制器的一輸出端且另一端耦接于第二規(guī)格接口控制器的一輸入端，使第三規(guī)格總線與 第二規(guī)格接口控制器成一閉回路；(B)令第一規(guī)格接口控制器通過(guò)第一規(guī)格總線發(fā)送第一測(cè)試信號(hào)至信號(hào)轉(zhuǎn)換接口 卡，使得信號(hào)轉(zhuǎn)換接口卡將第一測(cè)試信號(hào)進(jìn)行規(guī)格轉(zhuǎn)換后通過(guò)第二規(guī)格總線傳送至儲(chǔ)存模 塊；及(C)令第二規(guī)格接口控制器通過(guò)第三規(guī)格總線的一端發(fā)送第二測(cè)試信號(hào)，使得第二測(cè)試信號(hào)經(jīng)過(guò)第三規(guī)格總線而從第三規(guī)格總線的另一端回傳至該第二規(guī)格接口控制器。本發(fā)明的功效在于，能夠針對(duì)所有的總線進(jìn)行測(cè)試而不需要多次替換信號(hào)轉(zhuǎn)換接 口卡及測(cè)試，以節(jié)省測(cè)試時(shí)間，且并不會(huì)發(fā)生重復(fù)測(cè)試而造成資源浪費(fèi)的問(wèn)題。


圖1是一示意圖，說(shuō)明已知測(cè)試PCI-E總線及SAS總線的測(cè)試電路；圖2是一示意圖，說(shuō)明已知測(cè)試SATA總線及SAS總線的測(cè)試電路；圖3是電路方塊圖，說(shuō)明本發(fā)明測(cè)試接口卡的第一較佳實(shí)施例；圖4是流程圖，說(shuō)明該第一較佳實(shí)施例待測(cè)機(jī)板針對(duì)測(cè)試接口卡進(jìn)行測(cè)試的流程 圖；圖5是電路方塊圖，說(shuō)明測(cè)試模塊的STAT控制器與第三規(guī)格總線耦接呈一閉回 路；圖6是電路方塊圖，說(shuō)明本發(fā)明測(cè)試接口卡的第二較佳實(shí)施例；圖7是電路方塊圖，說(shuō)明本發(fā)明測(cè)試接口卡的第三較佳實(shí)施例；圖8是流程圖，說(shuō)明該第三較佳實(shí)施例待測(cè)機(jī)板針對(duì)測(cè)試接口卡進(jìn)行測(cè)試的流程 圖；及圖9是電路方塊圖，說(shuō)明本發(fā)明測(cè)試接口卡的第四較佳實(shí)施例。[主要元件標(biāo)號(hào)說(shuō)明]100測(cè)試接口卡21測(cè)試模塊200待測(cè)機(jī)板22儲(chǔ)存模塊300信號(hào)轉(zhuǎn)換接口卡31第--排線400測(cè)試接口卡32第二二排線500測(cè)試接口卡201第--傳送器600測(cè)試接口卡202第二二傳送器1第一規(guī)格總線203第--接收器2第二規(guī)格總線204第二二接收器3第三規(guī)格總線211PCI-E控制器4第四規(guī)格總線212SATA控制器5第五規(guī)格總線213USB控制器10信號(hào)轉(zhuǎn)換模塊214QPI控制器
具體實(shí)施例方式有關(guān)本發(fā)明的前述及其它技術(shù)內(nèi)容、特點(diǎn)與功效，在以下配合參考圖式的四個(gè)較 佳實(shí)施例的詳細(xì)說(shuō)明中，將可清楚地呈現(xiàn)。參閱圖3，為本發(fā)明測(cè)試接口卡100的第一較佳實(shí)施例，該測(cè)試接口卡100用于待 測(cè)機(jī)板200信號(hào)轉(zhuǎn)換接口卡300之間，通過(guò)其中總線的線路設(shè)計(jì)，使得待測(cè)機(jī)板200能一次 對(duì)所有總線進(jìn)行測(cè)試，而不須經(jīng)過(guò)多次的替換信號(hào)轉(zhuǎn)換接口卡300及測(cè)試，以減少測(cè)試的 時(shí)間成本。在本實(shí)施例中，待測(cè)機(jī)板200為刀鋒型服務(wù)器(blade server)且包括有測(cè)試模塊21及儲(chǔ)存模塊22，但不以此為限。該測(cè)試模塊21為ICH9芯片，其中具有第一規(guī)格接口 控制器211及第二規(guī)格接口控制器212，該第一規(guī)格接口控制器211為快捷外設(shè)互聯(lián)標(biāo)準(zhǔn) (Peripheral Component InterconnectExpress, PCI-E)控制器(以下簡(jiǎn)稱(chēng) PCI-E 控制器 211)，該第二規(guī)格接口控制器212為串行先進(jìn)技術(shù)接取接口(Serial Advanced Technology Attachment, SATA)控制器(以下簡(jiǎn)稱(chēng)SATA控制器212)，但不以此為限；儲(chǔ)存模塊22為硬 盤(pán)背板(HDD backplane)，用以接收信號(hào)轉(zhuǎn)換接口卡300的輸出信號(hào)，且于接收到該輸出信 號(hào)后傳送一確認(rèn)信號(hào)至測(cè)試模塊21。本實(shí)施例的測(cè)試接口卡100包含第一規(guī)格總線1、第二規(guī)格總線2及第三規(guī)格總線 3。第一規(guī)格總線1耦接于測(cè)試模塊21的PCI-E控制器211與信號(hào)轉(zhuǎn)換接口卡300 之間，用以將PCI-E控制器211所發(fā)出的第一測(cè)試信號(hào)傳送至信號(hào)轉(zhuǎn)換接口卡300。在本實(shí) 施例中，第一規(guī)格總線為PCI-E總線，且第一測(cè)試信號(hào)為PCI-E測(cè)試信號(hào)。第二規(guī)格總線2耦接于信號(hào)轉(zhuǎn)換接口卡300與儲(chǔ)存模塊22之間，用以將信號(hào)轉(zhuǎn)換 接口卡300的輸出信號(hào)傳回至儲(chǔ)存模塊22。在本實(shí)施例中，信號(hào)轉(zhuǎn)換接口卡300為串行附 接小型計(jì)算機(jī)系統(tǒng)(Serial Attached SCSI, SAS)接口卡，且由于本實(shí)施例的測(cè)試模塊21 中并沒(méi)有SAS控制器，也就無(wú)法輸出SAS測(cè)試信號(hào)，因此需要利用信號(hào)轉(zhuǎn)換接口卡300將第 一測(cè)試信號(hào)(PCI-E測(cè)試信號(hào))轉(zhuǎn)換為SAS信號(hào)，并將其回傳至儲(chǔ)存模塊22。第三規(guī)格總線3的其中一端耦接于測(cè)試模塊21中SATA控制器212的一輸出端， 而其中另一端耦接于SATA控制器212的一輸入端，使得第三規(guī)格總線3與SATA控制器212 成一閉回路(loopback)，該第三規(guī)格總線3的一端接收SATA控制器212所發(fā)出的第二測(cè)試 信號(hào)，并將該第二測(cè)試信號(hào)從第三規(guī)格總線3的另一端回傳至SATA控制器212。在本實(shí)施 例中，第三規(guī)格總線3為一 SATA總線，且第二測(cè)試信號(hào)為一 SATA測(cè)試信號(hào)。配合參閱圖4，為待測(cè)機(jī)板200針對(duì)本實(shí)施例的測(cè)試接口卡100進(jìn)行測(cè)試的流程 圖。特別說(shuō)明的是，以下系假設(shè)待測(cè)機(jī)板200已經(jīng)進(jìn)入測(cè)試模式(test mode)而進(jìn)行以下 步驟步驟10，測(cè)試模塊21的PCI-E控制器211通過(guò)第一規(guī)格總線1發(fā)送第一測(cè)試信號(hào) (PCI-E測(cè)試信號(hào))至信號(hào)轉(zhuǎn)換接口卡300，使得信號(hào)轉(zhuǎn)換接口卡300將第一測(cè)試信號(hào)進(jìn)行 規(guī)格轉(zhuǎn)換后(轉(zhuǎn)換成SAS測(cè)試信號(hào))，通過(guò)第二規(guī)格總線2傳送至儲(chǔ)存模塊22。由于本實(shí) 施例是要測(cè)試各個(gè)總線是否能夠正確地傳遞信號(hào)，因此，若儲(chǔ)存模塊22接收到SAS測(cè)試信 號(hào)即表示第一規(guī)格總線1與第二規(guī)格總線2通過(guò)測(cè)試，故儲(chǔ)存模塊22會(huì)傳送確認(rèn)信號(hào)至測(cè) 試模塊21，以告知測(cè)試模塊21其測(cè)試結(jié)果。步驟20，測(cè)試模塊21的SATA控制器212通過(guò)第三規(guī)格總線3的一端發(fā)送第二測(cè) 試信號(hào)(SATA測(cè)試信號(hào))，使得第二測(cè)試信號(hào)經(jīng)過(guò)第三規(guī)格總線3而從第三規(guī)格總線3的另 一端回傳至SATA控制器212。細(xì)部而言，配合參閱圖5，SATA控制器212具有第一傳送器201、第二傳送器202、 第一接收器203及第二接收器204，且第三規(guī)格總線3具有第一排線31及第二排線32，第 一排線31耦接于第一傳送器201及第二接收器204之間，而第二排線32耦接于第二傳送 器202及第一接收器203之間。在步驟20中，SATA控制器212通過(guò)第一傳送器201傳送 第二測(cè)試信號(hào)，經(jīng)由第一排線31至第二接收器204，再由第二傳送器202將第二測(cè)試信號(hào)傳送回第一接收器203，如此以完成整個(gè)第三規(guī)格總線3的測(cè)試。換言之，本實(shí)施例的測(cè)試接口卡100在耦接于待測(cè)機(jī)板200及信號(hào)轉(zhuǎn)換接口卡300 后，通過(guò)上述步驟10及步驟20，即可針對(duì)所有總線進(jìn)行測(cè)試，并不需要每測(cè)試一種規(guī)格的 總線就重新安裝對(duì)應(yīng)該規(guī)格的信號(hào)轉(zhuǎn)換接口卡，如此可將大幅節(jié)省測(cè)試上的時(shí)間成本。參閱圖6，為本發(fā)明測(cè)試接口卡400的第二較佳實(shí)施例，其中大致與第一較佳實(shí)施 例相同，不同之處在于第一規(guī)格總線1耦接于測(cè)試模塊21的SATA控制器212與信號(hào)轉(zhuǎn)換 接口卡300之間，第二規(guī)格總線2耦接于信號(hào)轉(zhuǎn)換接口卡300與儲(chǔ)存模塊22之間，而第三 規(guī)格總線3則與PCI-E控制器211耦接成一閉回路(loopback)。值得一提的是，本實(shí)施例 的信號(hào)轉(zhuǎn)換接口卡300則需要對(duì)應(yīng)改為能夠?qū)ATA測(cè)試信號(hào)的規(guī)格轉(zhuǎn)換為SAS測(cè)試信號(hào) 的SAS接口卡，以將第一測(cè)試信號(hào)進(jìn)行轉(zhuǎn)換后傳送至儲(chǔ)存模塊22。如此同樣能利用本實(shí)施例的測(cè)試接口卡400，使得待測(cè)機(jī)板200可以一次測(cè)試所 有的總線，而不需要測(cè)試不同規(guī)格的總線就更換信號(hào)轉(zhuǎn)換接口卡300，以節(jié)省測(cè)試的時(shí)間成本。參閱圖7，為本發(fā)明測(cè)試接口卡500的第三較佳實(shí)施例，其中大致與第一較佳實(shí)施 例相同，不同之處在于本實(shí)施例的測(cè)試接口卡500可增設(shè)第四規(guī)格總線(例如通用序列 總線(Universal Serial Bus，USB)) 4及第五規(guī)格總線(例如快速通道互連(Quick Path Interconnect, QPI)) 5，其數(shù)量并不以此為限。在本實(shí)施例中，測(cè)試模塊22還具有一對(duì)應(yīng)該第四規(guī)格總線4的USB控制器213及 對(duì)應(yīng)該第五規(guī)格總線5的QPI控制器214。第四規(guī)格總線4的接法如同第三規(guī)格總線3，即其中一端耦接于測(cè)試模塊21中 USB控制器213的一輸出端，而其中另一端耦接于USB控制器213的一輸入端，使得第四規(guī) 格總線4與USB控制器213成一閉回路，該第四規(guī)格總線4的一端接收USB控制器213所 發(fā)出的第三測(cè)試信號(hào)，并將該第三測(cè)試信號(hào)從第四規(guī)格總線4的另一端回傳至USB控制器 213。而該第三測(cè)試信號(hào)為USB測(cè)試信號(hào)。第五規(guī)格總線5的接法同樣如同第三規(guī)格總線3，即其中一端耦接于測(cè)試模塊21 中QPI控制器214的一輸出端，而其中另一端耦接于QPI控制器214的一輸入端，使得第五 規(guī)格總線5與QPI控制器214成一閉回路，該第五規(guī)格總線5的一端接收QPI控制器214 所發(fā)出的第四測(cè)試信號(hào)，并將該第四測(cè)試信號(hào)從第五規(guī)格總線5的另一端回傳至QPI控制 器214。而該第四測(cè)試信號(hào)為QPI測(cè)試信號(hào)。參閱圖8，為待測(cè)機(jī)板200針對(duì)本實(shí)施例的測(cè)試接口卡500進(jìn)行測(cè)試的流程圖。同 樣地，是假設(shè)待測(cè)機(jī)板200已經(jīng)進(jìn)入一測(cè)試模式(test mode)而進(jìn)行以下步驟步驟40，測(cè)試模塊21的PCI-E控制器211通過(guò)第一規(guī)格總線1發(fā)送第一測(cè)試信號(hào) 至信號(hào)轉(zhuǎn)換接口卡300，使得信號(hào)轉(zhuǎn)換接口卡300將第一測(cè)試信號(hào)進(jìn)行規(guī)格轉(zhuǎn)換后，通過(guò)第 二規(guī)格總線2傳送至儲(chǔ)存模塊22。此步驟與第一較佳實(shí)施例的步驟10相同，故不再贅述。在測(cè)試模塊21執(zhí)行步驟40后，會(huì)同步進(jìn)行步驟50、步驟60及步驟70，也就是所 有與其對(duì)應(yīng)的控制器相互耦接呈閉回路的總線將會(huì)同步進(jìn)行測(cè)試。步驟50，測(cè)試模塊21的SATA控制器212通過(guò)第三規(guī)格總線3的一端發(fā)送第二測(cè) 試信號(hào)，使得第二測(cè)試信號(hào)經(jīng)過(guò)第三規(guī)格總線3而從第三規(guī)格總線3的另一端回傳至SATA 控制器212。
步驟60，測(cè)試模塊21的USB控制器213通過(guò)第四規(guī)格總線4的一端發(fā)送第三測(cè)試 信號(hào)，使得第三測(cè)試信號(hào)經(jīng)過(guò)第四規(guī)格總線4而從第四規(guī)格總線4的另一端回傳至USB控 制器213。步驟70，測(cè)試模塊21的QPI控制器214通過(guò)第五規(guī)格總線5的一端發(fā)送第四測(cè)試 信號(hào)，使得第四測(cè)試信號(hào)經(jīng)過(guò)第五規(guī)格總線5而從第五規(guī)格總線5的另一端回傳至QPI控 制器214。如此本實(shí)施例所耗費(fèi)的測(cè)試時(shí)間會(huì)與第一及第二較佳實(shí)施例相同，原因在于所有 耦接呈閉回路的總線為同步測(cè)試，此外，本實(shí)施例同樣不需要繁瑣的替換信號(hào)轉(zhuǎn)換接口卡 即可達(dá)到測(cè)試所有總線的目的。參閱圖9，為本發(fā)明測(cè)試接口卡600的第四較佳實(shí)施例，其中大致與第一較佳實(shí)施 例相同，不同之處在于，本實(shí)施例的測(cè)試接口卡600還具有一用以將所接收到的信號(hào)進(jìn)行 格式轉(zhuǎn)換后輸出的信號(hào)轉(zhuǎn)換模塊10。特別說(shuō)明的是，信號(hào)轉(zhuǎn)換模塊10的功能是等同于第一 較佳實(shí)施例中所述的信號(hào)轉(zhuǎn)換接口卡300(圖幻，換言之，本實(shí)施例的測(cè)試接口卡600將第 一較佳實(shí)施例中所述的測(cè)試接口卡100與信號(hào)轉(zhuǎn)換接口卡300集成在同一接口卡中。在本實(shí)施例中，第一規(guī)格總線1耦接于測(cè)試模塊21的PCI-E控制器211與信號(hào)轉(zhuǎn) 換模塊10之間，且第二規(guī)格總線2耦接于信號(hào)轉(zhuǎn)換模塊10與儲(chǔ)存模塊22之間。其中，信 號(hào)轉(zhuǎn)換模塊10可將第一測(cè)試信號(hào)(PCI-E測(cè)試信號(hào))進(jìn)行規(guī)格轉(zhuǎn)換后(轉(zhuǎn)換成SAS測(cè)試信 號(hào))回傳至儲(chǔ)存模塊22。如此，本實(shí)施例的測(cè)試接口卡600同樣能使待測(cè)機(jī)板200對(duì)所有 的總線進(jìn)行測(cè)試，而不需要測(cè)試不同規(guī)格的總線就更換信號(hào)轉(zhuǎn)換接口卡300，以節(jié)省測(cè)試的 時(shí)間成本。綜上所述，本發(fā)明測(cè)試接口卡將其中之一總線耦接于測(cè)試模塊與信號(hào)轉(zhuǎn)換接口卡 之間，其中另一總線耦接于信號(hào)轉(zhuǎn)換接口卡與儲(chǔ)存模塊之間，其余總線皆與其對(duì)應(yīng)的控制 器相互耦接呈閉回路，即可針對(duì)所有總線進(jìn)行測(cè)試，而不需經(jīng)過(guò)繁瑣的替換信號(hào)轉(zhuǎn)換接口 卡300，可大幅節(jié)省測(cè)試時(shí)間。惟以上所述者，僅為本發(fā)明的較佳實(shí)施例而已，當(dāng)不能以此限定本發(fā)明實(shí)施的范 圍，即大凡依本發(fā)明權(quán)利要求范圍及發(fā)明說(shuō)明內(nèi)容所作的簡(jiǎn)單的等效變化與修飾，皆仍屬 本發(fā)明權(quán)利要求涵蓋的范圍內(nèi)。
權(quán)利要求
1.一種測(cè)試接口卡，應(yīng)用于待測(cè)機(jī)板及信號(hào)轉(zhuǎn)換接口卡之間，該待測(cè)機(jī)板具有第一規(guī) 格接口控制器、第二規(guī)格接口控制器及儲(chǔ)存模塊，該測(cè)試接口卡包含第一規(guī)格總線，耦接于該第一規(guī)格接口控制器與該信號(hào)轉(zhuǎn)換接口卡之間，該第一規(guī)格 總線將該第一規(guī)格接口控制器所發(fā)出的第一測(cè)試信號(hào)傳送至該信號(hào)轉(zhuǎn)換接口卡；第二規(guī)格總線，耦接于該信號(hào)轉(zhuǎn)換接口卡與該儲(chǔ)存模塊之間，該第二規(guī)格總線將該信 號(hào)轉(zhuǎn)換接口卡的輸出信號(hào)傳回至該儲(chǔ)存模塊；及第三規(guī)格總線，其中一端耦接于該第二規(guī)格接口控制器的一輸出端且其中另一端耦接 于該第二規(guī)格接口控制器的一輸入端，使該第三規(guī)格總線與該第二規(guī)格接口控制器成一閉 回路，該第三規(guī)格總線的一端接收該第二規(guī)格接口控制器所發(fā)出的第二測(cè)試信號(hào)，并將該 第二測(cè)試信號(hào)從該第三規(guī)格總線的另一端回傳至該第二規(guī)格接口控制器。
2.根據(jù)權(quán)利要求1所述的測(cè)試接口卡，其中，該信號(hào)轉(zhuǎn)換接口卡為串行附接小型計(jì)算 機(jī)系統(tǒng)接口 SAS卡，且該第二規(guī)格總線為SAS總線，該信號(hào)轉(zhuǎn)換接口卡將該第一測(cè)試信號(hào)轉(zhuǎn) 換為SAS規(guī)格后傳回至該儲(chǔ)存模塊。
3.根據(jù)權(quán)利要求2所述的測(cè)試接口卡，其中，該第一規(guī)格總線為PCI-E總線及SATA總 線其中之一，該第三規(guī)格總線為PCI-E總線及SATA總線其中另一，且該第一規(guī)格接口控制 器為該P(yáng)CI-E控制器及SATA控制器其中之一，該第二規(guī)格接口控制器為該P(yáng)CI-E控制器及 SATA控制器其中另一。
4.一種測(cè)試方法，應(yīng)用于待測(cè)機(jī)板，該待測(cè)機(jī)板具有第一規(guī)格接口控制器、第二規(guī)格接 口控制器、儲(chǔ)存模塊、第一規(guī)格總線、第二規(guī)格總線及第三規(guī)格總線，該測(cè)試方法包含以下 步驟(A)將該第一規(guī)格總線耦接于該第一規(guī)格接口控制器與一信號(hào)轉(zhuǎn)換接口卡之間，該第 二規(guī)格總線耦接于該信號(hào)轉(zhuǎn)換接口卡與該儲(chǔ)存模塊之間，該第三規(guī)格總線的一端耦接于該 第二規(guī)格接口控制器的一輸出端且另一端耦接于該第二規(guī)格接口控制器的一輸入端，使該 第三規(guī)格總線與該第二規(guī)格接口控制器成一閉回路；(B)令該第一規(guī)格接口控制器通過(guò)該第一規(guī)格總線發(fā)送第一測(cè)試信號(hào)至該信號(hào)轉(zhuǎn)換接 口卡，使得該信號(hào)轉(zhuǎn)換接口卡將該第一測(cè)試信號(hào)進(jìn)行規(guī)格轉(zhuǎn)換后通過(guò)該第二規(guī)格總線傳送 至該儲(chǔ)存模塊；及(C)令該第二規(guī)格接口控制器通過(guò)該第三規(guī)格總線的一端發(fā)送第二測(cè)試信號(hào)，使得該 第二測(cè)試信號(hào)經(jīng)過(guò)該第三規(guī)格總線而從該第三規(guī)格總線的另一端回傳至該第二規(guī)格接口 控制器。
5.根據(jù)權(quán)利要求4所述的測(cè)試方法，其中，該信號(hào)轉(zhuǎn)換接口卡為串行附接小型計(jì)算機(jī) 系統(tǒng)接口 SAS卡，且該第二規(guī)格總線為SAS總線，該信號(hào)轉(zhuǎn)換接口卡將該第一測(cè)試信號(hào)轉(zhuǎn)換 為SAS規(guī)格后傳回至該儲(chǔ)存模塊。
6.根據(jù)權(quán)利要求5所述的測(cè)試方法，其中，該第一規(guī)格總線為PCI-E總線及SATA總線 其中之一，該第三規(guī)格總線為PCI-E總線及SATA總線其中另一，且該第一規(guī)格接口控制器 為該P(yáng)CI-E控制器及SATA控制器其中之一，該第二規(guī)格接口控制器為該P(yáng)CI-E控制器及 SATA控制器其中另一。
7.—種測(cè)試接口卡，應(yīng)用于待測(cè)機(jī)板，該待測(cè)機(jī)板具有第一規(guī)格接口控制器、第二規(guī)格 接口控制器及儲(chǔ)存模塊，該測(cè)試接口卡包含信號(hào)轉(zhuǎn)換模塊，用以將所接收到的信號(hào)進(jìn)行格式轉(zhuǎn)換后輸出； 第一規(guī)格總線，耦接于該第一規(guī)格接口控制器與該信號(hào)轉(zhuǎn)換模塊之間，該第一規(guī)格總 線將該測(cè)試模塊所發(fā)出的第一測(cè)試信號(hào)傳送至該信號(hào)轉(zhuǎn)換模塊；第二規(guī)格總線，耦接于該信號(hào)轉(zhuǎn)換模塊與該儲(chǔ)存模塊之間，該第二規(guī)格總線將該信號(hào) 轉(zhuǎn)換模塊的輸出信號(hào)傳回至該儲(chǔ)存模塊；及第三規(guī)格總線，其中一端耦接于該第二規(guī)格接口控制器的一輸出端且其中另一端耦接 于該第二規(guī)格接口控制器的一輸入端，使該第三規(guī)格總線與該第二規(guī)格接口控制器成一閉 回路，該第三規(guī)格總線的一端接收該第二規(guī)格接口控制器所發(fā)出的第二測(cè)試信號(hào)，并將該 第二測(cè)試信號(hào)從該第三規(guī)格總線的另一端回傳至該第二規(guī)格接口控制器。
8.根據(jù)權(quán)利要求7所述的測(cè)試接口卡，其中，該第二規(guī)格總線為SAS總線，該信號(hào)轉(zhuǎn)換 模塊將該第一測(cè)試信號(hào)轉(zhuǎn)換為SAS規(guī)格后傳回至該儲(chǔ)存模塊。
9.根據(jù)權(quán)利要求8所述的測(cè)試接口卡，其中，該第一規(guī)格總線為PCI-E總線及SATA總 線其中之一，該第三規(guī)格總線為PCI-E總線及SATA總線其中另一，且該第一規(guī)格接口控制 器為該P(yáng)CI-E控制器及SATA控制器其中之一，該第二規(guī)格接口控制器為該P(yáng)CI-E控制器及 SATA控制器其中另一。
全文摘要
一種測(cè)試接口卡，應(yīng)用于待測(cè)機(jī)板及信號(hào)轉(zhuǎn)換接口卡之間，該待測(cè)機(jī)板具有第一規(guī)格接口控制器、第二規(guī)格接口控制器及儲(chǔ)存模塊，測(cè)試接口卡包含第一規(guī)格總線、第二規(guī)格總線及第三規(guī)格總線。第一規(guī)格總線耦接于第一規(guī)格接口控制器與信號(hào)轉(zhuǎn)換接口卡之間，并將第一規(guī)格接口控制器發(fā)出的第一測(cè)試信號(hào)傳送至信號(hào)轉(zhuǎn)換接口卡；第二規(guī)格總線耦接于信號(hào)轉(zhuǎn)換接口卡與儲(chǔ)存模塊之間，并將信號(hào)轉(zhuǎn)換接口卡的輸出信號(hào)傳回至儲(chǔ)存模塊；第三規(guī)格總線將第二規(guī)格接口控制器耦接成一閉回路。如此，針對(duì)所有的總線進(jìn)行測(cè)試，以減少測(cè)試時(shí)間。
文檔編號(hào)G06F11/267GK102117239SQ20091026602
公開(kāi)日2011年7月6日 申請(qǐng)日期2009年12月31日 優(yōu)先權(quán)日2009年12月31日
發(fā)明者莊國(guó)峰, 蔡僑倫 申請(qǐng)人:緯創(chuàng)資通股份有限公司