專利名稱：一種非對稱多元資源節(jié)點體系結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及片上系統(tǒng)體系結(jié)構(gòu)，具體是一種采用非對稱片內(nèi)單向串行只寫總線互
聯(lián)的非對稱多元資源節(jié)點體系結(jié)構(gòu)。
背景技術(shù)：
隨著半導(dǎo)體工藝技術(shù)發(fā)展進入納米階段，在單一芯片中集成上億晶體管已經(jīng)成為現(xiàn)實，據(jù)2007國際半導(dǎo)體技術(shù)路線圖(ITRS)預(yù)測，到2013年，單個芯片上的晶體管數(shù)目將達到44億個。這些技術(shù)的發(fā)展驅(qū)使IC設(shè)計者必須將越來越復(fù)雜的功能集成到單硅片上，當(dāng)今業(yè)界正在蘊釀著億億次計算能力的高性能計算機。為了克服由于無限制提升處理器時鐘頻率帶來的包括功耗在內(nèi)的一系列問題，高性能計算機普遍采用了網(wǎng)絡(luò)互連多處理器節(jié)點，同時采用多核架構(gòu)作為處理器節(jié)點解決方案?，F(xiàn)有的處理器節(jié)點普遍采用對稱多處理器(SMP)結(jié)構(gòu)，例如IBM公司的千萬億次計算機系統(tǒng)在一個處理器節(jié)點上容納了 8個處理器(CPU)，但是當(dāng)進一步增加處理器節(jié)點的處理器(CPU)數(shù)目時，遇到了前所未有的困難，即由于總線隨著處理器(CPU)數(shù)目的增加而急劇膨脹，帶來總線結(jié)構(gòu)擴展性差的問題、以及處理器節(jié)點間高速互聯(lián)、并行訪問等片上通信的瓶頸問題，于是人們開始研究探索新的總線結(jié)構(gòu)。

發(fā)明內(nèi)容
本發(fā)明為了解決隨著片上處理器節(jié)點的處理器數(shù)目越來越多帶來的總線結(jié)構(gòu)擴展性差、以及處理器節(jié)點間高速互聯(lián)、并行訪問等片上通信的瓶頸問題，提供了一種采用非對稱片內(nèi)單向串行只寫總線(Oneiay Chip Serial Bus)互聯(lián)的非對稱多元資源節(jié)點體系結(jié)構(gòu)。 本發(fā)明是采用如下技術(shù)方案實現(xiàn)的一種非對稱多元資源節(jié)點體系結(jié)構(gòu)，包括一個主資源節(jié)點、一條由主資源節(jié)點獨占的片內(nèi)單向串行只寫總線、至少兩個從資源節(jié)點、至少一條由從資源節(jié)點共享或獨占的片內(nèi)單向串行只寫總線、以及一個總線仲裁切換及數(shù)據(jù)轉(zhuǎn)發(fā)單元模塊；主資源節(jié)點由主資源節(jié)點模塊(Master Resource Node)和與主資源節(jié)點模塊相連的主資源網(wǎng)絡(luò)接口模塊(Master Resource Network Interface)組成，從資源節(jié)點由從資源節(jié)點模塊(Slave Resource Node)和與從資源節(jié)點模塊相連的從資源網(wǎng)絡(luò)接口模塊(Slave Resource Network Interface)組成；其中，主資源網(wǎng)絡(luò)接口模塊的輸出端與由主資源節(jié)點獨占的片內(nèi)單向串行只寫總線相連，各個從資源網(wǎng)絡(luò)接口模塊的輸入端均與由主資源節(jié)點獨占的片內(nèi)單向串行只寫總線相連，各個從資源網(wǎng)絡(luò)接口模塊的輸出端均通過各條由從資源節(jié)點共享或獨占的片內(nèi)單向串行只寫總線以及總線仲裁切換及數(shù)據(jù)轉(zhuǎn)發(fā)單元模塊與主資源網(wǎng)絡(luò)接口模塊的輸入端相連；所述片內(nèi)單向串行只寫總線、總線仲裁切換及數(shù)據(jù)轉(zhuǎn)發(fā)單元模塊均為本領(lǐng)域技術(shù)人員通過現(xiàn)有工藝容易實現(xiàn)的結(jié)構(gòu)；所述主資源節(jié)點模塊、主資源網(wǎng)絡(luò)接口模塊、從資源節(jié)點模塊、從資源網(wǎng)絡(luò)接口模塊均為本領(lǐng)域技術(shù)人員容易實現(xiàn)的結(jié)構(gòu)，可以有多種結(jié)構(gòu)變形。
工作時，主資源節(jié)點模塊通過主資源節(jié)點獨占的片內(nèi)單向串行只寫總線向各個從資源節(jié)點模塊發(fā)送信息；各個從資源節(jié)點模塊通過由從資源節(jié)點共享或獨占的片內(nèi)單向串行只寫總線向主資源節(jié)點模塊發(fā)送信息；具體工作過程如下各個從資源節(jié)點模塊所發(fā)送的信息通過由從資源節(jié)點共享或獨占的片內(nèi)單向串行只寫總線進入總線仲裁及數(shù)據(jù)轉(zhuǎn)發(fā)單元模塊，然后由總線仲裁及數(shù)據(jù)轉(zhuǎn)發(fā)單元模塊通過片內(nèi)單向串行只寫總線轉(zhuǎn)發(fā)至主資源節(jié)點模塊；在此過程中，總線仲裁及數(shù)據(jù)轉(zhuǎn)發(fā)單元模塊采用時分復(fù)用訪問(TDMA)機制和輪詢服務(wù)策略判決和切換各條由從資源節(jié)點共享或獨占的片內(nèi)單向串行只寫總線在各個從資源節(jié)點模塊之間的分配，并完成數(shù)據(jù)轉(zhuǎn)發(fā)。與采用對稱多處理器結(jié)構(gòu)的現(xiàn)有處理器節(jié)點相比，本發(fā)明采用片內(nèi)單向串行只寫總線互聯(lián)多個相同或不同種類的資源節(jié)點而形成非對稱多元資源節(jié)點體系結(jié)構(gòu)，采用此種結(jié)構(gòu)能夠極大地提高單硅片的有效資源占用率，由此徹底解決了隨著片上處理器節(jié)點的處理器數(shù)目越來越多帶來的總線結(jié)構(gòu)擴展性差、以及處理器節(jié)點間高速互聯(lián)、并行訪問等片上通信的瓶頸問題。 本發(fā)明通過采用片內(nèi)單向串行只寫總線互聯(lián)多個資源節(jié)點而形成非對稱多元資源節(jié)點體系結(jié)構(gòu)，極大地提高了單硅片的有效資源占用率，并有效解決了隨著片上處理器節(jié)點的處理器數(shù)目越來越多帶來的總線結(jié)構(gòu)擴展性差、以及處理器節(jié)點間高速互聯(lián)、并行訪問等片上通信的瓶頸問題，適用于嵌入式高性能計算機設(shè)計領(lǐng)域。


圖1是本發(fā)明的一種結(jié)構(gòu)示意圖。
圖2是本發(fā)明的另一種結(jié)構(gòu)示意圖。 圖3是本發(fā)明的主資源網(wǎng)絡(luò)接口或從資源網(wǎng)絡(luò)接口模塊的結(jié)構(gòu)示意圖。
圖中K(K為正整數(shù)，且K^2)為從資源節(jié)點的數(shù)目；P(P為正整數(shù)，且1《P《K)為由從資源節(jié)點共享或獨占的片內(nèi)單向串行只寫總線的數(shù)目；OCSB為片內(nèi)單向串行只寫總線；MR為主資源節(jié)點模塊;MRNI為主資源網(wǎng)絡(luò)接口模塊；SR1， SR2， SR3， SR4， SR5，
SR6， ......， SRK均為從資源節(jié)點模土央；SRNIl， SRNI2， SRNI3， SRNI4， SRNI5， SRNI6，......，
SRNIK均為從資源網(wǎng)絡(luò)接口模塊。
具體實施方式
實施例一 —種非對稱多元資源節(jié)點體系結(jié)構(gòu)，包括一個主資源節(jié)點、一條由主資源節(jié)點獨
占的片內(nèi)單向串行只寫總線、至少兩個從資源節(jié)點、至少一條由從資源節(jié)點共享或獨占的片內(nèi)單向串行只寫總線、以及一個總線仲裁切換及數(shù)據(jù)轉(zhuǎn)發(fā)單元模塊；主資源節(jié)點由主資
源節(jié)點模塊和與主資源節(jié)點模塊相連的主資源網(wǎng)絡(luò)接口模塊組成，從資源節(jié)點由從資源節(jié)
點模塊和與從資源節(jié)點模塊相連的從資源網(wǎng)絡(luò)接口模塊組成；其中，主資源網(wǎng)絡(luò)接口模塊
的輸出端與由主資源節(jié)點獨占的片內(nèi)單向串行只寫總線相連，各個從資源網(wǎng)絡(luò)接口模塊的輸入端均與由主資源節(jié)點獨占的片內(nèi)單向串行只寫總線相連，各個從資源網(wǎng)絡(luò)接口模塊的輸出端均通過各條由從資源節(jié)點共享或獨占的片內(nèi)單向串行只寫總線以及總線仲裁切換
及數(shù)據(jù)轉(zhuǎn)發(fā)單元模塊與主資源網(wǎng)絡(luò)接口模塊的輸入端相連； 所述主資源節(jié)點模塊包括主處理器模塊，主處理器模塊通過主資源網(wǎng)絡(luò)接口模塊與由主資源節(jié)點獨占的片內(nèi)單向串行只寫總線相連；所述從資源節(jié)點模塊包括邏輯功能模塊或物理設(shè)備模塊，邏輯功能模塊或物理設(shè)備模塊通過從資源網(wǎng)絡(luò)接口模塊與由從資源節(jié)點共享或獨占的片內(nèi)單向串行只寫總線相連； 如圖3所示，所述主資源網(wǎng)絡(luò)接口模塊包括MPI加速器模塊、協(xié)議轉(zhuǎn)換模塊、總線接口模塊、寄存器組模塊、發(fā)送模塊、接收模塊、數(shù)據(jù)幀收發(fā)緩沖區(qū)、以及設(shè)備接口 ；其中，發(fā)送模塊、接收模塊分別通過數(shù)據(jù)幀收發(fā)緩沖區(qū)與總線接口模塊相連，寄存器組模塊分別與總線接口模塊、發(fā)送模塊、接收模塊相連，發(fā)送模塊、接收模塊分別通過MPI加速器模塊、協(xié)議轉(zhuǎn)換模塊與設(shè)備接口相連；設(shè)備接口與主資源節(jié)點模塊相連，總線接口模塊與由主資源節(jié)點獨占的片內(nèi)單向串行只寫總線相連；所述從資源網(wǎng)絡(luò)接口模塊的結(jié)構(gòu)與主資源網(wǎng)絡(luò)接口模塊的結(jié)構(gòu)一致；工作時，發(fā)送模塊的功能包括一、當(dāng)接收到發(fā)送請求后，向總線仲裁切換及數(shù)據(jù)轉(zhuǎn)發(fā)單元模塊發(fā)出信道征用請求；二、接收到信道征用請求應(yīng)答信號后，啟動數(shù)據(jù)幀發(fā)送過程；三、發(fā)送過程中根據(jù)數(shù)據(jù)幀中幀長字段的值，控制數(shù)據(jù)幀的發(fā)送。接收模塊的功能包括一、根據(jù)數(shù)據(jù)幀收發(fā)緩沖區(qū)空閑空間的大小對接收到的數(shù)據(jù)有效信號做出響應(yīng)；二、接收并緩存數(shù)據(jù)幀；三、接收數(shù)據(jù)幀的過程中記錄該幀的幀長度及源地址?？偩€接口模塊的功能是對從資源節(jié)點模塊發(fā)出的異步靜態(tài)隨機訪問存儲器(ASRAM)時序進行響應(yīng)；寄存器組模塊的功能則包括數(shù)據(jù)幀的發(fā)送控制、廣播幀的接收許可、數(shù)據(jù)幀發(fā)送及接收完成標(biāo)志、接收數(shù)據(jù)幀的長度及源地址顯示等。 在本實施例中，如圖l所示，從資源節(jié)點的數(shù)目大于由從資源節(jié)點共享或獨占的片內(nèi)單向串行只寫總線的數(shù)目，即P < K ;工作時，由于從資源節(jié)點的數(shù)目大于由從資源節(jié)點共享或獨占的片內(nèi)單向串行只寫總線的數(shù)目，即P〈K， K個從資源節(jié)點對P條片內(nèi)單向串行只寫總線的共享和獨占數(shù)目隨P值的不同而變化，總線仲裁切換及數(shù)據(jù)轉(zhuǎn)發(fā)單元模塊的功能是確保各個從資源節(jié)點的等待時間最少，并保證各條由從資源節(jié)點共享或獨占的片內(nèi)單向串行只寫總線的吞吐率最大。 具體實施時，主資源節(jié)點模塊的主處理器模塊采用RISC通用處理器(GPP)或數(shù)字信號處理器(DSP)或應(yīng)用程序?qū)Ｓ眉商幚砥?ASIP)，從資源節(jié)點模塊的邏輯功能模塊或物理設(shè)備模塊采用通用/專用協(xié)處理器或FPGA/ASIC或存儲器陣列(如SDRAM、 NOR/NAND-Flash、 SD/匪C/CF卡和硬盤等)或DMA或匪U或硬件/固件化的應(yīng)用模塊或軟件組件或通用/專用算法邏輯功能單元或片上外設(shè)或異構(gòu)I/O接口 (如串口 、以太網(wǎng)接口和USB接口)等。
實施例二 —種非對稱多元資源節(jié)點體系結(jié)構(gòu)，包括一個主資源節(jié)點、一條由主資源節(jié)點獨
占的片內(nèi)單向串行只寫總線、至少兩個從資源節(jié)點、至少一條由從資源節(jié)點共享或獨占的片內(nèi)單向串行只寫總線、以及一個總線仲裁切換及數(shù)據(jù)轉(zhuǎn)發(fā)單元模塊；主資源節(jié)點由主資
源節(jié)點模塊和與主資源節(jié)點模塊相連的主資源網(wǎng)絡(luò)接口模塊組成，從資源節(jié)點由從資源節(jié)點模塊和與從資源節(jié)點模塊相連的從資源網(wǎng)絡(luò)接口模塊組成；其中，主資源網(wǎng)絡(luò)接口模塊的輸出端與由主資源節(jié)點獨占的片內(nèi)單向串行只寫總線相連，各個從資源網(wǎng)絡(luò)接口模塊的輸入端均與由主資源節(jié)點獨占的片內(nèi)單向串行只寫總線相連，各個從資源網(wǎng)絡(luò)接口模塊的輸出端均通過各條由從資源節(jié)點共享或獨占的片內(nèi)單向串行只寫總線以及總線仲裁切換及數(shù)據(jù)轉(zhuǎn)發(fā)單元模塊與主資源網(wǎng)絡(luò)接口模塊的輸入端相連；
所述主資源節(jié)點模塊包括主處理器模塊，主處理器模塊通過主資源網(wǎng)絡(luò)接口模塊與由主資源節(jié)點獨占的片內(nèi)單向串行只寫總線相連；所述從資源節(jié)點模塊包括邏輯功能模塊或物理設(shè)備模塊，邏輯功能模塊或物理設(shè)備模塊通過從資源網(wǎng)絡(luò)接口模塊與由從資源節(jié)點共享或獨占的片內(nèi)單向串行只寫總線相連； 如圖3所示，所述主資源網(wǎng)絡(luò)接口模塊包括MPI加速器模塊、協(xié)議轉(zhuǎn)換模塊、總線接口模塊、寄存器組模塊、發(fā)送模塊、接收模塊、數(shù)據(jù)幀收發(fā)緩沖區(qū)、以及設(shè)備接口 ；其中，發(fā)送模塊、接收模塊分別通過數(shù)據(jù)幀收發(fā)緩沖區(qū)與總線接口模塊相連，寄存器組模塊分別與總線接口模塊、發(fā)送模塊、接收模塊相連，發(fā)送模塊、接收模塊分別通過MPI加速器模塊、協(xié)議轉(zhuǎn)換模塊與設(shè)備接口相連；設(shè)備接口與主資源節(jié)點模塊相連，總線接口模塊與由主資源節(jié)點獨占的片內(nèi)單向串行只寫總線相連；所述從資源網(wǎng)絡(luò)接口模塊的結(jié)構(gòu)與主資源網(wǎng)絡(luò)接口模塊的結(jié)構(gòu)一致；工作時，發(fā)送模塊的功能包括一、當(dāng)接收到發(fā)送請求后，向總線仲裁切換及數(shù)據(jù)轉(zhuǎn)發(fā)單元模塊發(fā)出信道征用請求；二、接收到信道征用請求應(yīng)答信號后，啟動數(shù)據(jù)幀發(fā)送過程；三、發(fā)送過程中根據(jù)數(shù)據(jù)幀中幀長字段的值，控制數(shù)據(jù)幀的發(fā)送。接收模塊的功能包括一、根據(jù)數(shù)據(jù)幀收發(fā)緩沖區(qū)空閑空間的大小對接收到的數(shù)據(jù)有效信號做出響應(yīng)；二、接收并緩存數(shù)據(jù)幀；三、接收數(shù)據(jù)幀的過程中記錄該幀的幀長度及源地址?？偩€接口模塊的功能是對從資源節(jié)點模塊發(fā)出的異步靜態(tài)隨機訪問存儲器(ASRAM)時序進行響應(yīng)；寄存器組模塊的功能則包括數(shù)據(jù)幀的發(fā)送控制、廣播幀的接收許可、數(shù)據(jù)幀發(fā)送及接收完成標(biāo)志、接收數(shù)據(jù)幀的長度及源地址顯示等。 在本實施例中，如圖2所示，從資源節(jié)點的數(shù)目等于由從資源節(jié)點共享或獨占的片內(nèi)單向串行只寫總線的數(shù)目，即P = K ;工作時，由于從資源節(jié)點的數(shù)目等于由從資源節(jié)
點共享或獨占的片內(nèi)單向串行只寫總線的數(shù)目，即P = K，每個從資源節(jié)點均獨占一條片內(nèi)單向串行只寫總線，總線仲裁切換及數(shù)據(jù)轉(zhuǎn)發(fā)單元模塊只起數(shù)據(jù)轉(zhuǎn)發(fā)的作用。 具體實施時，主資源節(jié)點模塊的主處理器模塊采用RISC通用處理器(GPP)或數(shù)字信號處理器(DSP)或應(yīng)用程序?qū)Ｓ眉商幚砥?ASIP)，從資源節(jié)點模塊的邏輯功能模塊或物理設(shè)備模塊采用通用/專用協(xié)處理器或FPGA/ASIC或存儲器陣列(如SDRAM、 NOR/NAND-Flash、 SD/匪C/CF卡和硬盤等)或DMA或匪U或硬件/固件化的應(yīng)用模塊或軟件組件或存儲器或通用/專用算法邏輯功能單元或片上外設(shè)或異構(gòu)1/0接口 (如串口、以太網(wǎng)接口和USB接口 )等。
權(quán)利要求
一種非對稱多元資源節(jié)點體系結(jié)構(gòu)，其特征在于包括一個主資源節(jié)點、一條由主資源節(jié)點獨占的片內(nèi)單向串行只寫總線、至少兩個從資源節(jié)點、至少一條由從資源節(jié)點共享或獨占的片內(nèi)單向串行只寫總線、以及一個總線仲裁切換及數(shù)據(jù)轉(zhuǎn)發(fā)單元模塊；主資源節(jié)點由主資源節(jié)點模塊和與主資源節(jié)點模塊相連的主資源網(wǎng)絡(luò)接口模塊組成，從資源節(jié)點由從資源節(jié)點模塊和與從資源節(jié)點模塊相連的從資源網(wǎng)絡(luò)接口模塊組成；其中，主資源網(wǎng)絡(luò)接口模塊的輸出端與由主資源節(jié)點獨占的片內(nèi)單向串行只寫總線相連，各個從資源網(wǎng)絡(luò)接口模塊的輸入端均與由主資源節(jié)點獨占的片內(nèi)單向串行只寫總線相連，各個從資源網(wǎng)絡(luò)接口模塊的輸出端均通過各條由從資源節(jié)點共享或獨占的片內(nèi)單向串行只寫總線以及總線仲裁切換及數(shù)據(jù)轉(zhuǎn)發(fā)單元模塊與主資源網(wǎng)絡(luò)接口模塊的輸入端相連。
2. 根據(jù)權(quán)利要求1所述的一種非對稱多元資源節(jié)點體系結(jié)構(gòu)，其特征在于所述主資 源節(jié)點模塊包括主處理器模塊，主處理器模塊通過主資源網(wǎng)絡(luò)接口模塊與由主資源節(jié)點獨 占的片內(nèi)單向串行只寫總線相連。
3. 根據(jù)權(quán)利要求1或2所述的一種非對稱多元資源節(jié)點體系結(jié)構(gòu)，其特征在于所述 從資源節(jié)點模塊包括邏輯功能模塊或物理設(shè)備模塊，邏輯功能模塊或物理設(shè)備模塊通過從 資源網(wǎng)絡(luò)接口模塊與由從資源節(jié)點共享或獨占的片內(nèi)單向串行只寫總線相連。
4. 根據(jù)權(quán)利要求1或2所述的一種非對稱多元資源節(jié)點體系結(jié)構(gòu)，其特征在于所述 主資源網(wǎng)絡(luò)接口模塊包括MPI加速器模塊、協(xié)議轉(zhuǎn)換模塊、總線接口模塊、寄存器組模塊、 發(fā)送模塊、接收模塊、數(shù)據(jù)幀收發(fā)緩沖區(qū)、以及設(shè)備接口 ；其中，發(fā)送模塊、接收模塊分別通 過數(shù)據(jù)幀收發(fā)緩沖區(qū)與總線接口模塊相連，寄存器組模塊分別與總線接口模塊、發(fā)送模塊、 接收模塊相連，發(fā)送模塊、接收模塊分別通過MPI加速器模塊、協(xié)議轉(zhuǎn)換模塊與設(shè)備接口相 連；設(shè)備接口與主資源節(jié)點模塊相連，總線接口模塊與由主資源節(jié)點獨占的片內(nèi)單向串行 只寫總線相連；所述從資源網(wǎng)絡(luò)接口模塊的結(jié)構(gòu)與主資源網(wǎng)絡(luò)接口模塊的結(jié)構(gòu)一致。
5. 根據(jù)權(quán)利要求3所述的一種非對稱多元資源節(jié)點體系結(jié)構(gòu)，其特征在于所述主資 源網(wǎng)絡(luò)接口模塊包括MPI加速器模塊、協(xié)議轉(zhuǎn)換模塊、總線接口模塊、寄存器組模塊、發(fā)送 模塊、接收模塊、數(shù)據(jù)幀收發(fā)緩沖區(qū)、以及設(shè)備接口 ；其中，發(fā)送模塊、接收模塊分別通過數(shù) 據(jù)幀收發(fā)緩沖區(qū)與總線接口模塊相連，寄存器組模塊分別與總線接口模塊、發(fā)送模塊、接收 模塊相連，發(fā)送模塊、接收模塊分別通過MPI加速器模塊、協(xié)議轉(zhuǎn)換模塊與設(shè)備接口相連； 設(shè)備接口與主資源節(jié)點模塊相連，總線接口模塊與由主資源節(jié)點獨占的片內(nèi)單向串行只寫 總線相連；所述從資源網(wǎng)絡(luò)接口模塊的結(jié)構(gòu)與主資源網(wǎng)絡(luò)接口模塊的結(jié)構(gòu)一致。
6. 根據(jù)權(quán)利要求1或2所述的一種非對稱多元資源節(jié)點體系結(jié)構(gòu)，其特征在于從資 源節(jié)點的數(shù)目大于由從資源節(jié)點共享或獨占的片內(nèi)單向串行只寫總線的數(shù)目。
7. 根據(jù)權(quán)利要求1或2所述的一種非對稱多元資源節(jié)點體系結(jié)構(gòu)，其特征在于從資 源節(jié)點的數(shù)目等于由從資源節(jié)點所共享或獨占的片內(nèi)單向串行只寫總線的數(shù)目。
全文摘要
本發(fā)明涉及片上系統(tǒng)體系結(jié)構(gòu)，具體是一種采用非對稱片內(nèi)單向串行只寫總線互聯(lián)的非對稱多元資源節(jié)點體系結(jié)構(gòu)。解決了隨著片上處理器節(jié)點的處理器數(shù)目越來越多帶來的總線結(jié)構(gòu)擴展性差、以及處理器節(jié)點間高速互聯(lián)、并行訪問等片上通信的瓶頸問題。一種非對稱多元資源節(jié)點體系結(jié)構(gòu)包括一個主資源節(jié)點、一條由主資源節(jié)點獨占的片內(nèi)單向串行只寫總線、至少兩個從資源節(jié)點、至少一條由從資源節(jié)點共享或獨占的片內(nèi)單向串行只寫總線、以及一個總線仲裁切換及數(shù)據(jù)轉(zhuǎn)發(fā)單元模塊。本發(fā)明解決了隨著片上處理器節(jié)點的處理器數(shù)目越來越多帶來的總線結(jié)構(gòu)擴展性差、以及處理器節(jié)點間高速互聯(lián)、并行訪問等片上通信的瓶頸問題。
文檔編號G06F13/40GK101710311SQ200910265900
公開日2010年5月19日 申請日期2009年12月30日 優(yōu)先權(quán)日2009年12月30日
發(fā)明者張中杰, 張剛, 裴科 申請人:太原理工大學(xué)