專利名稱：一種多cpu間通信的方法和繼電保護(hù)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于電力系統(tǒng)自動化和繼電保護(hù)技術(shù)領(lǐng)域，特別是涉及自動控制系統(tǒng)中的核心元
件CPU間的通信方法和采用這種通信方法的裝置。
背景技術(shù)：
現(xiàn)代電力系統(tǒng)中的自動裝置、測量裝置和繼電保護(hù)裝置絕大多數(shù)由微處理機(jī)、集成電路
和電子元器件組成，這些自動裝置、測量裝置和繼電保護(hù)裝置統(tǒng)稱為"智能電子設(shè)備"IED (Intelligent Electric Device)。隨著大規(guī)模集成電路和微處理器技術(shù)的飛速發(fā)展，智能 電子設(shè)備IED的核心元件CPU的功能和作用也歩入了一個新的時代，許多IED需要多個 CPU協(xié)同工作，如何解決多CPU間通信問題，如何提高CPU間的傳輸速率和效率以及傳 輸?shù)目煽啃缘葐栴}， 一直是自動控制領(lǐng)域中探討和研究的問題。 一般微處理器之間數(shù) 據(jù)傳輸模式有并行傳輸和串行傳輸，并行模式傳輸速度快，但占用的數(shù)據(jù)線多， 一般 只限于短距離傳輸，在工業(yè)控制領(lǐng)域，CPU之間、CPU與外設(shè)之間一般采用串行模式進(jìn) 行數(shù)據(jù)傳輸，早期采用硬件UART接口，目甜大多采用SPI、 12(]等串行接口，尤其是 SPI串行通信，由于其通信原理簡單，占用的數(shù)據(jù)線少，協(xié)議簡單，可實現(xiàn)高速全雙 工同歩傳輸，而被普遍應(yīng)用于工業(yè)控制領(lǐng)域中CPU之間、CPU與外設(shè)之間的數(shù)據(jù)傳輸中。 由于串行傳輸是將數(shù)據(jù)一位一位進(jìn)行傳送的，以及SPI傳輸本身的特性，通信數(shù)據(jù)量 較大時會耗費(fèi)大量的系統(tǒng)資源，同時容易出現(xiàn)數(shù)據(jù)丟失和傳輸錯誤，對于實時性要求高和系 統(tǒng)可靠性要求高的自動控制系統(tǒng)是不允許的
發(fā)明內(nèi)容
-
本發(fā)明為克服現(xiàn)有技術(shù)的不足，提供了一種超高速、實時記憶的多CPU間通信的方法以 及采用這種方法的裝置，提高了CPU間的通信速度和CPU工作的靈活性，并可以使通信數(shù)據(jù)
實時保存，掉電不丟失，通信原理簡單，可靠性高。
本發(fā)明的技術(shù)方案如下
一種多CPU間通信的方法，所述CPU采用高速的全雙工串行SPI接口，其特征在于在 所述CPU間設(shè)置鐵電存儲器FRAM，至少兩個CPU的SPI 口通過一個FRAM的SPI 口相連，所述連有FRAM并通過其進(jìn)行通信的CPU之間連接有防沖突通信線，所述CPU間通過FRAM發(fā) 送和接收數(shù)據(jù)。
所述防沖突通信線為通過FRAM進(jìn)行通信的CPU之間的己方CPU的10 口與對方CPU的 外部中斷EINT之間的連線和己方CPU的外部中斷EINT與對方CPU的10 口之間的連線。
CPU將10 口置于低電平時，向FRAM寫入數(shù)據(jù)，并寫入特定標(biāo)志；CPU的外部中斷EINT 在激活狀態(tài)時，先讀取特定標(biāo)志，再讀數(shù)據(jù)，然后寫入特定標(biāo)志；CPU的外部中斷EINT在 觸發(fā)脈沖的上升沿激活。
與一個FRA'M的SPI 口相連的CPU為兩個，CPUl和CPU2， CPUl的10 口接在CPU2的外 部中斷EINT上，CPU2的10 口接在CPUl的外部中斷EINT上。
所述CPU為LPC2200系列的嵌入式ARM。 -
所述鐵Hl存儲器FRAM為FM25CL256。
一種多CPU間通信的裝置，所述CPU采用高速的全雙工串行SPI接口，其特征在于還 包括鐵電存儲器FRAM，至少兩個CPU的SPI 口通過一個FRAM的SPI 口相連，所述連有FRAM 并通過其進(jìn)行通信的CPU之間連接有防沖突通信線，所述CPU間通過FRAM發(fā)送和接收數(shù)據(jù)。
所述防沖突通信線為通過FRAM進(jìn)行通信的CPU之間的己方CPU的10 口與對方CPU的 外部中斷EINT之間的連線和己方CPU的外部中斷EINT與對方CPU的10 口之間的連線。
所述CPU為兩個CPUl和CPU2，兩個CPU的SPI接口分別與FRAM的SPI 口相連，CPUl 的10 口連在CPU2的外部中斷上，CPU2的10 口連接在CPUl的外部中斷上。
所述CPU為三個CPU1、 CPU2和CPU3，所述CPUl與CPU3之間連接一個FRAM1, CPUl 與CPU2之間連接另一個F隨2， ， CPUl的SPI1接口和CPU3的SPI1接口通過FRAM1的SPI 口相連，CPUl的SPIO接匚l和CPU2的SP工O接口通過FRAM2的SPI 口相連，CPUl的101 口 連在CPU3的外部中斷EINT1上，CPU3的101 口連在CPUl的EINT1上，CPUl的100 口連在 CPU2的外部中斷EINTO上，CPU2的100 口連在CPUl的EINTO上。
--種繼電保護(hù)設(shè)備，該設(shè)備包含上述采用多CPU間通信的裝置。 本發(fā)明的技術(shù)效果
本發(fā)明多CPU間通信的方法，通過至少兩個CPU的SPI 口分別與一個鐵電存儲器FRAM 的SP1 口相連，利用FRAM的屮間傳遞和儲存作用來實現(xiàn)CPU之間的通信，F(xiàn)RAM作為數(shù)據(jù)存 儲器，其快速存儲和i賣取功能在本發(fā)明中起到了高效數(shù)據(jù)緩沖器的作用，因此本發(fā)明與一個FRAM相連的CPU之間通信時可以將數(shù)據(jù)緩存到FRAM上，由FRAM在接收數(shù)據(jù)的CPU空閑 時將數(shù)據(jù)傳入，這實際上大大提高了 CPU間的通信速率，也使CPU的工作更加靈活，更充 分的利用了CPU的資源。FRAM利用鐵電晶體的鐵電效應(yīng)實現(xiàn)數(shù)據(jù)存儲，讀寫速度快，數(shù) 據(jù)可以實時保存，掉電不丟失；由于FRAM只有一個SPI通信接口，因此為避免兩個CPU同 時讀寫的沖突，本發(fā)明在通過FRAM進(jìn)行通信的CPU的10 口和外部中斷之間連接防沖突通 信線，解決了數(shù)據(jù)讀寫沖突的問題；由于SPT讀寫的特點，本發(fā)明設(shè)計的通信方式對于各 種CPU間不同的SPI通信速度均相互兼容，主機(jī)、從機(jī)可動態(tài)改變，兩個CPU都具有數(shù)據(jù) 發(fā)送的主動權(quán)，因此該通信方式具有非常高的可靠性。 -
采用本發(fā)明的超高速的實時記憶的多CPU間通信方法的裝置，CPU間通信速度可達(dá)到 3.74Mbps，在高性能CPU支持下，最高可達(dá)到18Mb/s;本裝置采用的FRAM為FM25CL256, 可記憶最近CPU通信的256Kb數(shù)據(jù)，最大的FRAM可記憶4Mb;除LPC系列的CPU外，還可 支持具有SPI接口其他種類的CPU，如DSP等。將該裝置用于電力系統(tǒng)的繼電保護(hù)設(shè)備中， 使產(chǎn)品的可靠性和運(yùn)算速度得到了充分保證。
做圖說明


圖1為本發(fā)明三個CPU之間的通信方法的原理框圖。
具體實施例方式
如圖1所示， 一種多CPU間的通信方法，所述CPU間采用高速的全雙工串行SPI通信 方式，CPU間設(shè)置鐵電存儲器FRAM，兩個CPU的SPI 口通過FRAM的SPI 口相連。本發(fā)明有 三個CPU協(xié)同工作，CPUl與CPU2之間，CPUl與CPU3之間分別連接一個FRAM,為建立相互 兼容的開發(fā)平臺，三個CPU均為LPC2200系列的嵌入式ARM。
對干CPUl和CPU2的通信，CPUl和CPU2的SPIO 口通過FRAM2的SPI 口相連，為避免 兩個CPU同時讀寫沖突，在CPUl和CPU2間再連接兩根防沖突通信線，CPUl的100 口連在 CPU2的外部中斷E皿O上，CPU2的100 口連接在CPUl的外部中斷EINTO上。
在通信時，如果CPU1需要向CPU2傳送數(shù)據(jù)，它先將IOO口置低，表示CPUl通信準(zhǔn)備 就緒，正在通信等待中。再檢測CPU2的100 口狀態(tài)，如果也置低，就表明CPU2正占用通 信線路，軟件隨機(jī)延時后重新啟動通信，如果CPU2的100 口沒有置低，則CPUl可以向FRAM2 讀寫數(shù)據(jù)，并在FRAM2的特定存儲單元寫入此次讀寫的特定標(biāo)志，讀寫完成后將100 口置 高。此時CPU2對應(yīng)的外部中斷在觸發(fā)脈沖的上升沿激活，CPU2立即進(jìn)入中斷程序，先將 100 口置低，再檢測CPU1的100 口狀態(tài)，如果未置低，則表示允許通信，CPU2開始對FRAM2 進(jìn)行讀寫數(shù)據(jù)，先讀取特定的標(biāo)志位單元，根據(jù)標(biāo)志位單元信息，讀取FRAM2中數(shù)據(jù)，并 在它的特定單元的CPU2位置上寫入讀取成功或失敗的標(biāo)志，讀寫完成后將100 口置高。
然后CPU1立即進(jìn)入中斷，讀取標(biāo)志位，如通信成功則立即退出。如果通信失敗，則返 回失敗標(biāo)志，再重新建立通信。重發(fā)次數(shù)根據(jù)系統(tǒng)設(shè)計的具體要求來設(shè)定。
如果是CPU2主動跟CPU1通信也是如此。
同樣CPU1和CPU3之間通信也是這樣。
應(yīng)當(dāng)指出，以上所述具體實施方式
可以使本領(lǐng)域的技術(shù)人員更全面地理解本發(fā)明創(chuàng)造， 但不以任何方式限制本發(fā)明創(chuàng)造。因此，盡管本說明書參照附圖和實施例對本發(fā)明創(chuàng)造己進(jìn) 行了詳細(xì)的說明，但是，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，仍然可以對本發(fā)明創(chuàng)造進(jìn)行修改或者等 同替換；而一切不脫離本發(fā)明創(chuàng)造的精神和范圍的技術(shù)方案及其改進(jìn)，其均涵蓋在本發(fā)明創(chuàng) 造專利的保護(hù)范圍當(dāng)中。
權(quán)利要求
1.一種多CPU間通信的方法，所述CPU采用高速的全雙工串行SPI接口，其特征在于在所述CPU間設(shè)置鐵電存儲器FRAM，至少兩個CPU的SPI口通過一個FRAM的SPI口相連，所述連有FRAM并通過其進(jìn)行通信的CPU之間連接有防沖突通信線，所述CPU間通過FRAM發(fā)送和接收數(shù)據(jù)。
2. 根據(jù)權(quán)利要求1所述的多CPU間的通信方法，其特征在于所述防沖突通信線為通過FRAM 進(jìn)行通信的CPL'之間的己方CPU的10 口與對方CPU的外部中斷EINT之間的連線和己方CPU 的外部中斷EINT與對方CPU的10 口之間的連線。
3. 根據(jù)權(quán)利要求2所述的多CPU間的通信方法，其特征在于CPU將10 口置于低電平時， 向FRAM寫入數(shù)據(jù)，并寫入特定標(biāo)志；CPU的外部中斷EINT在激活狀態(tài)時，先讀取特定標(biāo)志， 再讀數(shù)據(jù)，然后寫入特定標(biāo)志；CPU的外部中斷EINT在觸發(fā)脈沖的上升沿激活。
4. 根據(jù)權(quán)利要求3所述的多CPU間的通信方法，其特征在于與一個FRAM的SPI 口相連的 CPU為兩個，CPU1和CPU2， CPU1的10 口接在CPU2的外部中斷EINT上，CPU2的10 口接在 CPU1的外部中斷EINT上。
5. 根據(jù)權(quán)利要求3所述的多CPU間的通信方法，其特征在于所述CPU為LPC2200系列的嵌 入式ARM。
6. 根據(jù)權(quán)利要求3所述的多CPU間的通信方法，其特征在于所述鐵電存儲器FRAM為 FM25CL256。
7. —種多CPU間通信的裝置，所述CPU采用高速的全雙工串行SPI接口，其特征在于還包 括鐵電存儲器FRAM，至少兩個CPU的SPI 口通過一個FRAM的SPI 口相連，所述連有FRAM 并通過其進(jìn)行通信的CPU之間連接有防沖突通信線，所述CPU間通過FRAM發(fā)送和接收數(shù)據(jù)。
8. 根據(jù)權(quán)利要求7所述的多CPU間通信的裝置，其特征在于所述防沖突通信線為通過FRAM 進(jìn)行通信的CPU之間的己方CPU的10 口與對方CPU的外部中斷EINT之間的連線和己方CPU 的外部中斷EINT與對方CPU的10 口之間的連線。
9. 根據(jù)權(quán)利要求8所述的多CPU間的通信的裝置，其特征在于.所述CPU為兩個CPUl和 CPU2，兩個CPU的SPI接口分別與FRAM的SPI 口相連，CPU1的10 口連在CPU2的外部中斷 上，CPU2的10 口連接在CPU1的外部中斷上。
10. 根據(jù)權(quán)利要求8所述的多CPU間的通信的裝置，其特征在于所述CPU為三個CPUl、 CPU2和CPU3，所述CPUl與CPU3之間連接一個FRAMl， CPUl與CPU2之間連接另一個FRAM2，CHJ1的SPI1接口和CPLJ3的SPI1接口通過FRAM1的SPI 口相連，CPL!l的SPIO接口和CPU2 的SP10接口通過卜'RAM2的SPI 口相連，CPlil的101 口連在CPU3的外部中斷EINT1上，CPU3 的丄01 口連在CPU1的EJNT1上，CPU1的100 口連在CPU2的外部中斷EINT0上，CPU2的100 口連在CPU1的EINT0上。
11. 一種繼電保護(hù)設(shè)備，該設(shè)備包含上述采用多CPU間通信的裝置
全文摘要
一種多CPU間的通信方法，CPU間采用高速的全雙工串行SPI通信方式，其特征在于所述CPU間設(shè)置鐵電存儲器FRAM，至少兩個CPU的SPI口通過一個FRAM的SPI口相連，所述連有FRAM并通過其進(jìn)行通信的CPU之間連接有防沖突通信線，所述CPU間通過FRAM發(fā)送和接收數(shù)據(jù)。本發(fā)明設(shè)計的多CPU間的通信方法，提高了CPU間的傳輸速度和可靠性，解決了兩個CPU同時讀寫數(shù)據(jù)的沖突問題。將采用本發(fā)明的多CPU間的通信方法的裝置用于繼電保護(hù)設(shè)備中，使產(chǎn)品的可靠性和運(yùn)算速度得到了充分保證。
文檔編號G06F15/16GK101604304SQ20091007688
公開日2009年12月16日 申請日期2009年1月24日 優(yōu)先權(quán)日2009年1月24日
發(fā)明者云 張, 袁啟洪, 郝力宏, 郭慶良, 黃益莊 申請人:北京清電華力電氣自動化科技有限公司