專利名稱：一種共享寄存器相關性消除的實現方法
技術領域：
本發(fā)明屬于超大規(guī)^^成電路設計技術領域，具體涉及一種應用于多核CPU的
設計的共享寄存器相關性消除的實現方法。
背景技術：
微處理器性能上的飛躍，首先是工藝改進的結果，其次是處理器核心體系結 構改進的結果。
但隨著最小線寬極限的逐漸接近，目前單純依靠提高主頻和優(yōu)化結構來改善 處理器的計算能力變得越來越困難，其散熱和功耗也已成為制約單核發(fā)展的關鍵 因素。單核心微處理器的發(fā)展勢頭己經呈現逐步降低的趨勢，而單片多核微處理 器的出現，解決了由于頻率增速放緩所帶來的微處理器性能發(fā)展的瓶頸問題。在 工作主頻相同的情況下采用多核心來大幅度提高性能，利用簡潔的架構實現更高 的運算性能。集成多個簡單內核的微處理器的架構或許會是未來微處理器發(fā)展的 一大趨勢。計算機的發(fā)展總是追求系統(tǒng)物理規(guī)模的不斷減小，以及性能和集成度 的不斷提高，隨著應用的需要，芯片上的處理器數目將不斷增多，雙核也必然走 向多核。由于應用的需要，多核技術將與其它先進技術交織，成為處理器的發(fā)展 方向。這就帶來了多核心間數據交換及核間通訊問題，而其設計復雜性成為多核 設計的難點。
針對上述背景技術中提及的處理器發(fā)展方向， 一方面國際上只有INTEL等個別 企業(yè)推出多核處理器，多核研究尚處在起步階段；另一方面國內多核研究領域既 沒有成熟芯片面世，也沒有相關文章發(fā)表，顯示國內多核研究工作尚未真正開 始。

發(fā)明內容
本發(fā)明的目的在于提供一種共享寄存器相關性消除的實現方法的實現，該方 法使得處理器可以通過共享寄存器實現單片上的物理多核集成。 為了實現上述任務，本發(fā)明采用如下的解決方案
1) 提供了雙核共享寄存器涉及的各種相關性的類別即根據指令序列讀寫同 一個寄存器的先后次序不同，出現四種數據競爭；
2) 提供不同類型相關性的檢測機制當在取指階段取完指令后方^A指令寄存 器中，通過比較指令寄存器中的相應的源操作數、目的操作數的編碼段完成RAW相 關性的檢測；
3) 提供了各類型相關性的消除機制提供讀讀相關RAR (Read After Read)、 先寫后讀相關RAW (Read After Write)、寫寫相關WAW ( Write After Write )、 先讀后寫相關WAR ( Write after Read )性消除策略。
本發(fā)明步驟1)各種相關性的類別是根據指令序列讀寫同一個寄存器的先后次 序不同，出現下面四種數據競爭假定有兩條指令i和j，并且指令i在指令j前 面
先寫后讀相關RAW (Read After Write):指令j讀源寄存器Rx，但指令i還 沒有將結果寫回目的寄存器Ry，此時指令j得到的是一個不正確的舊操作數值，這 是最普遍的一種數據競爭，處理器微結構設計中一l^用旁路機構BPU轉發(fā)數據來 M^這種競爭，但不能徹底消除這種競爭；
寫寫相關WAW (Write After Write ):指令i和j都寫同一個目的寄存器Ry， 但是指令j的寫操作和指令i同時發(fā)生或者在指令i之前完成，最后寫的結果是在 錯誤的次序下完成的，導致在目的寄存器Ry的值是指令i寫的值或者是不確定的 值，而不是指令j寫的值，這種數據競爭主要出現在寫操作可能發(fā)生于多個流水級 的處理器中，或者亂序完成的流水線中以及多核心流水線之間；
先讀后寫相關WAR ( Write after Read ):指令j寫操作結果在指令i讀源操作數之前完成，導致指令i讀出一個不正確的新值，這種競爭出現在某些指令寫結 果較早，而某些指令讀源操作數較遲的情況，因為流水線的自然結構是指令讀操 作數在寫操作數之前，因此這種數據競爭非常少；
讀讀相關RAR (Read after Read ):指令i和j都讀同一個源寄存器不會引 起數據沖突；
由于讀讀相關RAR操作不會弓l起數據混亂，所以讀讀相關RAR性不需要處理， 另外由于雙核微處理器采用的是共享寄存器堆方法，以及按序發(fā)射的指令發(fā)射策 略，并且2條流水線統(tǒng)一在ID級讀源操作數，在EXE級寫目的操作數，因此在讀 源操作數必定在寫目的操作數之前，所以也不會引起先讀后寫相關WAR的競爭，在 其微結構里面兩個核間的數據競爭只會是WAW和RAW數據競爭。
本發(fā)明步驟2)提供不同類型相關性的檢測機制是在雙核的每個時鐘周期里， 兩個核心的流水線從ID級各mf—條指令到EXE級執(zhí)行，其檢測方法是在譯碼級 完成，當在取指階段取完指令后就放入指令寄存器中，通過比較指令寄存器中的 相應的源操作數、目的操作數的編碼段完成RAW相關性的檢測；
首先指令編碼在REG1、 REG2類型里，第21位到25位是第一源寄存器scrl的 編碼，第16位到20位是目的寄存器dst的編碼，第0位到4位是第二源寄存器 scr2的編碼，對應到指令寄存器ir里，ir^對應源操作數第一源寄存器scrl， ir^6對應目的操作數目的寄存器dst， ir4 。對應源操作數第二源寄存器scr2; REG3、 CTRL、 MEM類指令里只有一個源操作數第一源寄存器scrl ，除了 CTRL類型 以及存數類指令沒有目的操作 卜，其他類型的指令格式都有目的操作數；
先寫后讀相關RAW檢測的具體方案如下
首先令，
dst(l)=(bar(l) |bsr(l) |STORE(1))&ir(1)韭+(bal(1) |bsr(1))&ir(1)
2S~21;
scrl (2)= ir(2)m，scr2 (2) = ir (2) 4如(REG3 (2) | CTRL (2) |薩(2));
如果dst(l)= = scrl(2)| scr2(2)，則存在RAW相關性；
其中，ir(l)代表核1的指令寄存器，dst(l)代表核1的目的操作數， bar(l)、 bsr(l)、 STORE(l)為核1譯完碼后無條件轉移和存儲類控制信號，ir(2) 代表核2的指令寄存器，scrl(2)和scr2(2)代表核2的兩個源操作數，REG3(2)、 CTRL(2)、 MEM(2)分別代表核2譯碼后的寄存器類、控制類、存儲器類的控制信 號。
本發(fā)明步驟3)各類型相關性的消除機制先讀后寫相關MW數據競爭的解決 方式雙核微處理器是按序鄉(xiāng)指令，因此指令的執(zhí)行是按照禾將中的jl,執(zhí)行， 如果相鄰兩條指令要對同一寄存器寫數據，只要把后一條指令的結果寫入寄存器 中就可以消除先讀后寫相關WAW;
具體的處理如下
Cl、 C2分別代表核l、核2的寫總線，WC1 (i) 、 WC2 (i)代表核l、核2的 寫控制信號，i的值是0 28，代表0 28號通用寄存器，只有寫控制信號發(fā)生時， 才把總線C1、 C2上的內容寫至幬存器中；
得出，REG(i)二 (WC2 (i) & C2) | ( WC2 (i) & WC1 (i) & Cl) ， REG(i) 代表第i號寄存器，如果兩個核都對同一寄存器寫入數據，只把核2的數據寫入相 應的寄存器當中，通過對寄存器的寫操作的修正，解決先讀后寫相關WAW相關性問 題；
先寫后讀相關RAW數據競爭的解決①在ID級讀源操作數時，此時正確的值 在流7K線內部還沒有產生，產生先寫后讀相關RAW請求，然后由流水線控制部件處 理；②在ID級讀源操作數時，此時正確的值已在流水線內部產生，只會發(fā)生在核 內部由于流水線重疊產生，而雙核之間的的并行是完全同步的，即取指、譯碼、 執(zhí)行完全是同步的，讀操作是在譯碼級進行，這時兩個核都還沒有執(zhí)行操作，在兩 個核間不會產生這種相關性，因此，只對于情況OM行相關性處理。本發(fā)明在統(tǒng)計并分析可能弓l起寄存器競爭的所有情況的前提下，提煉出導致寄 存器競爭的兩類原因，進而提出相關性消除的新方法。傳統(tǒng)瞎況，為避免弓跑寄存
器競爭，通常采^H種方式避免。 一方面，可以在源代碼編寫階段，通過引入空操 作等方法實現寄存器相關性消除，導致代碼效率下降；另一方面，可以在譯碼前增 加指令前綴并預處理指令，導致指令格式不固定加大代碼設計難度和增加芯片處理 單元帶來芯片面積、功耗等額外開銷；最后，僅僅為解決最普遍的先寫后讀相關這 種數據競爭，處理器微結構設計中一般采用旁路機構(BPU)轉發(fā)數據來減少這種競 爭，既增加了芯片面積還不能徹底消除這種競爭。
本發(fā)明通過分析各種相關性情況，將需要處理的情況盡量減少，實際處理中采 用修改PC、地址端口，同時對指令寄存器清零等方式,簡單實現了寄存器相關性的 完全消除。 一方面代碼編寫不需要考慮寄存器相關性，增加了芯片的易用性，提高 了編寫及處理代碼效率；另一方面，指令處理過程中格式固定且?guī)缀醪恍枰~外的 處理單元，處理器設計及指令處理相對簡單、高效。


圖1是本發(fā)明的指令格式； 圖2是本發(fā)明共享寄存器模型； 圖3是本發(fā)明先寫后讀相關RAW性消除； 圖4是RAW相關性消除波形圖。 以下結合附圖和實施例對本發(fā)明作進一步的詳細說明。
具體實施例方式
參見圖l， 2，發(fā)明的共享寄存器組相關性消除方法，按以下方式進行-
1) 各種相關性的類別分析；
2) 不需要處理的相關性分析；
3) 需要處理的相關性的檢測機制；
4) 各種相關性的消除策略。各種相關性的類別分析因為對于單一任務的程序指令序列是有固定順序 的，根據指令序列讀寫同一個寄存器(操作數)的先后次序不同，可能出現下面四
種數據競爭(假定有兩條指令i和j，并且指令i在指令j前面)
先寫后讀相關RAW (Read After Write)。指令j讀源寄存器Rx，但指令i
還沒有將結果寫回目的寄存器Ry。這樣指令j得到的是一個不正確的舊操作數 值。這是最普遍的一種數據競爭，處理器微結構設計中一般采用旁路機構(BPU)轉 發(fā)數據來M^、這種競爭，但不能徹底消除這種競爭。
寫寫相關WAW ( Write After Write )。指令i和j都寫同一個目的寄存器
Ry，但是指令j的寫操作和指令i同時發(fā)生或者在指令i之前完成，最后寫的結果 是在錯誤的次序下完成的，導致在目的寄存器Ry的值是指令i寫的值或者是不確 定的值，而不是指令j寫的值。這種數據競爭主要出現在寫操作可能發(fā)生于多個流 水級的處理器中，或者亂序完成的流水線中以及多核心流水線之間。
先讀后寫相關WAR ( Write after Read )。指令j寫操作結果在指令i讀 源操作數之前完成，導致指令i讀出一個不正確的新值。這種競爭出現在某些指令 寫結果較早，而某些指令讀源操作數較遲的情況，因為流水線的自然結構是指令 讀操作數在寫操作數之前，因lt戰(zhàn)種f^競爭是非常少的。
讀讀相關RAR (Read after Read )。指令i和j都讀同一個源寄存器。
不需要處理的相關性分析由于RAR操作不會引起數據混亂，所以RAR相關性 不需要處理。另外由于本雙核微處理器采用的是共享寄存器堆方法，以及按序發(fā) 射的指令，策略，并且2條流水線統(tǒng)一在ID級讀源操作數，在EXE級寫目的操 作數，因此在讀源操作數必定在寫目的操作數之前，所以也不會引起WAR競爭，在 其微結構里面兩個核間的數據競爭只會是WAW和RAW數據競爭。
需要處理的相關性的檢測機制
在雙核的每個時鐘周期里，兩個核心的流水線從ID級各刻寸一條指令到EXE 級執(zhí)行。而要在執(zhí)行前就必須做出正確的檢測，并進行相應的處理，否則在執(zhí)行級就很難解決其相關性。因此，本檢測方法是在譯碼級完成，當在取指階段取完 指令后就放入指令寄存器中，通過比較指令寄存器中的相應的源操作數、目的操
作數的編碼段就可以完成RAW相關性的檢測(對于WAW相關性的處理中包含對WAW 的檢測，所以在此不具體討論WAW的檢測)。
首先，我們來分析一下指令的編碼格式。在REG1、 REG2類型里，第21位到 25位是源寄存器scrl的編碼，第16位到20位是目的寄存器dst的編碼，第0位 到4位是源寄存器scr2的編碼。對應到ir (指令寄存器)里，ir^對應源操作數 scrl， ir2n6對應目的操作數dst， ir"對應源操作數scr2。 REG3、 CTRL、 MEM類指 令里只有一個源操作數scrl 。除了 CTRL類型以及存數類指令沒有目的操作數外， 其他類型的指令格式都有目的操作數。
RAW檢測的具體方案如下
令
dst(l)二 (bar(1) |bsr(l) | STORE (1))&ir (1)詞+(bal (1) |bsr (l))&ir(l)忍
21J
scrl (2)= ir(2)歸， scr2 (2) 二 ir (2) J (REG3 (2) | CTRL (2) |腿(2));
如果dst (1) = = scr 1(2) I scr2(2)，則存在RAW相關性。 其中，ir(l)代表核1的指令寄存器，dst(l)代表核1的目的操作數， bar(l)、 bsr(l)、 STORE (l)為核1譯完碼后無^(牛轉移和存儲類控制信號，ir(2) 代表核2的指令寄存器，scrl (2)和scr2 (2)代表核2的兩個源操作數，REG3 (2)、 CTRL(2)、 MEM(2)分別代表核2譯碼后的寄存器類、控制類、存儲器類的控制信 號。
需要處理的相關性的消除機制
WAW競爭的解決方式比較簡單，因為本雙核微處理器是按序劃付旨令，因此 指令的執(zhí)行是按照程序中的順序執(zhí)行，如果相鄰兩條指令要對同一寄存器寫數據，只要把后一條指令的結果寫入寄存器中就可以消除WAW相關。
具體的處理如下
Cl、 C2分別代表核l、核2的寫總線，WC1 (i) 、 WC2 (i)代表核l、核2的 寫控制信號，i的值是0 28，代表0 28號寄存器(通用寄存器)。只有寫控制信 號發(fā)生時，才把C總線上的內容寫到寄存器中。
可以得出，REG(i)= (WC2 (i) &C2) | ( WC2 (i) &WC1 (i) &C1), REG(i) 代表第i號寄存器?？梢?，如果兩個核都對同一寄存器寫入數據，只把核2的數據 寫入相應的寄存器當中即可。通過對寄存器的寫操作的修正，很好解決了WAW相關 性問題。
RAW繊競爭的解決方式①在ID級讀源操作數時，此時正確的值在流水 線內部還沒有產生，產生RAW相關請求，然后由流水線控制部件處理;②在ID級讀 源操作數時，此時正確的值已在流水線內部產生，這種情況只會發(fā)生在核內部由 于流水線重疊產生，而雙核之間的的并行是完全同步的，即取指、譯碼、執(zhí)行完 全是同步的。讀操作是在譯碼級進行，這時兩個核都還沒有執(zhí)行操作，所以在兩 個核間不會產生這種相關性。因此，只對于情況OM行相關性處理。
RAW的相關性解決起來就比較復雜，雙核的RAW相關性和單核有著很大的差 異，在單核流水線流動的過程中，下一條指令的發(fā)射比上一條指令晚一個時鐘周 肌也就是在下一條指令譯碼的時候上一條指令正在執(zhí)行，所以可以通過引入旁 路的方法把上一條指令的目的操作數直接作為后一條指令的源操作數，而不通過 寄存器；對于雙核，兩個核是同時譯碼，同時開始執(zhí)行，所以要引入旁路是相當 困難的，因為取源操作數是在譯碼級完成的，而這時兩個核都還沒有開始執(zhí)行， 當然也不會產生目的操作數。那是否可以讓核2延遲一個周期然后譯碼，此時就可 以像單核內那樣采用旁路的方法解決？前面己經分析相關性的檢測只能在譯碼級 進行，所以在譯碼前也就是在取指級要判斷出相關性并進行延時處理是不可行 的。因此本申請采用修改PC、地址端口，同時對指令寄存器清零的方式，讓核2再次取那條具有相關性的指令，并在下一周期從新執(zhí)行一次，這樣就可以正確的 取到上一條指令的目的操作數來作為源操作數。
具體的方案如下如圖3現在假設第M條指令和第M+l條指令存在RAW相關 性，即第M條指令的目的操作數是第M+l條指令的源操作數。
當核1在第1個周期里取到第M條指令時，同時核2取到第M+1指令；在下個 周期譯碼時，檢測到第M條和第M+l條指令存在RAW相關，這時，核1和核2已經 分別取出第M+2和第M+3條指令；在譯完碼的下一個周期的時鐘下降沿通過給ir 寄存器清零，阻iW第M+2和第M+3條指令的譯碼，并修改PC寄存器和地址端口 的值，使得下一周期兩個內核所取得指令分別是第M+l (核1)條、第M+2 (核2)條。 而當M+1(核1)條、第M+2(核2)條開始譯碼的時候，第M條指令已經執(zhí)行完畢，目 的操作數己經產生，因此消除了相關性。
圖4是RAW相關性解決策略Modelsim仿真波形圖。在190ns的時候，核1、 核2進行取指，分別取到00001005和00001006這兩個地址所對應的指令；在 210ns的時候開始譯碼，這時ir0、 irl所存放的指令302216fe、 3c22fc02就是兩 個核在190ns時所取到的指令，通過相關性檢測，檢領倒了這兩條指令具有相關 性；在230ns時，修正地址端口所對應的地址并重新取指，同時修改PC,并對指令 寄存器irO、 irl清零，此B寸，核1與核2分別取的指令是00001006和00001007 這兩個地M^f對應的指令，而00001005這個地址所對應的指令已經執(zhí)行完畢，消除 了RAW相關性，可見仿真結果與本文所提出的解決策略相一致，說明此解決策略是 正確可行的。
權利要求
1、一種共享寄存器相關性消除的實現方法，其特征在于1)提供了雙核共享寄存器涉及的各種相關性的類別即根據指令序列讀寫同一個寄存器的先后次序不同，出現四種數據競爭；2)提供不同類型相關性的檢測機制當在取指階段取完指令后放入指令寄存器中，通過比較指令寄存器中的相應的源操作數、目的操作數的編碼段完成RAW相關性的檢測；3)提供了各類型相關性的消除機制提供讀讀相關RAR(Read After Read)、先寫后讀相關RAW(Read After Write)、寫寫相關WAW(Write After Write)、先讀后寫相關WAR(Write after Read)性消除策略。
2、 根據權禾腰求1所述的共享寄存器相關性消除的實現方法，其特征在于 所述的步驟1)各種相關性的類別是根據指令序列讀寫同一個寄存器的先后 ，不 同，出現下面四種繊競爭假定有兩條指令i和j，并且指令i在指令j前面先寫后讀相關RAW (Read After Write):指令j讀源寄存器Rx，但指令i還 沒有將結果寫回目的寄存器Ry，此時指令j得到的是一個不正確的舊操作數值，這 是最普遍的一種 競爭，處理器微結構設計中一皿用旁路機構BPU轉發(fā)數據來 減少這種競爭，但不能徹底消除這種競爭；寫寫相關WAW (Write After Write ):指令i禾fl j都寫同一個目的寄存器Ry， 但是指令j的寫操作和指令i同時發(fā)生或者在指令i之前完成，最后寫的結果是在 錯誤的次序下完成的，導致在目的寄存器Ry的值是指令i寫的值或者是不確定的 值，而不是指令j寫的值，這種數據競爭主要出現在寫操作可能發(fā)生于多個流水級 的處理器中，或者亂序完成的流水線中以及多核心流水線之間；先讀后寫相關WAR ( Write after Read ):指令j寫操作結果在指令i讀源操 作數之前完成，導致指令i讀出一個不正確的新值，這種競爭出現在某些指令寫結 果較早，而某些指令讀源操作數較遲的情況，因為流水線的自然結構是指令讀操作數在寫操作數之前，因此這種數據競爭非常少；讀讀相關MR (Read after Read ):指令i和j都讀同一個源寄存器不會引 起數據沖突；由于讀讀相關MR操作不會弓f起數據混亂，所以讀讀相關RAR性不需要處理， 另外由于雙核微處理器采用的是共享寄存器堆方法，以及按序發(fā)射的指令發(fā)射策 略，并且2條流水線統(tǒng)一在ID級讀源操作數，在EXE級寫目的操作數，因此在讀 源操作數必定在寫目的操作數之前，所以也不會引起先讀后寫相關WAR的競爭，在 其微結構里面兩個核間的數據競爭只會是WAW和RAW數據競爭。
3、根據權利要求1戶萬述的共享寄存器相關性消除的實現方法，其特征在于.-所述的步驟2)提供不同類型相關性的檢測機制是在雙核的每個時鐘周期里，兩個 核心的流水線從ID級各，一條指令到EXE級執(zhí)行，其撿測方法是在譯碼級完成， 當在取指階段取完指令后就放入指令寄存器中，通過比較指令寄存器中的相應的 源操作數、目的操作數的編碼段完成RAW相關性的檢測；首先指令編碼在REG1 、 REG2類型里，第21位到25位是第一源寄存器scrl的 編碼，第16位到20位是目的寄存器dst的編碼，第0位到4位是第二源寄存器 scr2的編碼，對應到指令寄存器ir里，ir^對應源操作數第一源寄存器scrl， iivw對應目的操作數目的寄存器dst， iro對應源操作數第二源寄存器scr2; REG3、 CTRL、 MEM類指令里只有一個源操作數第一源寄存器scr 1,除了 CTRL類型 以及存數類指令沒有目的操作類妙卜，其他類型的指令格式都有目的操作數；先寫后讀相關RAW檢觀啲具體方案如下首先令，dst(l)=(bar(l) )bsr(l) | STORE (1)) &ir (l)2(n6+(bal (1) |bsr (1))&ir (1)scrl (2)= ir(2) scr2 (2) = ir (2) 4 o& (REG3 (2) | CTRL (2) |腦(2));如果dst(l)二 = scrl(2)| scr2(2)，則存在RAW相關性； 其中，ir(l)代表核1的指令寄存器，dst(l)代表核1的目的操作數， bar(l)、 bsr(l)、 STORE (l)為核1譯完碼后無^f牛轉移和存儲類控制信號，ir(2) 代表核2的指令寄存器，scrl(2)和scr2(2)代表核2的兩個源操作數，REG3(2)、 CTRL (2)、 MEM(2)分別代表核2譯碼后的寄存器類、控制類、存儲器類的控制信 號。
4、根據權利要求1所述的共享寄存器相關性消除的實現方法，其特征在于.-所述的步驟3)各類型相關性的消除機制先讀后寫相關WAW數據競爭的解決方式: 雙核微處理器是按序發(fā)射指令，因此指令的執(zhí)行是按照程序中的順序執(zhí)行，如果 相鄰兩條指令要對同一寄存器寫數據，只要把后一條指令的結果寫入寄存器中就 可以消除先讀后寫相關WAW;具體的處理如下Cl、 C2分別代表核l、核2的寫總線，WC1 (i) 、 WC2 (i)代表核l、核2的 寫控制信號，i的值是0 28，代表0 28號通用寄存器，只有寫控制信號發(fā)生時， 才把總線C1、 C2上的內容寫到寄存器中；得出，REG(i)= (WC2 (i) & C2) | ( WC2 (i) & WC1 (i) & Cl) ， REG(i) 代表第i號寄存器，如果兩個核都對同一寄存器寫入數據，只把核2的數據寫入相 應的寄存器當中，通皿寄存器的寫操作的修正，解決先讀后寫相關WAW相關性問 題；先寫后讀相關RAW數據競爭的解決①在ID級讀源操作數時，此時正確的值 在流水線內部還沒有產生，產生先寫后讀相關RAW請求，然后由流水線控制部件處 理；②在ID級讀源操作數時，此時正確的值已在流水線內部產生，只會發(fā)生在核 內部由于流水線重疊產生，而雙核之間的的并行是完全同步的，即取指、譯碼、 執(zhí)行完全是同步的，讀操作是在譯碼級進行，這時兩個核都還沒有執(zhí)行操作，在兩個核間不會產生這種相關性，因此，只對于情況(Da行相關性處理。
全文摘要
一種共享寄存器相關性消除的實現方法，提供了雙核共享寄存器涉及的各種相關性的類別即根據指令序列讀寫同一個寄存器的先后次序不同，出現四種數據競爭；提供不同類型相關性的檢測機制當在取指階段取完指令后放入指令寄存器中，通過比較指令寄存器中的相應的源操作數、目的操作數的編碼段完成RAW相關性的檢測；提供了各類型相關性的消除機制提供讀讀相關RAR(Read After Read)、先寫后讀相關RAW(Read After Write)、寫寫相關WAW(Write After Write)、先讀后寫相關WAR(Write after Read)性消除策略。
文檔編號G06F9/46GK101593096SQ20091002265
公開日2009年12月2日 申請日期2009年5月22日 優(yōu)先權日2009年5月22日
發(fā)明者坤 左, 杰 談, 邵志標, 剛 鄒 申請人:西安交通大學