專利名稱：高速緩沖存儲器、系統(tǒng)和數(shù)據(jù)存儲方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種存儲多個數(shù)據(jù)處理的數(shù)據(jù)的高速緩沖存儲器、系統(tǒng)和數(shù)據(jù)存儲方法。
背景技術(shù)：
作為為了高速訪問主存儲器、將高速緩沖存儲器分割成塊并再將各個塊分配會合不同程序的技術(shù)，例如有專利文獻l。
專利文獻l:特開昭62-144257號公報
但是，在，技術(shù)中，因為將程序使用的塊固定，所以即便其它塊中有空區(qū)域，也不能有效利用。并且，在，驕間共享數(shù)據(jù)的情況下，由于需要共享f辨本身，所以在存在由全部禾歸所共享的數(shù)據(jù)的情況下，不能存儲在高速緩沖存儲器中，或者，不能向禾聘分配塊。例如，在系統(tǒng)同時執(zhí)行動態(tài)圖像處理與聲音處理的情況下，為了將聲音處理的數(shù)據(jù)存儲在高速緩沖存儲器中，從高速緩沖存儲器中逐出在動態(tài)圖像處理中還需要滯留在高速緩沖存儲器中之?dāng)?shù)據(jù)。結(jié)果，動態(tài)圖像處理的,之高速緩沖存儲器遺漏增加，在規(guī)定時間內(nèi)動態(tài)圖像處理不會結(jié)束。

發(fā)明內(nèi)容
本發(fā)明的目的在于劍共一種在存儲不同種類,的情況下、 一個數(shù)據(jù)處理不
會對另一數(shù)據(jù)處a^成壞影響的使效率提高的高速緩沖存儲器、系統(tǒng)和數(shù)據(jù)存儲方法。
為了解決上述問題，本發(fā)明的高速緩沖存儲器是一種組相聯(lián)(setassociative)方式的高速緩沖存儲器，其中，具備由保持?jǐn)?shù)據(jù)與+礎(chǔ)的多個入口構(gòu)成之多^H15各(way);第1保持機構(gòu)，對 ^^持表示應(yīng)優(yōu)先存儲之 種類的優(yōu)先屬性；第2保持機構(gòu)，配備于多個illf各中至少第1 illE各中，對該il^各的每個入口保持表示保持在該入口中的數(shù)據(jù)種類之?dāng)?shù)據(jù)屬性；和控制機構(gòu)，優(yōu)先從處理器輸出的 屬性與第1保持機構(gòu)中保持的優(yōu)先屬性一致的S^各，執(zhí)行入口 的替換控制，該控制機構(gòu)還在高速緩沖存儲器遺漏時，(a)在屬于利用來自處理器 的地iih^擇的組之入口中第1通路入口中存儲有效的數(shù)據(jù)，(b)該入口的數(shù)據(jù)屬性 與來自處理器的數(shù)據(jù)屬tt^第1通路的優(yōu)先屬性一致，并且(c)在屬于選擇的戶/M 組之入口中第1 illE各之外的其它mS各^A口中沒前效繊的情況下，在該其它 11^各的入口中存儲 0
根據(jù)該構(gòu)成，因為頓具有優(yōu)先屬性的繊確fas各的同時，通路中的空入
口存儲具有其它屬性的數(shù)據(jù)，所以可有效活用高速緩沖存儲器。例如，在存儲不 同種類數(shù)據(jù)的情況下， 一種數(shù)據(jù)處理不會對另一薩處理造成壞影響，從而可使 效率提高。若從處理器來看，則在同時執(zhí)行不同數(shù)據(jù)處理的情況下， 一個數(shù)據(jù)處 理不會對另一 處理造跡影響，從而可使效率提高。
這里，戶;Mf^屬性也可基于禾iJ^的處理(process) ID。
根據(jù)該構(gòu)成，可艦i頓處理ID來代替原來的繊屬性，使系統(tǒng)構(gòu)成簡化。
這里，戶腿翻廣性也可基于船止的上位比特。
根據(jù)該構(gòu)成，盡管上位的比特與數(shù)據(jù)屬性需要事先對應(yīng)，但即便是沒有處理 ID的系統(tǒng)也可簡化構(gòu)成。
這里，也可從多個處理器訪問戶腿高速緩沖存儲器，所述數(shù)據(jù)屬性基于處理 器序號。
根據(jù)該構(gòu)成，就多處理器系統(tǒng)而言，可對每個通路設(shè)定應(yīng)優(yōu)先的處理器，可 簡化高速緩沖存儲器的管理。
這里，戶腿第1保持機構(gòu)也可保持多館先屬性。
豐艮據(jù)該構(gòu)成，M應(yīng)于一個優(yōu)先屬性的處理與對應(yīng)于另一優(yōu)先屬性的處理排 4#也產(chǎn)生的情況等下，可進一步有效活用高速緩沖存儲器的空入口。
這里，也可以^^述高速緩沖存儲器是指令高速緩沖存儲器，具備無效化機 構(gòu)，在處理消失時，對優(yōu)先屬性與該處理處理的數(shù)據(jù)屬性一致:t31^各，無效化全 部入口的羅。
禾艮據(jù)該構(gòu)成，因為在處理消失時無效化到 未被訪問的數(shù)據(jù)(指令)，所以 可進一步使利用效率提高。
這里，臓各鵬也可具備臓第2保持機構(gòu)。
這里，也可以是所鵬制機構(gòu)對齡通路具有判定機構(gòu)，各判定機構(gòu)具備第i判定部，判定屬于禾,來自處理器的地:tjif，擇的組之入口中、對ism^各之入口
的數(shù)據(jù)是否有效；第2判定部，判定在高速緩沖存儲器遺漏時、來自處理器的數(shù) 據(jù)屬性、該入口的 屬性、與對iSiil 各的優(yōu)先屬性是否一致；和第3判定部， 判定屬于所述組的入口中、對應(yīng)的通路之外的其它通路之入口的數(shù)據(jù)是否有效， 各判定機構(gòu)在第1判定部判定為有效、第2判定部判定為一致、并且第3判定部
判定為無效的情況下，向?qū)?yīng)于由第3判定部判定為無效的入口屬性;tm路的判
定機構(gòu)輸出委托數(shù)據(jù)存儲的委托信號，在M應(yīng)于其它通路的判定機構(gòu)輸入委托
信號的情況下，在屬于利用來自處理器的地址戶;f^擇的組之入口中、對應(yīng)的通路
:tA口中存儲繊。
另外，本發(fā)明的系統(tǒng)的特征在于具備第l處理器；用于第l.處理器的第一 l次高速緩沖存儲器；第2處理器；用于第2處理器的第二 1次高速緩沖存儲器； 和用于第1處理器和第2處理器的2次高速緩沖存儲器，戶皿第一、第二 1次高 速緩沖存儲器和2次高速緩沖存儲器分別^il^高速緩沖存儲器。這里，所述2 次高速緩沖存儲器中的第1保持機構(gòu)也可保持處理器序號，作為優(yōu)先屬性。
根據(jù)該構(gòu)成，可分階段地實現(xiàn)高速緩沖存儲器，在同時執(zhí)行不同處理的情況 下， 一個處理不會對另一處Sit成壞影響，由此可使效率提高。
另外，本發(fā)明的,存儲方法是一種組相聯(lián)方式的高速緩沖存儲器之 存 儲方法，該高速緩沖存儲器具有由保持?jǐn)?shù)據(jù)與標(biāo)簽的多個入口構(gòu)成之多個通路 (way);第1保持機構(gòu)，對^HI5鄉(xiāng)持標(biāo)應(yīng)優(yōu)先存儲之,種類的優(yōu)先屬性； 第2保持機構(gòu)，配備于多個通路中至少第1通路中，對第1通路的*入口保持 表示保持在該入口中的數(shù)據(jù)種類之 屬性；和控制機構(gòu)，優(yōu)先從處理器輸出的 娜屬性與第1保持機構(gòu)中保持的優(yōu)先屬性一致的鄉(xiāng)各，執(zhí)行入口的替換控制， 其特征在于具有選擇步驟，在高速緩沖存儲器遺漏時，利用來自處理器的地址 tt擇離多1^1^各的入口的組；第1判定步驟，判定屬于選擇的組;tA口中、 第1 SS各的入口的,是否有效；第2判定步驟，判定i^A口的繊屬性、來自 處理器的數(shù)據(jù)屬性、與第1通路的優(yōu)先屬性是否一致；第3判定步驟，判定屬于 選擇的戶做組的入口中、第1 M^各之外的其它M之入口的聽是否有效；和存 儲步驟，在第1判定步驟中判定為有效、第2判定步驟中判定為一致、并脂3 判定步驟中判定為無效的情況下，在屬于0M組的入口中第1通路以外的其它通 路的入口中存儲，。
5根據(jù)該構(gòu)成，由于W"具有優(yōu)先屬性的數(shù)據(jù)確^S路的同時，通路中的空入 口存儲具有其它屬性的ii^，所以可有效活用高速緩沖存儲器。
這里，也可以是戶腐數(shù)據(jù)屬性包含未用作戶脫優(yōu)先屬性的第1數(shù)據(jù)屬性，所 述數(shù)據(jù)存儲方法還具有如下步驟，即在高速緩沖存儲器遺漏的數(shù)據(jù)之?dāng)?shù)據(jù)屬性是 第1 屬性的情況下，若屬于選#^驟中選擇的組之入口中有未存儲有效
的入口，貝贓i狄口中存儲翻。
這里，也可以是戶，數(shù)據(jù)屬性包含用于在相同通路中共享多種數(shù)據(jù)的第2數(shù) 據(jù)屬性，所述數(shù)據(jù)存儲方法還具有如下步驟，即，在處理器的處理消失時，將保 持在第1保持機構(gòu)中的優(yōu)先屬性中、表示關(guān)于該處理的繊種類之優(yōu)先屬性改寫 麟2數(shù)據(jù)屬性。另外，也可以是戶脫織存儲方法還具有如下步驟，艮P，在處 理器的處理生成時，將保持在第1保持機構(gòu)中的優(yōu)先屬性中、表示第2娜屬性 之優(yōu)先屬性改寫成標(biāo)關(guān)于該處理的 種類之優(yōu)先屬性。
根據(jù)該構(gòu)成，通31)(寸應(yīng)于此時的狀況，動態(tài)地改寫優(yōu)先屬性，可進一步有效 利用高速緩沖存儲器，高速緩沖存儲器的擊中率變高。
這里，也可以是所述高速緩沖存儲器是指令高速緩沖存儲器，所述數(shù)據(jù)存儲 方法還具有如下步驟，在處理消失時，對優(yōu)先屬性與該處理處理的數(shù)據(jù)屬性一致 :tiim，無效化全部入口的維
根據(jù)該構(gòu)成，可期待更高的高速緩沖存儲器利用效率。
發(fā)明效果
如上所述，本發(fā)明的高速緩沖存儲器因為M具有與優(yōu)先屬性相同的數(shù)據(jù)屬 性之?dāng)?shù)據(jù)確f，路的同時，通路中的空入口存儲其它數(shù)據(jù)屬性的數(shù)據(jù)，所以可有 效活用高速緩沖存儲器。例如，在存儲不同種類數(shù)據(jù)的情況下， 一種娜處理不 會對另一數(shù)據(jù)處ffit,影響，從IW使效率提高。
艦j頓處理id來作為M屬性，可簡化系統(tǒng)構(gòu)成。 通過f頓上位地itt作為,屬性，沒有處理ID的系統(tǒng)可簡單實現(xiàn)。
M4頓處理器序號來作為數(shù)據(jù)屬性，可簡單適用于多處理器系統(tǒng)。
另外，即便在娜屬性比通5繊量多的情況下，也可按照優(yōu)先屬' 將數(shù)據(jù) 存儲在高速緩沖存儲器中，并且，有效利用高速緩沖存儲器的空區(qū)域，可提高高 速緩沖存儲器擊中率。
通過改寫優(yōu)先屬性，可進一步有效利用高速緩沖存儲器，高速緩沖存儲器的擊中率變高。


圖1是表示第1實施方式中的系統(tǒng)構(gòu)成的框圖。
圖2是表示高速緩沖存儲器的構(gòu)自圖。 圖3是表示示出數(shù)據(jù)存儲方法的流程圖的圖。 圖4是表示數(shù)據(jù)存儲方法的圖。
圖5是標(biāo)高速緩沖存儲器遺漏產(chǎn)生時的高速緩沖存儲器的各部狀態(tài)的圖。
圖6是表示第2實施方式的系統(tǒng)構(gòu)成的框圖。
圖7是系統(tǒng)的動作圖。
圖8是系統(tǒng)的動作圖。
圖9是系統(tǒng)的動作圖。
圖10是系統(tǒng)的動作圖。
圖11是系統(tǒng)的動作圖。
圖12是系統(tǒng)的動作圖。
圖13是系統(tǒng)的動作圖。
圖14是系統(tǒng)的動作圖。
圖15是系統(tǒng)的動作圖。
圖16是系統(tǒng)的動作圖。
圖17是系統(tǒng)的動作圖。
圖18是系統(tǒng)的動作圖。
圖19是系統(tǒng)的動作圖。
圖20是系統(tǒng)的動作圖。
圖21是表示第3實施方式的系統(tǒng)構(gòu)成的框圖。 圖22是系統(tǒng)的動作圖。
圖23是表示第4實施方式的系統(tǒng)構(gòu)成的框圖。
圖24是系統(tǒng)的動作圖。
圖25是系統(tǒng)的動作圖。
圖26是處理消失時和^時的機制圖。
符號說明
10地址寄存器100、 101
110、 120翻屬性存儲部
111、 121廢比特存儲部
112、 122有效比特存儲部
113、 123磁部
114、 124 部
116、 126再填充判定部
115、 125優(yōu)先屬性存儲部
210、 220娜屬性信號
211、 221廢比特信號
212、 222有效比^爭信號
213、 223優(yōu)先屬性信號 300組索引
301數(shù)據(jù)屬性
302、 303 存儲委托信號 誦、1001處理器
1002、 1003、 2002、 2003、 3002、 3003 1次高速緩沖存儲器
1004 2次高速緩沖存儲器
薩主存儲器
讓繊總線
1007數(shù)據(jù)廣性信號
1008地址總線
誦處理ID
1011、 1021處理器序號
1012、 1022處理ID信號
1013、 1023 內(nèi)部地址總線
1014、 1024內(nèi)部 總線 4006指令總線
4014、 4024內(nèi)部指令總線具體實施方式
(第1實施方式)
圖1是標(biāo)本發(fā)明第1實施方式中的具備高速緩沖存儲器之系統(tǒng)構(gòu)成的框圖。
該系統(tǒng)具備兩個處理器1000、 1001;兩個1次高速緩沖存儲器1002、 1003;—個 2次高速緩沖存儲器1004; —個主存儲器1005;數(shù)據(jù)總線1006;特性總線1007; 和地址總線1008，具有分層存儲器構(gòu)造。另外，各個處理器IOOO、 1001執(zhí)行多個 處理。
處理器1000包含處理(process) ID保持部1010與處理器序號{呆持部1011。 另外，處理器1000與1次高速緩沖存儲器1002利用內(nèi)部薩總線1014、內(nèi)部±也 址總線1013 M接。
處理ID保持部1010保持表示執(zhí)行中的處理的處理ID。該處理ID與地址一 起，作為處理ID信號輸入到1次高速緩沖存儲器1002中。
處理器序號保持部1011保持用于識別處理器1000的處理器序號(例如0的 働。該處理器序號與地址一起，作為處理器序號信號，經(jīng)特性總線1007輸入到2 次高速緩沖存儲器。
處理器1001也與處理器1000 —樣。其中，設(shè)處理器1001的處理器序號為1。
1次高速緩沖存儲器蘭、1003、和2次高速緩沖存儲器1004都對齡通路 (way)保持優(yōu)先屬性，并將優(yōu)先屬性與 屬性一致的娜存儲在M^各中。并且， 在高速緩沖存儲器1002、 1003、 1004分別再±真充時，如果優(yōu)先屬性與數(shù)據(jù)屬性一 致的ffi^各之入口 (entry)不空，并且，若優(yōu)先屬性與,屬性不同的通路中的相同 組內(nèi)的入口空，貝贓該入口中存儲數(shù)據(jù)。這里，優(yōu)先屬性和數(shù)據(jù)屬性例如由數(shù)據(jù) 或處理辦中類(動態(tài)圖像、聲音、通信、靜止圖像、文本等、處理器ID、處理ID 等來指定。
在本實施方式中，設(shè)將1次高速緩沖存儲器1002、 1003中的31J2各0之優(yōu)先屬 性設(shè)定,示動態(tài)圖像數(shù)據(jù)的值0，將M^各1中的優(yōu)先屬性設(shè)定成表示聲音數(shù)據(jù)的 值l。另外，設(shè)處理器1000、 1001分別向l次高速緩沖存儲器1002、 1003輸出處 理ID，作為翻屬性。該處理ID設(shè)為動態(tài)圖像處翻處理為值O，聲音處理用處 理為值l。
另外，設(shè)將1次高速緩沖存儲器1004中的M1E各0的優(yōu)先屬性設(shè)定為作為處理 器1000的處理器序號之0，將M^各1中的優(yōu)先屬性設(shè)定為作為處理器1001的處理 器序號的值1。處理器1000、 1001分別向2次高速緩沖存儲器1004輸出處理器序號，作為數(shù)據(jù)屬性。
圖2是表示高速緩沖存儲器的構(gòu)離圖。該高速緩沖存儲器示出圖1所示的 1次高速緩沖存儲器1002、 1003、 2次高速緩沖存儲器1004各自構(gòu)成的代表。如 圖所示，高速緩沖存儲器是組相聯(lián)方式，具備地址寄存器10、和兩個ffl^各100、 IOI(也稱為鵬O、鵬l)。
地址寄存器10是保持來自處理器的存儲器訪問地址或指令獲取地址的寄存 器。如圖所示，按^U:位比特開始柳i^，訪問地址包含+礎(chǔ)地址TA、組索引SI、 字索引WI。例如，設(shè)1也址為32比特(A3卜A0)，設(shè)t蔬地址為21比特(A31-All)、 設(shè)組索弓l為4比特(A10-A7)，設(shè)字索弓|為5比特(A6-A2)。
這里，由標(biāo)簽地址TA和組索引SI特定的存儲器中的塊是再填充(refill) 的單位，在存儲于高速緩沖存儲器中的情況下，被稱為線i^ (line data)或線。 線數(shù)據(jù)的大小由組索引的下位的地址比特確定。在組索弓l之下位的地址比特為7 比特(A6-A0)的情況下，線 的大小為128字節(jié)。若設(shè)1字為4字節(jié)，貝ljl線數(shù) 據(jù)為32字。
組索引SI指示由離兩個il^各的兩個入口構(gòu)成的組之一(例如圖2的陰影部 分)。在組索引SI為4比特的情況下，該組的數(shù)量為16組。
豐礎(chǔ)地址TA J際可鵬到一個M^各上的存儲器中的區(qū)域(其大小為組數(shù)量X 土另。該區(qū)域的大小也可以是一個3I^各的大小，由f礎(chǔ)地t止之下位的地址比特確定。 在禾^Jti止之下位的地址比特為11比特(A10-A0)的情況下，一1 ^各的大小為2k 字節(jié)。
字索引WI指示構(gòu)成線繊的多個字中的1個字。另外，地址寄存器20中的 最下位2比特(A1、 AO)在字訪問時被忽視。 通路O由多個入口構(gòu)成。
具備存儲 的 部114;將 部114的 地址中的+終地址部分
作為標(biāo)簽來存儲的標(biāo)簽部U3;存儲 屬性的 屬性存儲部110;表示改寫高 速緩沖存儲器的 的廢比特(夕'一 亍< e' 7卜)存儲部m;表示在 部114 中存儲有效數(shù)據(jù)的有效比特存儲部112;保持表示應(yīng)優(yōu)先存儲在3B各0中的 屬
性之優(yōu)先屬性的優(yōu)先屬性保持部U5;和判定是否應(yīng)將i^再填充至iMl 各o的入口 之再填充判定部U6。
同樣，il^各1具備存儲麵的娜部124;存儲繊部124的mmt也址中的
10禾碟地址部分的豐碟部123;存儲I^屬性的M屬性存儲部120;表示改寫高速
緩沖存儲器的數(shù)據(jù)的廢比特存儲部121;，在數(shù)據(jù)部124中存儲有效數(shù)據(jù)的有效 比特存儲部122;保持表示應(yīng)優(yōu)先存儲在M^各1中的,屬性之優(yōu)先屬性的優(yōu)先屬 性保持部125;和再填充判定部126。
圖中的陰影部，示由組索引300選擇的組內(nèi)的兩個入口，該入口的值分別 作為數(shù)據(jù)屬性信號210、 220、廢比特信號211、 221、有效比特信號212、 222，輸 入到再i真充判定部116、 126中。另外，在處理器1000、 1001訪問 時輸出數(shù) 據(jù)屬性301 。
存儲委托信號303是用于由再±真充判定部116委托再填充判定部 126在翻部124中存儲,的信號。娜存儲委托信號302是用于由再土真充判定 部126委托再填充判定部116在數(shù)據(jù)部114中存儲繊的信號。
圖3是表示當(dāng)產(chǎn)生高速緩沖存儲器遺漏時的本發(fā)明繊傳輸方法的流程圖， 示出再i真充判定部116、 126各自的控制流程。下面，在0內(nèi)示出再填充判定部126 的情況。
在步驟500中，再i真充判定部116(126)比較優(yōu)先屬性部115(125)的值與數(shù)據(jù) 屬性301，比較的結(jié)果，在一致的情況下，前進到步驟501，在不一致的情況下， 前進到步驟510。
在步驟501中，再±真充判定部116(126)判定作為由組索弓I 300選擇的入口之 有效比特存儲部的值之有效比樹言號212(2幼的{戰(zhàn)否無效，在無效的情況、即 空的情況下，前進到步驟502，在有效的情況、即不空的情況下，前進到步驟503。
在步驟502中，再±真充判定部116 (126)將i^存儲在,部114 (124)中。
在步驟503中，再±真充判定部116(126)判定作為由組索引300選擇的入口之 ,屬性存儲部的值之 屬性信號210 (220)的值是否與 屬性301的值相等， 在相等的膚況下，前進到步驟504，在不等的情況下，前進到步驟508。
在步驟504中，再i真充判定部116 (126)判定其它MS各的有效比糊言號222 (212) 是否無效(空)，在無效盼瞎況下，前進到步驟505，在有效盼瞎況下，前避lj步驟 506。
在步驟505中，再±真充判定部116 (126)輸出自存^i青求信號303 (302)。 在步驟506中，再±真充判定部116 (126)從高速緩沖存儲器中逐出由自BM
的組索引300選擇的入口之 部114(124)的 。艮卩，若不正常，則寫回到主
存儲器勤5中。
ii在步驟507中，再填充判定部U6(126)將處理器1000、 1001訪問到的數(shù)據(jù)(高 速緩沖存儲器遺漏的數(shù)據(jù))存儲在由組索引300選擇的入口之 部114(124)中。
在步驟508中，再±真充判定部116 (126)從高速緩沖存儲器中逐出由自己il^各 的組索引300選擇的入口之,部114(124)的數(shù)據(jù)。
在步驟509中，再±真充判定部116 (126)將處理器1000、 1001訪問到的數(shù)據(jù)(高 速緩沖存儲器遺漏的繊)存儲在由組索引300選擇的入口之?dāng)?shù)據(jù)部114(124)中。
在步驟510中，再填充判定部116(126)判定是否輸出數(shù)據(jù)存儲請求信號 302(303)，在輸出的情況下，前進到步驟511，在未輸出的情況下，前進到步驟 512。
在步驟511中，再填充判定部116(126)將處理器1000、1001訪問到的數(shù)據(jù)(高 速緩沖存儲器遺漏的繊)存儲在由組索引300選擇的入口之?dāng)?shù)據(jù)部114(124)中。
圖4-圖6表示在1次高速緩沖存儲器1002或1003中產(chǎn)生動態(tài)圖像 高速 緩沖存儲器遺漏，在由組索引300選擇的組的兩個入口，在將動態(tài)圖像處理設(shè)為 優(yōu)先屬性的通路0之入口中有有效的動態(tài)圖像數(shù)據(jù)，在通路1的入口中沒有有效 娜盼隋況。此時，在SI^各1中存儲高速緩沖存儲器遺漏的繊。
圖4示出此時的再i真充判定部116的控制狀態(tài)，拋Tf且字和粗線表示的部分。
圖5 ，高速緩沖存儲器遺漏產(chǎn)生的瞬間之高速緩沖存儲器各部的狀態(tài)，圖 6標(biāo)存儲完高速緩沖存儲器遺漏的,之狀態(tài)。
這里，iM各1由于優(yōu)先屬性存儲部125的值為聲音處理的值，在 部124 中原^儲聲音數(shù)據(jù)，但由于M組索引300選擇的入口偶爾未存儲數(shù)據(jù)，所以 存儲高速緩沖存儲器遺漏的動態(tài)圖像數(shù)據(jù)。 (下面，將'在通路l的選擇的入口中 未存儲 ，表現(xiàn)為'ii^各1中有SiT )
下面，將戰(zhàn)高速緩沖存儲器的操作說明為圖1的系統(tǒng)整體的動作。這里， 作為數(shù)據(jù)屬性，有動態(tài)圖像、聲音、共享(通信、靜止圖像)、其它(文本)等4種， 盡管對于處理為5種而言，M^ft量僅為兩個，但可知S31動態(tài)改寫這些屬性， 可有效活用高速緩沖存儲器。
圖7-圖15標(biāo)圖1所示的系統(tǒng)的動作。在這些圖中， 屬性定義1標(biāo) 用于區(qū)別設(shè)置在2次高速緩沖存儲器中的繊屬性之濃淡處理圖案， 屬性定 義2表示用于區(qū)別設(shè)置在1次高速緩沖存儲器中的繊屬性之濃淡處理圖案。
這里，首先在1次高速緩沖存儲器的通路0之優(yōu)先屬性存儲部中存儲動態(tài)圖像處理，在M^各1的優(yōu)先屬性存儲部中存儲聲音處理，在2次高速緩沖存儲器的 iB各0之優(yōu)先屬性存儲部中存儲處理器序號0，在逾珞1的優(yōu)先屬性存儲部中存儲 處理器序號l。
圖7中，處理器1000執(zhí)行動態(tài)圖像處理，將 存儲在1次高速緩沖存儲器、 2次高速緩沖存儲器中。執(zhí)行圖3的,存儲方法的步驟502。
圖8中，處理器1000再次執(zhí)行圖像處理，將 存儲在1次高速緩沖存儲器、 2次高速緩沖存儲器中。執(zhí)行圖3的數(shù)據(jù)存儲方法的步驟505和511。就l次高速 緩沖存儲器而言，M^各1優(yōu)先聲音處理，但因為通路1中有空席，所以存儲動態(tài) 圖像處理的娜。就2次高速緩沖存儲器而言，iK各1優(yōu)先于處理器1001，但因 為通路1中有空席，所以存儲處理器1000的數(shù)據(jù)。
圖9中，處理器1執(zhí)行動態(tài)圖像處理，將 存儲在1次高速緩沖存儲器、2 次高速緩沖存儲器中。就1次高速緩沖存儲器而言，執(zhí)行圖3的數(shù)據(jù)存儲方法的 步驟502，就2次高速緩沖存儲器而言，執(zhí)行步驟508、 509。就2次高速緩沖存 儲器而言，由于M5各1優(yōu)先于處理器1001，所以逐出之前存儲的處理器100的數(shù) 據(jù)。
圖10中，處理器O執(zhí)行聲音處理，將 存儲在1次高速緩沖存儲器、2次 高速緩沖存儲器中。就1次高速緩沖存儲器而言，執(zhí)行圖3的數(shù)據(jù)存儲方法的步 驟508、 509，就2次高速緩沖存儲器而言，執(zhí)行步驟506、 507。逐出設(shè)置于1次 高速緩沖存儲器勤2的M^各1 (聲音處理優(yōu)先)中的動態(tài)圖像繊，設(shè)置聲音f^。
圖11中，處理器1執(zhí)行聲音處理，將 存儲在1次高速緩沖存儲器、2次 高速緩沖存儲器中。就1次高速緩沖存儲器而言，執(zhí)行圖3的數(shù)據(jù)存儲方法的步 驟502，就2次高速緩沖存儲器而言，執(zhí)行步驟506、 507。
圖12中，處理器O中，動態(tài)圖像處理的處理消失，將M^各0的優(yōu)先屬性部變 更為共享。圖26示出OS在處理的消失生成時、改寫優(yōu)先屬性部的值之原理。
圖26中，辦al、 a2對應(yīng)于處理A，禾醉bl、 b2對應(yīng)于處理B，禾辦cl、 c2對應(yīng)于處理C。禾驕al是用戶準(zhǔn)備的禾雜，是當(dāng)處理A消失時，設(shè)定、變更或 刪除針對分配給處理A的通路之優(yōu)先屬性的程序。程序a2是用戶準(zhǔn)備的程序，是 當(dāng)生成處理A時，設(shè)定、，^i滁針對分配給處理A的M^之優(yōu)先屬性的禾號。 禾Mi^bl、 b2、 cl、 c2就對應(yīng)的處理而言也一樣。OS在處理消失時、生成時，調(diào)用 對應(yīng)的禾將。圖中，OS使處理A消失，拋Tf歸al，設(shè)定優(yōu)先屬性部的值。例如在圖12的情況等下，程序ai的內(nèi)容是'將優(yōu)先于消Mb理;^i路的優(yōu)先屬性部 改寫成"共享"'。另外，禾聘a2的內(nèi)容是'將優(yōu)先于械處理;tM^各的優(yōu)先屬性
部改寫成"動態(tài)圖像"'。另外，用戶未必需要準(zhǔn)備，聘al、 a2雙方，也可僅準(zhǔn)備 一方。禾蹄bl、 b2、 cl、 c2也一樣。
圖13中，處理器0執(zhí)ffil信處理，將,存儲在1次高速緩沖存儲器、2次 高速緩沖存儲器中。就1次高速緩沖存儲器而言，執(zhí)行圖3的數(shù)據(jù)存儲方法的步 驟508、 509。
圖14中，處理器0執(zhí)行文本顯示，將 存儲在2次高速緩沖存儲器中。但 是，由于1次高速緩沖存儲器中沒有空席，所以未存儲。就1次高速緩沖存儲器 而言，執(zhí)行圖3的,存儲方法的步驟512，就2次高速緩沖存儲器而言，執(zhí)行步 驟506、 507。
圖15中，處理器0按與圖14不同的地itt執(zhí)行文本顯示，將 存儲在2 次高速緩沖存儲器中。這次由于1次高速緩沖存儲器中有空席，所以將數(shù)據(jù)存儲 在1次高速緩沖存儲器中。就1次高速緩沖存儲器、2次高速緩沖存儲器而言，執(zhí) 行圖3的 存儲方法的步驟502 。
如上所述，通艦高速緩沖存儲器的每個通路指定優(yōu)先的數(shù)據(jù)屬性，該通路 不會被其它屬性的數(shù)據(jù)所占據(jù)，同時，即便優(yōu)先的數(shù)據(jù)屬性是不同的數(shù)據(jù)，只要 高速緩沖存儲器中有未存儲數(shù)據(jù)的通路，貝憂許存儲數(shù)據(jù)，所以可將空區(qū)域有效 活用于具有其它屬性的翻。
另外，作為繊屬性，具備共享及其它，從而即便在數(shù)據(jù)屬性比M^各數(shù)量多 的情況下，也可按照優(yōu)先屬性來將數(shù)據(jù)存儲在高速緩沖存儲器中，并且有效利用 高速緩沖存儲器的空區(qū)域，提高高速緩沖存儲器擊中率。
另外，即便是未*細(xì)作優(yōu)先屬性的 屬性之?dāng)?shù)據(jù)，只要在屬于選擇步驟中 被選擇的組之入口中有未存儲有效數(shù)據(jù)的入口，貝U將數(shù)據(jù)存儲在該入口中，所以 可有效利用。
處理器iooo當(dāng)不必進行動態(tài)圖像處理時，通過將as各0的優(yōu)先屬性改寫成共
享，將邂各0有效利用于通信處理中。對應(yīng)于此時的狀況，動態(tài)改寫優(yōu)先屬性， 從而可進一步有效利用高速緩沖存儲器，高速緩沖存儲器的擊中率變高。
此外，M31l頓處理ID來代替原來的 屬性作為 屬性，可簡化系統(tǒng)構(gòu) 成，艦4頓處理器序號來^i^屬性，可簡化多處理器系統(tǒng)實施本發(fā)明時的2次高速緩沖存儲器的管理。
(第2實施方式)
圖16是表示本發(fā)明第2實施方式的系統(tǒng)構(gòu)成的框圖。該圖的系統(tǒng)與圖1相比， 不同之處在于具備1次高速緩沖存儲器2002、 2003來代替1次高速緩沖存儲器 1002、 1003。下面，向相同的構(gòu)成要素附加相同符號，所以省略說明，主要說明 不同點。
就1次高速緩沖存儲器2002、 2003而言，各通路內(nèi)的優(yōu)先屬性存儲部存儲兩 鋪先屬性這點上與圖1不同。由此，可知在保持在優(yōu)先屬性存儲部的兩個優(yōu)先 屬性中一個屬性的處理產(chǎn)生與另一屬性的處理排他的情況下，可進一步有效活用 高速緩沖存儲器的空區(qū)域。
圖17-20表示圖16的本發(fā)明系統(tǒng)的動作。這里，在1次高速緩沖存儲器的通 路0之優(yōu)先屬性存儲部中存儲動態(tài)圖像處理與通信處理，在通路1的優(yōu)先屬性存 儲部中存儲聲音處理與靜止圖像處理，在2次高速緩沖存儲器的通路0之優(yōu)先屬 性存儲部中存儲處理器序號0，在通路1的優(yōu)先屬性存儲部中存儲處理器序號1 。 在這些圖中， 屬性定義3表示用于區(qū)別設(shè)置在2次高速緩沖存儲器中的 屬性之濃淡處理圖案， 屬性定義4表示用于區(qū)別設(shè)置在1次高速緩沖存儲器 中的數(shù)據(jù)屬性之濃淡處理圖案。
圖17中，處理器1000執(zhí)fi^J態(tài)圖像處理，將 存儲在1次高速緩沖存儲 器、2次高速緩沖存儲器中。
圖18中，處理器1000再次執(zhí)行動態(tài)圖像處理，將自存儲在l次高速緩沖 存儲器、2次高速緩沖存儲器中。
圖19中，處理器1000完成動態(tài)圖像處理，開始通信處理。將,存儲在1 次高速緩沖存儲器、2次高速緩沖存儲器中。
圖20中，處理器1000再次執(zhí)^fl信處理，將 存儲在1次高速緩沖存儲 器、2次高速緩沖存儲器中。
如上所述，通過在優(yōu)先屬性存儲機構(gòu)中存儲兩個以上優(yōu)先屬性，在一個屬性 處理與另一屬性的處理排他地產(chǎn)生的情況下，可進一步有效活用高速緩沖存儲器 的空區(qū)域。
(實施方式3)
圖21是表示第3實施方式的系統(tǒng)構(gòu)成的框圖。該系統(tǒng)與圖1 B^的系統(tǒng)相比，20091
不同之處在于具備1次高速緩沖存儲器3002、 3003來代替1次高速緩沖存儲器 2002、 2003。下面，向相同的構(gòu)成要素附加相同符號，所以省略說明，主要說明 不同點。
不同之處在于，1次高速緩沖存儲器3002、 3003中的各數(shù)據(jù)屬性存儲部不是
以每個入口而是以3i^各o來僅存儲i個存儲于as各0的入口中的織之?dāng)?shù)據(jù)屬性。
由此，遞各0僅存儲優(yōu)先屬性的麵，M^各l與第l、第2實施方式一樣，存儲優(yōu) 先屬性的數(shù)據(jù)、禾瞎空席情況下不同的優(yōu)先屬性之?dāng)?shù)據(jù)。 圖22表示圖21的本發(fā)明的系統(tǒng)狀態(tài)。
圖22中，數(shù)據(jù)屬性定義5表示用于區(qū)別設(shè)置在2次高速緩沖存儲器中的數(shù)據(jù) 屬性之濃淡處理圖案，數(shù)據(jù)屬性定義6表示用于區(qū)別設(shè)置在1次高速緩沖存儲器 中的，屬性之濃淡處理圖案。
這里，示出僅處理器300動作并經(jīng)過時間后的高速緩沖存儲器的狀態(tài)。在1 次高速緩沖存儲器的SJE各O中設(shè)置動態(tài)圖像數(shù)據(jù)，繊連續(xù)。但是，在il^各l中， 除聲音數(shù)據(jù)外，還設(shè)置共享屬性的數(shù)據(jù)。這是因為聲音數(shù)據(jù)中越是動態(tài)圖像數(shù)據(jù) 越?jīng)]有連續(xù)性，所以多少有空區(qū)域，因此可有效利用共享屬性的 。
如上所述，就位于高速緩沖存儲器中的多個51^各的一部分而言，對多個入口 設(shè)置一個數(shù)據(jù)屬性存儲機構(gòu)，將該機構(gòu)用于數(shù)據(jù)連續(xù)性高的處理，從而可節(jié)約數(shù) 據(jù)屬性存儲用的存儲器。
(第4實施方式)
圖23是標(biāo)第4實施方式的系統(tǒng)構(gòu)成的框圖。這里，將高速緩沖存儲器全部 用于指令存儲。該圖的系統(tǒng)與圖1所示系統(tǒng)大致相同，但具有指令總線4006、內(nèi) 部指令總線4014、內(nèi)部指令總線4024來代替數(shù)據(jù)總線1006、內(nèi)部數(shù)據(jù)總線1014、 內(nèi)部數(shù)據(jù)總線1024。這些總線既可以是與娜總線獨立的總線，也可以是與麵 復(fù)用的總線。
圖24-圖25 ^圖23所示系統(tǒng)的動作。
圖24中，處理器O執(zhí)行動態(tài)圖像處理、聲音處理、通信，將指令存儲在l次 高速緩沖存儲器、2次高速緩沖存儲器中。因為指令的連續(xù)性高，所以在il^各0的 幾乎都設(shè)置動態(tài)圖像處理的指令。
圖25中，因為動態(tài)圖像處理結(jié)束，所以通路0對^h入口^P無效化，將優(yōu) 先屬性存儲部的iK為共享。通過一齊無效化有效比特存儲部的值來執(zhí)行高速緩
16沖存儲器的無效化。圖26中示出OS在^和消失處理時、執(zhí)行設(shè)定優(yōu)先屬性的 禾聘之原理，但在處理消失時，通過執(zhí)行該f跪也可執(zhí)行高速緩沖存儲器的無效 化。例如，，辨al在處理A消失時，對于鵬0，飾無效化數(shù)據(jù)屬性與消失的 處理之優(yōu)先屬性一致的有效比特。
若無效{ 路0，貝岫于動態(tài)圖像處理與通信的指令密集堵在通路0中，所 以此后也不可能存儲聲音處理的指令。但是，艦無效tt3a各0,當(dāng)之后要將聲音 處理的指令存儲在高速緩沖存儲器中時，若未將通信指令存儲在M5各0中，則可 存儲聲音處理的指令。
如上所述，在是存儲指令的指令高速緩沖存儲器的情況下，由于在處理消失 時全部無效化優(yōu)先屬性與消失的處理之屬性一致的通路之有效比特，所以可期待 更高的高速緩沖存儲器利用效率。
另外，^M各實施方式中，i頓處理ID來作為1次高速緩沖存儲器的數(shù)據(jù) 屬性，但也可代之以地址的上位比特。若可事先設(shè)定成各個數(shù)據(jù)的上位±也址不重 合，貝他可4頓地址的上位比特來代替 屬性。此時，沒有處理ID的系統(tǒng)也可 實施本發(fā)明。
另外，在各實施方式中，對^^HI^各設(shè)置優(yōu)先屬性，但也可對齡入口設(shè)置， 也可對由多個入口構(gòu)成的組來設(shè)置。
另外，鄉(xiāng)3實施方式中，鄉(xiāng)各0中具鄉(xiāng)持一個娜屬性的繊屬性存儲 部，{旦也可省略該,屬性存儲部。
另外，在各實施方式中，公開了兩個通路組相聯(lián)的高速緩沖存儲器，但通路 的數(shù)量不限于兩個。同時，纟微量、線 的大小也可以是另啲。
產(chǎn)處的可利用性
本發(fā)明適用于組相聯(lián)方式的高速緩沖存儲器，例如單片(on chip)高速緩沖存 儲器、斷開芯片(off chip)高速緩沖存儲器、數(shù)據(jù)高速緩沖存儲器、指令高速緩 沖存儲器等中。另外，本發(fā)明的系統(tǒng)、數(shù)據(jù)存儲方法可適用于處理多種數(shù)據(jù)的裝 置、例如執(zhí)行動態(tài)圖像的編碼鄉(xiāng)軒馬之DVD記錄器、數(shù)字電視、機頂盒、便攜電 話機、它們的復(fù)合設(shè)備等中。
權(quán)利要求
1、一種系統(tǒng)，其特征在于具備第1處理器；用于第1處理器的第一1次高速緩沖存儲器；第2處理器；用于第2處理器的第二1次高速緩沖存儲器；和用于第1處理器和第2處理器的2次高速緩沖存儲器，所述2次高速緩沖存儲器，是組關(guān)聯(lián)方式的高速緩沖存儲器，具備由保持?jǐn)?shù)據(jù)與標(biāo)簽的多個入口構(gòu)成的多個通路；第1保持機構(gòu)，對每個通路保持表示應(yīng)優(yōu)先存儲之?dāng)?shù)據(jù)種類的優(yōu)先屬性；第2保持機構(gòu)，配備于多個通路中至少第1通路中，對該通路的每個入口保持表示保持在該入口中的數(shù)據(jù)種類之?dāng)?shù)據(jù)屬性；和控制機構(gòu)，使從處理器輸出的數(shù)據(jù)屬性與第1保持機構(gòu)中保持的優(yōu)先屬性一致的通路優(yōu)先，執(zhí)行入口的替換控制，所述控制機構(gòu)還在高速緩沖遺漏時，(a)在屬于通過來自處理器的地址選擇的組之入口中，在第1通路入口中存儲有效的數(shù)據(jù)，(b)該入口的數(shù)據(jù)屬性與來自處理器的數(shù)據(jù)屬性及第1通路的優(yōu)先屬性一致，并且(c)在屬于選擇的所述組之入口中第1通路之外的其它通路之入口中沒有有效數(shù)據(jù)的情況下，在該其它通路的入口中存儲數(shù)據(jù)。
2、 根據(jù)權(quán)利要求1戶，的系統(tǒng)，其特征在于M^優(yōu)先屬性基于戶;M第1以及第2處理器的處理^序號。
3、 根據(jù)權(quán)利要求2戶脫的系統(tǒng)，其特征在于戶脫第i處理器,2處理器在戶;M^ 1保持機構(gòu)中設(shè)定、'頓^f滁優(yōu)先屬性。
4、 根據(jù)權(quán)利要求i戶;M的系統(tǒng)，其特征在于還具備改寫機構(gòu)，在處理消失時，將在消失的處理中被優(yōu)先的通路的第1保 持機構(gòu)的優(yōu)先屬性改寫成表示賄的屬性。
全文摘要
本發(fā)明的高速緩沖存儲器是一種組相聯(lián)方式的高速緩沖存儲器，其中，具備由保持?jǐn)?shù)據(jù)與標(biāo)簽的多個入口構(gòu)成之多個通路(way)；第1保持機構(gòu)，對每個通路保持表示應(yīng)優(yōu)先存儲之?dāng)?shù)據(jù)種類的優(yōu)先屬性；第2保持機構(gòu)，配備于多個通路中至少第1通路中，對該通路的每個入口保持表示保持在該入口中的數(shù)據(jù)種類之?dāng)?shù)據(jù)屬性；和控制機構(gòu)，優(yōu)先從處理器輸出的數(shù)據(jù)屬性與第1保持機構(gòu)中保持的優(yōu)先屬性一致的通路，執(zhí)行入口的替換控制，所述控制機構(gòu)還在高速緩沖存儲器遺漏時，(a)在屬于利用來自處理器的地址選擇的組之入口中第1通路入口中存儲有效的數(shù)據(jù)，(b)該入口的數(shù)據(jù)屬性與來自處理器的數(shù)據(jù)屬性及第1通路的優(yōu)先屬性一致，并且(c)在屬于選擇的所述組之入口中第1通路之外的其它通路之入口中沒有有效數(shù)據(jù)的情況下，在該其它通路的入口中存儲數(shù)據(jù)。
文檔編號G06F12/08GK101488103SQ200910004659
公開日2009年7月22日 申請日期2005年5月31日 優(yōu)先權(quán)日2004年5月31日
發(fā)明者吉岡志郎 申請人:松下電器產(chǎn)業(yè)株式會社