專利名稱：半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置技術(shù)，尤其涉及含有非易失性存儲(chǔ)器 和信息處理裝置的信息處理系統(tǒng)及存儲(chǔ)模塊的控制方法中適用的有效 的技術(shù)。
背景技術(shù)：
現(xiàn)在技術(shù)中，存在閃存(32M比特容量)和靜態(tài)隨機(jī)存取存儲(chǔ)器 (SRAM(4M比特容量))通過(guò)棧芯片一體密封為FBGA(Fine pitch Ball GridArray:精細(xì)傾斜球狀網(wǎng)陣排列)型封裝的復(fù)合型半導(dǎo)體存儲(chǔ)器。 閃存和SRAM中，對(duì)于FBGA型封裝的輸入輸出電極，通用地址輸入 端子和數(shù)據(jù)輸入輸出端子。但各控制端子分別獨(dú)立(例如參照非專利 文獻(xiàn)1)。
并且，存在閃存(1GM比特容量)和動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM (512M比特容量))通過(guò)棧芯片一體密封為FBGA(Fine pitch Ball Grid Array)型封裝的復(fù)合型半導(dǎo)體存儲(chǔ)器。閃存和動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器中， 對(duì)于FBGA型封裝的輸入輸出電極，地址輸入端子、數(shù)據(jù)輸入輸出端 子及各控制端子分別獨(dú)立(例如參照非專利文獻(xiàn)2)。
并且，存在閃存芯片和DRAM芯片一體密封為引線框架型封裝的 復(fù)合型半導(dǎo)體存儲(chǔ)器。該復(fù)合型半導(dǎo)體存儲(chǔ)器中，閃存和DRAM對(duì)于 封裝的輸入輸出電極，地址輸入端子、數(shù)據(jù)輸入輸出端子及控制端子 通用地輸入輸出(例如參照專利文獻(xiàn)1的圖1及圖15、專利文獻(xiàn)2)。
并且，還存在作為主存儲(chǔ)設(shè)備而進(jìn)行處理的由閃存、高速緩沖存 儲(chǔ)器、控制器、CPU構(gòu)成的系統(tǒng)(例如參照專利文獻(xiàn)3的圖1)。并且，還存在由閃存、DRAM、傳送控制電路構(gòu)成的半導(dǎo)體存儲(chǔ) 器(例如參照專利文獻(xiàn)4的圖2、專利文獻(xiàn)5)。
并且，存在連接多個(gè)同一種類的存儲(chǔ)器而成的存儲(chǔ)模塊(參照專 利文獻(xiàn)6、專利文獻(xiàn)7)。
非專利文獻(xiàn)l:"複合乂千!J (7夕、乂夕KCSP) 7，、;/V二^千 U +RAM f—夕、乂一卜"、形名LRS1380、 [online]、平成13年12月 10日、、>亇一7°株式會(huì)社、[平成14年8月21日検索]、O夕一才"乂 卜<URL:http〃www.sharp.co.jp/products/device/flash/cmlist.html>
非專利文獻(xiàn)2: "MCP f—夕、乂一卜"、形名KBE00F005A-D411、 平成17年6月、三星電子株式會(huì)社、[平成18年4月10日検索]、< URL: 1177550776718—0.aspx family_cd=MCPO〉
專利文獻(xiàn)l:日本特開平05-299616號(hào)公報(bào) 專利文獻(xiàn)2:歐洲專利申請(qǐng)公開第0566306號(hào)說(shuō)明書 專利文獻(xiàn)3:日本特開平07-146820號(hào)公報(bào) 專利文獻(xiàn)4:日本特開2001-5723號(hào)公報(bào) 專利文獻(xiàn)5:日本特開2002-366429號(hào)公報(bào) 專利文獻(xiàn)6:日本特開2002-7308號(hào)公報(bào) 專利文獻(xiàn)7:日本特開2004-192616號(hào)公報(bào)

發(fā)明內(nèi)容
本申請(qǐng)的發(fā)明人等在本申請(qǐng)之前分析了由移動(dòng)電話及其所使用的 處理器、閃存、隨機(jī)存取存儲(chǔ)器構(gòu)成的信息處理系統(tǒng)。
如圖50所示，移動(dòng)電話中使用信息處理裝置PRC和存儲(chǔ)模塊 MCM1及MCM2。信息處理裝置PRC由中央運(yùn)算裝置CPU、 SRAM控 制器SRC、 DRAM控制器DRC及NAND型閃存控制器NDC構(gòu)成。存儲(chǔ)模塊MCM1由NOR型閃存NOR FLASH和SRAM構(gòu)成。存儲(chǔ)模塊 MCM2由NAND型閃存NAND FLASH和DRAM構(gòu)成。信息處理裝置 PRC對(duì)存儲(chǔ)模塊MCM1及MCM2進(jìn)行存取，進(jìn)行數(shù)據(jù)的讀出及寫入。
接通電源后，信息處理裝置PRC讀出NOR型閃存NOR FLASH 中存儲(chǔ)的引導(dǎo)數(shù)據(jù)，啟動(dòng)本身。之后，信息處理裝置PRC從NOR型 閃存NOR FLASH中根據(jù)需要讀出應(yīng)用程序，由中央運(yùn)算裝置CPU來(lái) 執(zhí)行。SRAM及DRAM作為工作存儲(chǔ)器而發(fā)揮作用，保存中央運(yùn)算裝 置CPU的運(yùn)算結(jié)果。
NAND型閃存NAND FLASH中主要存儲(chǔ)音樂(lè)數(shù)據(jù)、動(dòng)態(tài)圖像圖 像數(shù)據(jù)，信息處理裝置PRC根據(jù)需要從NAND型閃存NAND FLASH 將音樂(lè)數(shù)據(jù)、動(dòng)態(tài)圖像圖像數(shù)據(jù)讀出到DRAM，進(jìn)行音樂(lè)及動(dòng)態(tài)圖像 圖像的重放。近些年來(lái)，以移動(dòng)電話為代表的移動(dòng)設(shè)備的多功能化越 來(lái)越發(fā)展，需要處理多樣化的接口。
如圖50所示，現(xiàn)在的CPU按照不同的存儲(chǔ)設(shè)備而具有控制器， 與存儲(chǔ)器并聯(lián)連接。進(jìn)一步，移動(dòng)電話處理的應(yīng)用程序、數(shù)據(jù)、工作 區(qū)域隨著移動(dòng)電話上附加的功能(音樂(lè)、游戲等的配送等)的增加而 變大，需要較大存儲(chǔ)容量的存儲(chǔ)器。
因此，導(dǎo)致連接CPU和存儲(chǔ)器的信號(hào)布線數(shù)增加，基板成本增加， 噪聲增加，信號(hào)隊(duì)列增加，無(wú)法應(yīng)對(duì)移動(dòng)電話的低成本化、高速化、 小型化。
因此，本發(fā)明的目的之一是提供一種高速且低成本的信息處理系 統(tǒng)，減少信息處理裝置和存儲(chǔ)器之間、存儲(chǔ)器和存儲(chǔ)器之間的信號(hào)布 線數(shù)，能夠確保存儲(chǔ)器容量的擴(kuò)展性，并且使用性良好。
本發(fā)明的具有代表性的方法如下所示。串聯(lián)連接信息處理裝置、
9動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器、NOR型閃存、NAND型閃存，并安裝到一個(gè)封 裝體上，在封裝體上設(shè)置用于進(jìn)行和半導(dǎo)體芯片的布線的電極、用于 進(jìn)行封裝體和封裝體外部的連接的電極。
在從信息處理裝置到各存儲(chǔ)器的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器、NOR型閃 存、NAND型閃存的讀出請(qǐng)求中包含請(qǐng)求目標(biāo)的識(shí)別信息，進(jìn)一步， 數(shù)據(jù)的讀出中包括傳送源的識(shí)別信息。
在從信息處理裝置到各存儲(chǔ)器的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器、NOR型閃 存、NAND型閃存的讀出請(qǐng)求中包含請(qǐng)求號(hào)碼的信息，進(jìn)一步，數(shù)據(jù) 的讀出中包括響應(yīng)號(hào)碼的信息。
由各存儲(chǔ)器可生成與從信息處理裝置到各存儲(chǔ)器的動(dòng)態(tài)隨機(jī)存取 存儲(chǔ)器、N0R型閃存、NAND型閃存的讀出請(qǐng)求所對(duì)應(yīng)的請(qǐng)求號(hào)碼的信息。
在從各存儲(chǔ)器的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器、NOR型閃存、NAND型閃 存讀出數(shù)據(jù)時(shí)，可預(yù)先輸出讀出數(shù)據(jù)的延時(shí)信息。
可從信息處理裝置進(jìn)行各存儲(chǔ)器的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器、NOR型 閃存、NAND型閃存所具有的請(qǐng)求隊(duì)列及響應(yīng)隊(duì)列的預(yù)約請(qǐng)求。
到信息處理裝置的各存儲(chǔ)器之間的數(shù)據(jù)讀出順序可根據(jù)讀出的次 數(shù)動(dòng)態(tài)地確定。進(jìn)一步，讀出次數(shù)可程序化。
接通電源后，信息處理裝置可進(jìn)行控制，以對(duì)串聯(lián)連接的各存儲(chǔ) 器確定識(shí)別信息。
可進(jìn)行如下控制與輸入到存儲(chǔ)器的讀出請(qǐng)求的時(shí)間順序無(wú)關(guān)， 不等待慢的讀出數(shù)據(jù)，發(fā)送快的讀出數(shù)據(jù)?？蛇M(jìn)行如下控制使接收各存儲(chǔ)器的讀出請(qǐng)求的電路、發(fā)送讀出 的數(shù)據(jù)的電路的動(dòng)作獨(dú)立地進(jìn)行。
可進(jìn)行如下控制使寫入動(dòng)作和讀出動(dòng)作獨(dú)立地進(jìn)行。
可進(jìn)行如下控制使各存儲(chǔ)器的時(shí)鐘頻率根據(jù)需要變更。
上述信息處理裝置從NAND型閃存讀出數(shù)據(jù)時(shí)，進(jìn)行錯(cuò)誤檢測(cè)和 校正，在寫入時(shí)，對(duì)未正確進(jìn)行寫入的不良地址進(jìn)行代替處理。
根據(jù)本發(fā)明，能夠?qū)崿F(xiàn)一種高速且低成本的信息處理系統(tǒng)，能夠 確保存儲(chǔ)容量的擴(kuò)展性，且使用性良好。


圖1是表示適用了本發(fā)明的信息處理系統(tǒng)的一個(gè)構(gòu)成例的構(gòu)成圖。
圖2是表示適用了本發(fā)明的信息處理系統(tǒng)的電源接通時(shí)的一個(gè)動(dòng) 作例的圖。
圖3是表示對(duì)寄存器的數(shù)據(jù)設(shè)定動(dòng)作的一例的流程圖。 圖4是對(duì)寄存器設(shè)定的數(shù)據(jù)的一例。 圖5是表示對(duì)寄存器的數(shù)據(jù)設(shè)定動(dòng)作的一例的流程圖。 圖6是對(duì)寄存器設(shè)定的數(shù)據(jù)的一例。 圖7是表示延時(shí)輸出動(dòng)作的一例的流程圖。 圖8是表示隊(duì)列的預(yù)約動(dòng)作的一例的流程圖。 圖9是表示適用了本發(fā)明的信息處理系統(tǒng)的地址映射的一例的說(shuō) 明圖。
圖10是表示構(gòu)成適用了本發(fā)明的信息處理系統(tǒng)的存儲(chǔ)器的構(gòu)成 的一例的圖。
圖11是表示在適用了本發(fā)明的信息處理系統(tǒng)內(nèi)產(chǎn)生的對(duì)請(qǐng)求的動(dòng)作的一例的流程圖。
圖12是表示對(duì)適用了本發(fā)明的信息處理系統(tǒng)中的響應(yīng)的動(dòng)作的 一例的流程圖。
圖13是表示對(duì)適用了本發(fā)明的信息處理系統(tǒng)中的響應(yīng)的動(dòng)作的 一例的流程圖。
圖14是表示響應(yīng)排序電路的動(dòng)作的流程圖。
圖15是表示響應(yīng)排序電路的響應(yīng)優(yōu)先順序的變更動(dòng)作的一例的圖。
圖16是表示適用了本發(fā)明的信息處理系統(tǒng)的時(shí)鐘控制動(dòng)作的一 例的流程圖。
圖17是表示構(gòu)成適用了本發(fā)明的信息處理系統(tǒng)的存儲(chǔ)器的存儲(chǔ) 電路的構(gòu)成的一例的圖。
圖18是表示構(gòu)成適用了本發(fā)明的信息處理系統(tǒng)的存儲(chǔ)器的構(gòu)成 的一例的圖。
圖19是表示響應(yīng)排序電路的響應(yīng)優(yōu)先順序的變更動(dòng)作的一例的圖。
圖20是表示構(gòu)成適用了本發(fā)明的信息處理系統(tǒng)的存儲(chǔ)器的存儲(chǔ) 電路的構(gòu)成的一例的圖。
圖21是表示構(gòu)成適用了本發(fā)明的信息處理系統(tǒng)的存儲(chǔ)器的構(gòu)成 的一例的圖。
圖22是表示響應(yīng)排序電路的響應(yīng)優(yōu)先順序的變更動(dòng)作的一例的圖。
圖23是表示構(gòu)成適用了本發(fā)明的信息處理系統(tǒng)的存儲(chǔ)器的存儲(chǔ) 電路的構(gòu)成的一例的圖。
圖24是表示對(duì)適用了本發(fā)明的信息處理系統(tǒng)中的錯(cuò)誤響應(yīng)的動(dòng) 作的一例的流程圖。
圖25是表示適用了本發(fā)明的信息處理系統(tǒng)中的動(dòng)作波形的一例的圖。
圖26是表示適用了本發(fā)明的信息處理系統(tǒng)中的動(dòng)作波形的一例 的圖。圖28是表示適用了本發(fā)明的信息處理系統(tǒng)中的動(dòng)作波形的一例 的圖。
圖29是表示適用了本發(fā)明的信息處理系統(tǒng)中的動(dòng)作波形的一例 的圖。
圖30是表示適用了本發(fā)明的信息處理系統(tǒng)中的動(dòng)作波形的一例的圖。
圖31是表示適用了本發(fā)明的信息處理系統(tǒng)中的動(dòng)作波形的一例的圖。
圖32是表示適用了本發(fā)明的信息處理系統(tǒng)中的動(dòng)作波形的一例 的圖。
圖33是表示適用了本發(fā)明的信息處理系統(tǒng)中的動(dòng)作波形的一例 的圖。
圖34是表示適用了本發(fā)明的信息處理系統(tǒng)中的動(dòng)作波形的一例的圖。
圖35是表示適用了本發(fā)明的信息處理系統(tǒng)中的動(dòng)作波形的一例 的圖。
圖36是表示適用了本發(fā)明的信息處理系統(tǒng)中的動(dòng)作波形的一例 的圖。
圖37是表示適用了本發(fā)明的信息處理系統(tǒng)中的動(dòng)作波形的一例 的圖。
圖38是表示適用了本發(fā)明的信息處理系統(tǒng)的構(gòu)成圖。
圖39是表示適用了本發(fā)明的信息處理系統(tǒng)的構(gòu)成圖。
圖40是表示適用了本發(fā)明的信息處理系統(tǒng)的構(gòu)成圖。
圖41是表示適用了本發(fā)明的信息處理系統(tǒng)的構(gòu)成圖。
圖42是表示適用了本發(fā)明的信息處理系統(tǒng)的構(gòu)成圖。
圖43是表示本發(fā)明的存儲(chǔ)信息處理系統(tǒng)的安裝方式的一例的圖。
圖44是表示本發(fā)明的存儲(chǔ)信息處理系統(tǒng)的安裝方式的一例的圖。
圖45是表示本發(fā)明的存儲(chǔ)信息處理系統(tǒng)的安裝方式的一例的圖。
圖46是表示本發(fā)明的存儲(chǔ)信息處理系統(tǒng)的安裝方式的一例的圖。
圖47是表示本發(fā)明的存儲(chǔ)信息處理系統(tǒng)的安裝方式的一例的圖。圖48是表示利用了本發(fā)明的存儲(chǔ)信息處理系統(tǒng)的移動(dòng)電話的構(gòu) 成例的框圖。圖49是表示利用了本發(fā)明的存儲(chǔ)信息處理系統(tǒng)的移動(dòng)電話的構(gòu)成例的框圖。圖50是表示移動(dòng)電話中所使用的現(xiàn)有的存儲(chǔ)器構(gòu)成例的框圖。 圖51是適用了本發(fā)明的信息處理系統(tǒng)的構(gòu)成圖。標(biāo)號(hào)說(shuō)明CPU_CHIP:信息處理裝置CPUO、 CPU1、 CPU2、 CPU3:信息處理電路CON:存儲(chǔ)控制電路請(qǐng)求隊(duì)列RqQ:請(qǐng)求隊(duì)列RsQ:響應(yīng)隊(duì)列BotID:引導(dǎo)設(shè)備ID寄存器EndID:末端設(shè)備ID寄存器MEM:存儲(chǔ)模塊M0、 Ml、 M2:存儲(chǔ)芯片INIT:初始設(shè)定電路R叫IF:請(qǐng)求接口電路ResIF:響應(yīng)接口電路MemVL、 MemNVl、 MemNV2:存儲(chǔ)電路ReqIF:請(qǐng)求接口電路RqCkC:請(qǐng)求時(shí)鐘控制電路RqCT:請(qǐng)求隊(duì)列控制電路IDR: ID寄存器Bsig:引導(dǎo)設(shè)備識(shí)別信號(hào)RqCkO、 RqCkl、 RqCk2:請(qǐng)求時(shí)鐘 RsCkO、 RsCkl、 RsCk2:響應(yīng)時(shí)鐘 RqEN0、 RqENl、 RqEN2:請(qǐng)求允許信號(hào) RsEN0、 RsENl、 RsEN2:響應(yīng)允許信號(hào)14RqMuxO、 RqMuxl 、 RqMux2:請(qǐng)求信號(hào)RsMuxO、 RsMuxl、 RsMux2:響應(yīng)信號(hào)ckl、 ck2、 ck3、 ck4:時(shí)鐘信號(hào)BotID-AREA:引導(dǎo)設(shè)備ID存儲(chǔ)區(qū)域EndID-AREA:末端設(shè)備ID存儲(chǔ)區(qū)域InitPR-AREA:初始程序區(qū)域OSAP-AREA:程序存儲(chǔ)區(qū)域COPY-AREA:復(fù)制區(qū)域WORK-ARE A:工作區(qū)域DATA-AREA:數(shù)據(jù)區(qū)域REP-AREA:替代區(qū)域PwOn:電源接通期間RESET:復(fù)位期間BootIDSet:引導(dǎo)設(shè)備ID設(shè)定期間LinEn:連接確認(rèn)期間BootRD:引導(dǎo)數(shù)據(jù)讀出期間InitID: ID號(hào)碼設(shè)定期間Idle:空閑期間RqQI、 RqQXI、 RqQXO:請(qǐng)求隊(duì)列電路 IDR: ID寄存電路CPQ: ID比較電路RsQo、 RsQp:響應(yīng)隊(duì)列電路 STReg:狀態(tài)寄存電路 SCH:響應(yīng)排序電路 LRG:延時(shí)值輸出設(shè)定寄存器 RRG:響應(yīng)順序設(shè)定寄存器 RNB:請(qǐng)求號(hào)碼設(shè)定電路 CmdDec:命令解碼器 ContLogic:控制電路 RaddLat:行地址緩沖器15BankO、 Bankl、 Bank2、 Bank3、 Bank4、 Bank5、 Bank6、 Bank7: 存儲(chǔ)庫(kù)BotID:引導(dǎo)設(shè)備ID值 EndID:末端設(shè)備ID值DRAM、 DRAMO、 DRAM1:動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器 NOR: NOR型閃存NAND、 NANDO、 NAND1: NAND型閃存 HDD:硬盤MRAM:靜態(tài)隨機(jī)存取存儲(chǔ)器CHIPM1、 CHIPM2、 CHIP3M、 CHIP4M:半導(dǎo)體芯片PCB:印刷電路基板COVER:模塊的密封蓋PATH1 PATH5:焊接布線ANT:天線RF:無(wú)線塊SP:聲音編譯碼器塊SK:揚(yáng)聲器MK:麥克風(fēng)CPU:處理器DRAM:動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器LCD:液晶顯示部KEY:鍵盤MSM:存儲(chǔ)模塊CPU—MAIN:信息處理裝置SLP:信息處理系統(tǒng)PRC:信息處理裝置MCM1、 MCM2:存儲(chǔ)模塊CPU:中央運(yùn)算裝置SRC、 DRAC、 NDC:存儲(chǔ)控帝ij器 NOR FLASH: NOR型閃存 SRAM:靜態(tài)隨機(jī)存取存儲(chǔ)器 NAND FLASH: NAND型閃存 DRAM:動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器具體實(shí)施方式
以下參照附圖詳細(xì)說(shuō)明本發(fā)明的實(shí)施方式。在實(shí)施方式中，構(gòu)成 各塊的電路元件無(wú)特別限定，通過(guò)公知的CMOS(互補(bǔ)型MOS晶體管) 等集成電路技術(shù)形成在單晶硅這樣的一個(gè)半導(dǎo)體基板上。(第1實(shí)施方式)圖1表示作為適用了本發(fā)明的第1實(shí)施方式的、由信息處理裝置 CPU—CHIP和存儲(chǔ)模塊MEM構(gòu)成的信息處理系統(tǒng)。以下分別進(jìn)行說(shuō)明。信息處理裝置CPU—CHIP由信息處理電路CPU0、 CPU1、 CPU2、 CPU3和存儲(chǔ)控制電路CON構(gòu)成。存儲(chǔ)控制電路CON包括請(qǐng)求隊(duì)列 RqQ、響應(yīng)隊(duì)列RsQ、引導(dǎo)設(shè)備ID寄存器BotID、末端設(shè)備ID寄存器 EndlD、請(qǐng)求號(hào)碼生成電路RqN、請(qǐng)求號(hào)碼生成寄存器RqNR。在CPU0、 CPU1、 CPU2、 CPU3中，通過(guò)存儲(chǔ)控制電路CON，從存儲(chǔ)模塊MEM 讀出并執(zhí)行OS、應(yīng)用程序及在應(yīng)用程序中進(jìn)行處理的數(shù)據(jù)。請(qǐng)求隊(duì)列RqQ存儲(chǔ)用于輸出到存儲(chǔ)模塊MEM的由CPU0、CPU1、CPU2、 CPU3所執(zhí)行的應(yīng)用程序的結(jié)果等。響應(yīng)隊(duì)列RsQ存儲(chǔ)用于輸 出到CPU0、 CPU1、 CPU2、 CPU3的從存儲(chǔ)模塊MEM讀出的應(yīng)用程序等。存儲(chǔ)模塊MEM由存儲(chǔ)芯片MO、 Ml、 M2構(gòu)成。并且，信息處理 裝置CPU一CHIP和存儲(chǔ)芯片M0、 Ml、 M2串聯(lián)連接。存儲(chǔ)芯片M0是 易失性存儲(chǔ)器，存儲(chǔ)芯片M1及M2是非易失性存儲(chǔ)器。代表性的易失 性存儲(chǔ)器包括存儲(chǔ)器陣列使用動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元的DRAM及模 擬靜態(tài)隨機(jī)存取存儲(chǔ)器PSRAM、使用了靜態(tài)隨機(jī)存取存儲(chǔ)單元的 SRAM等，本發(fā)明中可利用所有易失性存儲(chǔ)單元。在本實(shí)施方式中， 說(shuō)明存儲(chǔ)陣列中使用動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元的例子。非易失性存儲(chǔ)器可使用ROM (只讀存儲(chǔ)器)、EEPROM (電可擦 寫可編程ROM)、閃存、相變存儲(chǔ)器、磁性隨機(jī)存取存儲(chǔ)器MRAM、 變阻隨機(jī)存取存儲(chǔ)器ReRAM等。在本實(shí)施方式中，以閃存為例來(lái)說(shuō)明。并且，代表性的閃存包括NOR型閃存、AND型閃存、NAND型 閃存、ORNAND型閃存，本發(fā)明中可使用全部閃存。本發(fā)明中可使用 全部閃存。在本實(shí)施方式中，以NOR型閃存和NAND型閃存為例進(jìn)行說(shuō)明。雖不特別限定，但作為存儲(chǔ)芯片M0使用的典型的易失性存儲(chǔ)器 是利用了動(dòng)態(tài)存儲(chǔ)單元的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器，讀出時(shí)間為15ns左右， 具有約1G比特的存儲(chǔ)容量。雖不特別限定，但存儲(chǔ)芯片MO作為在信 息處理裝置CPU_CHIP中執(zhí)行應(yīng)用程序的暫時(shí)性的工作存儲(chǔ)器而使 用。雖不特別限定，但作為存儲(chǔ)芯片Ml而使用的典型的閃存利用 NOR型閃存單元，讀出時(shí)間為80ns左右，具有約1G比特的較大的存 儲(chǔ)容量。雖不特別限定，但存儲(chǔ)芯片Ml中存儲(chǔ)在信息處理裝置CPU—CHIP中執(zhí)行的OS、引導(dǎo)代碼、引導(dǎo)設(shè)備ID值、末端設(shè)備ID值及應(yīng)用程序等。雖不特別限定，但作為存儲(chǔ)芯片M2而使用的典型的閃存利用 NAND型閃存單元，讀出時(shí)間為25ps左右，具有約4G比特的存儲(chǔ)容 量。雖不特別限定，但存儲(chǔ)芯片M2中主要存儲(chǔ)用于在信息處理裝置 CPU—CHIP中進(jìn)行重放、錄音及錄像處理的必要的聲音數(shù)據(jù)、靜態(tài)圖 像數(shù)據(jù)、動(dòng)態(tài)圖像數(shù)據(jù)等。存儲(chǔ)芯片M0由初始設(shè)定電路INIT、請(qǐng)求接口電路ReqIF、響應(yīng) 接口電路ResIF、存儲(chǔ)電路MemVL構(gòu)成。請(qǐng)求接口電路ReqIF由請(qǐng)求 時(shí)鐘控制電路RqCkC、及請(qǐng)求隊(duì)列控制電路RqCT構(gòu)成。響應(yīng)接口電 路ResIF由響應(yīng)時(shí)鐘控制電路RsCkC、及響應(yīng)隊(duì)列控制電路RqCT構(gòu) 成。存儲(chǔ)電路MemVL無(wú)特別限定，是易失性存儲(chǔ)器，是利用了動(dòng)態(tài)隨 機(jī)存取存儲(chǔ)單元的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器。請(qǐng)求時(shí)鐘控制電路RqCkC由 時(shí)鐘驅(qū)動(dòng)電路Drvl及時(shí)鐘分頻電路Divl構(gòu)成。存儲(chǔ)芯片Ml由初始設(shè) 定電路INIT、請(qǐng)求接口電路R叫IF、響應(yīng)接口電路ResIF、存儲(chǔ)電路 MemNVl構(gòu)成。請(qǐng)求接口電路ReqIF由請(qǐng)求時(shí)鐘控制電路RqCkC、及請(qǐng)求隊(duì)列控 制電路RqCT構(gòu)成。響應(yīng)接口電路ResIF由響應(yīng)時(shí)鐘控制電路RsCkC及響應(yīng)隊(duì)列控制 電路RqCT構(gòu)成。雖不特別限定，但各存儲(chǔ)芯片的請(qǐng)求隊(duì)列控制電路RqCT中主要 安裝可存儲(chǔ)多個(gè)請(qǐng)求的請(qǐng)求隊(duì)列ReqQ、 ID寄存器IDR、延時(shí)值輸出 設(shè)定寄存器LRG、響應(yīng)順序設(shè)定寄存器RRG、請(qǐng)求號(hào)碼設(shè)定電路RNB 等，響應(yīng)隊(duì)列控制電路RqCT中主要安裝可存儲(chǔ)多個(gè)響應(yīng)的響應(yīng)隊(duì)列 ResQ、延時(shí)計(jì)算電路LA及響應(yīng)號(hào)碼表TB等。存儲(chǔ)芯片M1由初始設(shè)定電路INIT1、請(qǐng)求接口電路ReqIF、響應(yīng) 接口電路ResIF、存儲(chǔ)電路MemNVl構(gòu)成。請(qǐng)求接口電路R叫IF由請(qǐng)求時(shí)鐘控制電路RqCkC及請(qǐng)求隊(duì)列控制 電路RqCT構(gòu)成。響應(yīng)接口電路ResIF由響應(yīng)時(shí)鐘控制電路RsCkC及 響應(yīng)隊(duì)列控制電路RqCT構(gòu)成。存儲(chǔ)電路MemNVl無(wú)特別限定，是非 易失性存儲(chǔ)器，是利用了NOR型閃存單元的NOR型閃存。請(qǐng)求時(shí)鐘 控制電路RqCkC由時(shí)鐘驅(qū)動(dòng)電路Drvl及時(shí)鐘分頻電路Divl構(gòu)成。請(qǐng)求接口電路ReqIF及響應(yīng)接口電路ResIF的構(gòu)成和存儲(chǔ)芯片M0 相同。存儲(chǔ)芯片M2由初始設(shè)定電路INIT、請(qǐng)求接口電路ReqIF、響應(yīng) 接口電路ResIF、存儲(chǔ)電路MemNV2構(gòu)成。存儲(chǔ)芯片M2在串聯(lián)連接 的存儲(chǔ)芯片中表示最末端的存儲(chǔ)芯片，因此雖不特別限定，但使RqEn3、 RsMux3、 RqCk3接地(gnd)。請(qǐng)求接口電路ReqIF由請(qǐng)求時(shí)鐘控制電路RqCkC及請(qǐng)求隊(duì)列控制 電路RqCT構(gòu)成。響應(yīng)接口電路ResIF由響應(yīng)時(shí)鐘控制電路RsCkC及 響應(yīng)隊(duì)列控制電路RqCT構(gòu)成。存儲(chǔ)電路MemNV2無(wú)特別限定，是非 易失性存儲(chǔ)器，是利用了 NAND型閃存單元的NAND型閃存。請(qǐng)求時(shí) 鐘控制電路RqCkC由時(shí)鐘驅(qū)動(dòng)電路Drvl及時(shí)鐘分頻電路Divl構(gòu)成。請(qǐng)求接口電路ReqIF及響應(yīng)接口電路ResIF的構(gòu)成和存儲(chǔ)芯片M0 相同。存儲(chǔ)芯片M0、 Ml及M2的初始設(shè)定電路INIT在接通電源之后， 對(duì)各存儲(chǔ)芯片進(jìn)行初始設(shè)定。存儲(chǔ)芯片M0、 Ml及M2的請(qǐng)求隊(duì)列控 制電路RqCT中設(shè)有存儲(chǔ)各存儲(chǔ)芯片的ID號(hào)碼的ID寄存器。接通電源之后，首先通過(guò)初始設(shè)定電路INIT進(jìn)行初始設(shè)定，接著通過(guò)信息處
理裝置CPU—CHIP確定存儲(chǔ)芯片M0、 Ml、 M2的ID號(hào)碼，ID號(hào)碼存 儲(chǔ)到各存儲(chǔ)芯片內(nèi)的ID寄存器。
存儲(chǔ)芯片M0、 M1及M2雖無(wú)特別限定，但分別具有引導(dǎo)設(shè)備識(shí) 別信號(hào)Bsig，當(dāng)該引導(dǎo)設(shè)備識(shí)別信號(hào)Bsig接地(gnd)時(shí)，表示該存儲(chǔ) 芯片是存儲(chǔ)了用于進(jìn)行電源接通之后的動(dòng)作的引導(dǎo)程序的引導(dǎo)設(shè)備。 當(dāng)引導(dǎo)設(shè)備識(shí)別信號(hào)Bsig連接到電源(vdd)時(shí)，表示該存儲(chǔ)芯片不是 引導(dǎo)設(shè)備。雖無(wú)特別限定，但存儲(chǔ)芯片M1是引導(dǎo)設(shè)備，存儲(chǔ)芯片M0 及M2不設(shè)定為引導(dǎo)設(shè)備。并且，通過(guò)引導(dǎo)設(shè)備識(shí)別信號(hào)Bsig，可進(jìn) 行編程以使某個(gè)芯片作為引導(dǎo)設(shè)備。
RqCkO、 RqCkl及RqCk2是請(qǐng)求時(shí)鐘，RsCkO、 RsCkl及RsCk2 是響應(yīng)時(shí)鐘。RqEN0、 RqENl及RqEN2是請(qǐng)求允許(Response Enabled)信號(hào)，RsEN0、 RsENl及RsEN2是響應(yīng)允許信號(hào)。RqMuxO、 RqMuxl及RqMux2是請(qǐng)求信號(hào)，RsMuxO、 RsMuxl及RsMux2是響應(yīng)信號(hào)。
存儲(chǔ)芯片M0雖無(wú)特別限定，但如果可接收來(lái)自信息處理裝置 CPU—CHIP的請(qǐng)求，則使RqENO為高電平(High)，如不可接收則使 RqE兩為低電平(Low)。存儲(chǔ)芯片M1雖無(wú)特別限定，但如果可接收 來(lái)自存儲(chǔ)芯片M0的請(qǐng)求，則使RqENl為高電平，如不可接收則使 RqENl為低電平。存儲(chǔ)芯片M2雖無(wú)特別限定，但如果可接收來(lái)自存 儲(chǔ)芯片Ml的請(qǐng)求，則使RqEN2為高電平，如不可接收則使RqEN2 為低電平。
RqMuxO、 RqMuxl及RqMux2是請(qǐng)求信號(hào)，通過(guò)這些請(qǐng)求信號(hào)發(fā) 送的請(qǐng)求雖無(wú)特別限定，但I(xiàn)D值、命令、地址、請(qǐng)求號(hào)碼及寫入數(shù)據(jù) 等多重化，和各自的請(qǐng)求時(shí)鐘RqCkO、 RqCkl及RqCk2同步發(fā)送。 RsMuxO、 RsMuxl及RsMux2是響應(yīng)信號(hào)，通過(guò)這些響應(yīng)信號(hào)發(fā)送的
21響應(yīng)雖無(wú)特別限定，但I(xiàn)D值、響應(yīng)號(hào)碼、讀出數(shù)據(jù)的延時(shí)值或延時(shí)電
平值及讀出數(shù)據(jù)等多重化，與各自的響應(yīng)時(shí)鐘RsCkO、 RsCkl及RsCk2
同步發(fā)送。
以下說(shuō)明本信息處理系統(tǒng)的動(dòng)作。首先說(shuō)明電源接通時(shí)及電源接 通后的動(dòng)作。
(電源接通后的動(dòng)作說(shuō)明)(電源接通時(shí)的初始程序) 首先，參照?qǐng)D1及圖2說(shuō)明電源接通時(shí)的本信息處理系統(tǒng)的動(dòng)作 的一例。
圖2表示本信息處理系統(tǒng)裝置的電源接通時(shí)的初始程序的一例。
在Tl期間(PwON)，對(duì)信息處理裝置CPU—CHIP和存儲(chǔ)模塊 MEM內(nèi)的存儲(chǔ)芯片M0、 Ml及M2進(jìn)行電源接通，在T2期間(Reset)
進(jìn)行復(fù)位。復(fù)位方法沒有特別限定，可以是通過(guò)各內(nèi)置電路自動(dòng)復(fù)位 的方法，或者是外部具有復(fù)位端子，通過(guò)該復(fù)位信號(hào)進(jìn)行復(fù)位動(dòng)作。
在T2的復(fù)位期間(Reset)，初始設(shè)定信息處理裝置CPU_CHIP、 存儲(chǔ)芯片M0、 M1及M2的內(nèi)部狀態(tài)。以下列舉一例。
信息處理裝置CPU_CHIP將引導(dǎo)設(shè)備ID寄存器BotID初始設(shè)定 為l，將末端設(shè)備ID寄存器EndID初始設(shè)定為0。
存儲(chǔ)芯片M0中，本身的初始設(shè)定電路INIT初始設(shè)定本身的請(qǐng)求 隊(duì)列控制電路RqCT、響應(yīng)隊(duì)列控制電路RqCT、請(qǐng)求控制電路RqCke、 響應(yīng)時(shí)鐘控制電路RsCkC、時(shí)鐘分頻電路Divl、 Div2及存儲(chǔ)電路 MemVL。 ID寄存器IDR具有的ID值初始設(shè)定為0， ID有效位初始設(shè) 定為低電平。
22延時(shí)輸出寄存器LRG具有的延時(shí)值輸出標(biāo)記信息LRGFlag值及 ID信息值初始設(shè)定為0。
響應(yīng)順序設(shè)定寄存器RRG具有的請(qǐng)求號(hào)碼選擇標(biāo)記RSELFlag 值、響應(yīng)順序標(biāo)記RRGFlag值、ID信息值初始設(shè)定為O。
關(guān)于響應(yīng)隊(duì)列控制電路RqCT具有的響應(yīng)調(diào)制電路的響應(yīng)優(yōu)先順 序初始設(shè)定為，存儲(chǔ)芯片MO的響應(yīng)優(yōu)先順序?yàn)?，存儲(chǔ)芯片M1的響 應(yīng)優(yōu)先順序?yàn)?,存儲(chǔ)芯片M2的響應(yīng)優(yōu)先順序?yàn)?。時(shí)鐘分頻電路Divl 及Div2的分頻比初始設(shè)定為1。
存儲(chǔ)芯片M1中，本身的初始設(shè)定電路INIT初始設(shè)定本身的請(qǐng)求 隊(duì)列控制電路RqCT、響應(yīng)隊(duì)列控制電路RqCT、請(qǐng)求控制電路RqCkc、 響應(yīng)時(shí)鐘控制電路RsCkC、時(shí)鐘分頻電路Divl、 Div2及存儲(chǔ)電路 MemNVl。 ID寄存器IDR具有的ID值初始設(shè)定為0， ID有效位初始 設(shè)定為低電平。延時(shí)輸出寄存器LRG具有的延時(shí)值輸出標(biāo)記信息 LRGFlag值及ID信息值初始設(shè)定為0。
響應(yīng)順序設(shè)定寄存器RRG具有的請(qǐng)求號(hào)碼選擇標(biāo)記RSELFlag 值、響應(yīng)順序標(biāo)記RRGFlag值、及ID信息值初始設(shè)定為O。關(guān)于存儲(chǔ) 芯片Ml的響應(yīng)隊(duì)列控制電路RqCT具有的響應(yīng)調(diào)制電路的響應(yīng)優(yōu)先順 序初始設(shè)定為，存儲(chǔ)芯片M1的響應(yīng)優(yōu)先順序?yàn)?，存儲(chǔ)芯片M2的響 應(yīng)優(yōu)先順序?yàn)?。時(shí)鐘分頻電路Divl及Div2的分頻比初始設(shè)定為1。
存儲(chǔ)芯片M2中，本身的初始設(shè)定電路INIT初始設(shè)定本身的請(qǐng)求 隊(duì)列控制電路RqCT、響應(yīng)隊(duì)列控制電路RqCT、請(qǐng)求控制電路RqCkc、 響應(yīng)時(shí)鐘控制電路RsCkC、時(shí)鐘分頻電路Divl、 Div2及存儲(chǔ)電路 MemNV2。 ID寄存器IDR具有的ID值初始設(shè)定為0， ID有效位初始 設(shè)定為低電平。延時(shí)輸出寄存器LRG具有的延時(shí)值輸出標(biāo)記信息 LRGFlag值及ID信息值初始設(shè)定為0。響應(yīng)順序設(shè)定寄存器RRG具有的請(qǐng)求號(hào)碼選擇標(biāo)記RSELFlag 值、響應(yīng)順序標(biāo)記RRGFlag值、及ID信息值初始設(shè)定為0。關(guān)于存儲(chǔ) 芯片M2的響應(yīng)隊(duì)列控制電路RqCT具有的響應(yīng)調(diào)制電路的響應(yīng)優(yōu)先順 序初始設(shè)定為，存儲(chǔ)芯片M2的響應(yīng)優(yōu)先順序?yàn)?。時(shí)鐘分頻電路Divl 及Div2的分頻比初始設(shè)定為1。
在T2的復(fù)位期間(Reset)結(jié)束后的T3的期間(LinkEn)內(nèi)，進(jìn) 行信息處理裝置CPU一CHIP、存儲(chǔ)芯片M0、 Ml及M2的信號(hào)的連接 確認(rèn)。以下列舉一例。
請(qǐng)求時(shí)鐘RqCkO從信息處理裝置CPUj:HIP輸入到存儲(chǔ)芯片MO， 通過(guò)存儲(chǔ)芯片M0的時(shí)鐘驅(qū)動(dòng)器Drvl，作為時(shí)鐘分頻電路Divl及時(shí)鐘 信號(hào)ckl而輸出到時(shí)鐘分頻電路Div2。輸入到時(shí)鐘分頻電路Divl的時(shí) 鐘通過(guò)請(qǐng)求時(shí)鐘RqCkl輸出到存儲(chǔ)芯片Ml。輸入到時(shí)鐘分頻電路Divl 的時(shí)鐘從時(shí)鐘信號(hào)ck2輸出，并且通過(guò)請(qǐng)求時(shí)鐘RqCkl輸出到存儲(chǔ)芯 片M2。輸入到時(shí)鐘分頻電路Div2的時(shí)鐘從時(shí)鐘信號(hào)ck3輸出，并且 通過(guò)響應(yīng)時(shí)鐘RsCkO輸出到信息處理裝置CPU—CHIP。輸入到存儲(chǔ)芯 片Ml的時(shí)鐘驅(qū)動(dòng)器Drvl的時(shí)鐘作為時(shí)鐘分頻電路Divl及時(shí)鐘信號(hào) ckl而輸出到時(shí)鐘分頻電路Div2。輸入到時(shí)鐘分頻電路Divl的時(shí)鐘從 時(shí)鐘信號(hào)ck2輸出，并且通過(guò)請(qǐng)求時(shí)鐘RqCkl輸出到存儲(chǔ)芯片M2。輸 入到時(shí)鐘分頻電路Div2的時(shí)鐘從時(shí)鐘信號(hào)ck3輸出，并且通過(guò)響應(yīng)時(shí) 鐘RsCkl輸出到存儲(chǔ)芯片MO。通過(guò)響應(yīng)時(shí)鐘RsCkl輸入到存儲(chǔ)芯片 MO的時(shí)鐘驅(qū)動(dòng)器Drv2的時(shí)鐘輸出到時(shí)鐘信號(hào)ck4。輸入到存儲(chǔ)芯片 M2的時(shí)鐘驅(qū)動(dòng)器Drvl的時(shí)鐘作為時(shí)鐘分頻電路Divl及時(shí)鐘信號(hào)ckl 而輸出到分頻電路Div2。輸入到時(shí)鐘分頻電路Div2的時(shí)鐘從時(shí)鐘信號(hào) ck3輸出，并且通過(guò)請(qǐng)求時(shí)鐘RqCkl輸出到存儲(chǔ)芯片M2。通過(guò)響應(yīng)時(shí) 鐘RsCk2輸入到存儲(chǔ)芯片Ml的時(shí)鐘驅(qū)動(dòng)器Drv2的時(shí)鐘輸出到時(shí)鐘信 號(hào)ck4。接著，存儲(chǔ)芯片M0因引導(dǎo)設(shè)備識(shí)別信號(hào)Bsig連接到電源Vdd， 識(shí)別到本身不是引導(dǎo)設(shè)備。存儲(chǔ)芯片M1因引導(dǎo)設(shè)備識(shí)別信號(hào)Bsig接 地gnd，識(shí)別到本身是引導(dǎo)設(shè)備，將本身的存儲(chǔ)電路MemNVl保存的 引導(dǎo)設(shè)備ID值1設(shè)定到ID寄存器，使ID有效位為高電平。存儲(chǔ)芯片 M2因引導(dǎo)設(shè)備識(shí)別信號(hào)Bsig連接到電源，識(shí)別到本身不是引導(dǎo)設(shè)備。 存儲(chǔ)芯片M2通過(guò)RqEn3、 RsMux3、 RqCk3接地(gnd)，識(shí)別是串聯(lián) 的存儲(chǔ)芯片的最末端的存儲(chǔ)芯片，使請(qǐng)求允許信號(hào)RqEn2為高電平。
接著，存儲(chǔ)芯片Ml確認(rèn)請(qǐng)求允許信號(hào)RqEn2為高電平，使響應(yīng) 允許信號(hào)ReEn2及請(qǐng)求允許信號(hào)RqEnl為高電平。接著，存儲(chǔ)芯片 MO確認(rèn)請(qǐng)求允許信號(hào)RqEnl為高電平，使響應(yīng)允許信號(hào)ReEnl及請(qǐng) 求允許信號(hào)RqEnO為高電平。最后，信息處理裝置CPU—CHIP確認(rèn)請(qǐng) 求允許信號(hào)RqEnO為高電平，獲知確認(rèn)了各存儲(chǔ)芯片的信號(hào)連接，使 響應(yīng)允許信號(hào)ReEnO為高電平。這樣一來(lái)，可確認(rèn)信息處理裝置 CPU—CHIP及存儲(chǔ)芯片MO、 Ml、 M2串聯(lián)連接。
在T3期間結(jié)束后的T4的期間(BootRd)內(nèi)，信息處理裝置 CPU一CHIP從存儲(chǔ)芯片Ml讀出引導(dǎo)數(shù)據(jù)。以下列舉動(dòng)作一例。
信息處理裝置CPU—CHIP讀出引導(dǎo)設(shè)備ID寄存器BotID的值1， 通過(guò)請(qǐng)求信號(hào)RqMuxO，將使ID值1、庫(kù)激活(Bank active)命令BA、 庫(kù)地址BKO、頁(yè)地址PageO多重化了的請(qǐng)求ReqBAml與時(shí)鐘信號(hào) RqCkO同步，傳送到存儲(chǔ)芯片M0。
接著，通過(guò)請(qǐng)求信號(hào)RqMuxO，將使ID值1、讀出命令RD、庫(kù)地 址BKO、列地址Col多重化了的請(qǐng)求R叫RDml與時(shí)鐘信號(hào)RqCkO同 步，傳送到存儲(chǔ)芯片MO。
存儲(chǔ)芯片MO依次將來(lái)自信息處理裝置CPU—CHIP的請(qǐng)求 ReqBAml和ReqRDml存儲(chǔ)到本身的請(qǐng)求隊(duì)列控制電路RqCT。
25存儲(chǔ)芯片MO依次比較請(qǐng)求ReqBAml和ReqRDml中含有的ID 值1和本身的ID寄存器的值2。因比較結(jié)果不一致，因此存儲(chǔ)芯片MO 判斷ReqBAml禾P ReqRD16ml不是對(duì)本身的請(qǐng)求，通過(guò)請(qǐng)求信號(hào) RqMuxl依次傳送到存儲(chǔ)芯片Ml。
存儲(chǔ)芯片Ml將來(lái)自存儲(chǔ)芯片MO的請(qǐng)求ReqBAml和ReqRDml
存儲(chǔ)到本身的請(qǐng)求隊(duì)列控制電路RqCT。
存儲(chǔ)芯片Ml的請(qǐng)求隊(duì)列控制電路RqCT比較請(qǐng)求ReqBAml中含 有的ID值1和本身的ID寄存器的值1。因雙方一致，所以請(qǐng)求隊(duì)列控 制電路RqCT將請(qǐng)求ReqBAl發(fā)送到存儲(chǔ)電路MemVL。存儲(chǔ)電路 MemVL向請(qǐng)求ReqBAml通過(guò)庫(kù)激活命令BA、庫(kù)地址BKO、頁(yè)地址 PageO，使指定的1頁(yè)(無(wú)特別限定，為lk比特)的引導(dǎo)數(shù)據(jù)傳送到 緩沖器BUFO。引導(dǎo)數(shù)據(jù)中含有引導(dǎo)程序和最末端設(shè)備ID號(hào)碼3。
存儲(chǔ)芯片M1的請(qǐng)求隊(duì)列控制電路RqCT比較請(qǐng)求R叫RDml中含 有的ID值1和本身的ID地址的值1。因雙方一致，所以請(qǐng)求隊(duì)列控制 電路RqCT將請(qǐng)求ReqRDml發(fā)送到存儲(chǔ)電路MemVL。
從存儲(chǔ)芯片Ml的存儲(chǔ)電路MemNVl中，通過(guò)請(qǐng)求ReqRDml中 含有的讀出命令RD16、庫(kù)地址BK0、列地址Col，讀出含有緩沖器BUF0 內(nèi)的最末端設(shè)備ID號(hào)碼3的引導(dǎo)數(shù)據(jù)，包括ID寄存器值1在內(nèi)，作 為響應(yīng)RsRDml而傳送到響應(yīng)隊(duì)列控制電路RsCT。
存儲(chǔ)芯片Ml的響應(yīng)隊(duì)列控制電路RsCT通過(guò)響應(yīng)信號(hào)RsMuxO 將響應(yīng)RsRDml輸出到存儲(chǔ)芯片M0。存儲(chǔ)芯片MO接收響應(yīng)RsRDml， 輸出到信息處理裝置CPU—CHIP。
信息處理裝置CPU—CHIP將響應(yīng)ResRDml存儲(chǔ)到響應(yīng)隊(duì)列RsQ。
26通過(guò)響應(yīng)ResBRDl中含有的ID值1，可獲知引導(dǎo)數(shù)據(jù)從存儲(chǔ)芯片Ml 發(fā)送。最末端設(shè)備ID值3保存到存儲(chǔ)控制電路CON內(nèi)的最末端設(shè)備 ID寄存器EndID。
在T4期間結(jié)束后的T5的期間(InitID)中，信息處理裝置 CPU_CHIP通過(guò)引導(dǎo)程序啟動(dòng)本身，接著對(duì)各存儲(chǔ)芯片MO、 Ml、 M2 進(jìn)行ID號(hào)碼分配。以下列舉一個(gè)動(dòng)作示例。
信息處理裝置CPU—CHIP根據(jù)引導(dǎo)代碼首先對(duì)各存儲(chǔ)芯片附加ID 號(hào)碼。信息處理裝置CPU_CHIP通過(guò)請(qǐng)求信號(hào)RqMuxO將ID號(hào)碼2和 ID設(shè)定命令傳送到存儲(chǔ)芯片MO。在存儲(chǔ)芯片M0中，因ID有效位為 低電平，因此尚未進(jìn)行ID號(hào)碼附加。因此存儲(chǔ)芯片M0通過(guò)ID號(hào)碼2 和ID設(shè)定命令對(duì)ID寄存器設(shè)定ID號(hào)碼2，使ID有效位為高電平。ID 有效位變?yōu)楦唠娖?，表示ID號(hào)碼附加完成。當(dāng)存儲(chǔ)芯片MO的ID號(hào) 碼附加完成后，存儲(chǔ)芯片MO通過(guò)響應(yīng)信號(hào)RsMuxO，輸出存儲(chǔ)芯片 MO的ID值2及ID號(hào)碼附加完成信息。信息處理裝置CPU—CHIP接收 存儲(chǔ)芯片MO的ID值2及ID號(hào)碼附加完成信息，獲知存儲(chǔ)芯片MO 的ID號(hào)碼附加完成。
接著，信息處理裝置CPU—CHIP通過(guò)請(qǐng)求信號(hào)RqMuxO將使ID 號(hào)碼3和ID設(shè)定命令多重化了的請(qǐng)求ReqlD3傳送到存儲(chǔ)芯片MO。存 儲(chǔ)芯片MO比較本身的ID號(hào)碼2和請(qǐng)求ReqlD3中含有的ID號(hào)碼3， 因其不一致，所以將請(qǐng)求ReqlD3傳送到存儲(chǔ)芯片Ml。
存儲(chǔ)芯片Ml比較本身的ID號(hào)碼1和請(qǐng)求ReqlD3中含有的ID號(hào) 碼3，因其不一致，所以將請(qǐng)求ReqlD3傳送到存儲(chǔ)芯片M2。在存儲(chǔ) 芯片M2中，因ID有效位為低電平，所以尚未進(jìn)行ID號(hào)碼附加。因 此，存儲(chǔ)芯片M2通過(guò)請(qǐng)求R叫ID3中含有的ID號(hào)碼3和ID設(shè)定命令 對(duì)存儲(chǔ)芯片M2的ID寄存器設(shè)定ID號(hào)碼3，使ID有效位為高電平。 當(dāng)最末端的存儲(chǔ)芯片M2的ID號(hào)碼附加完成后，存儲(chǔ)芯片M2通過(guò)響應(yīng)信號(hào)RqMux2，將使存儲(chǔ)芯片M2的ID值3及ID號(hào)碼附加完成信息 多重化了的響應(yīng)ResID3輸出到存儲(chǔ)芯片Ml。存儲(chǔ)芯片Ml通過(guò)響應(yīng) 信號(hào)RqMuxl將響應(yīng)ResID3輸出到存儲(chǔ)芯片M0。存儲(chǔ)芯片M0通過(guò) 響應(yīng)信號(hào)RqMuxO將響應(yīng)ResID3傳送到信息處理裝置CPU_CHIP。信 息處理裝置CPU_CHIP接收響應(yīng)ResID3，接收該響應(yīng)ResID3中含有 的存儲(chǔ)芯片M2的ID值3及ID號(hào)碼附加完成信息，獲知存儲(chǔ)芯片M2 的ID號(hào)碼附加完成。進(jìn)一步，信息處理裝置CPU—CHIP比較傳送的存 儲(chǔ)芯片M2的ID值3及存儲(chǔ)控制電路CON內(nèi)的最末端設(shè)備ID寄存器 EndlD中設(shè)定的最末端設(shè)備ID值3，當(dāng)雙方一致時(shí)，確認(rèn)ID號(hào)碼附加 進(jìn)行到最末端的存儲(chǔ)芯片為止。
T5期間結(jié)束后的T6的期間(Idle)之后，存儲(chǔ)模塊MEM變?yōu)榭?閑狀態(tài)，變?yōu)榈却齺?lái)自信息處理裝置CPU一CHIP的請(qǐng)求的狀態(tài)。
因此，當(dāng)電源接通之后，通過(guò)進(jìn)行串聯(lián)連接的確認(rèn)動(dòng)作，可切實(shí) 確認(rèn)存儲(chǔ)器之間連接。進(jìn)一步，通過(guò)明示引導(dǎo)設(shè)備及最末端的存儲(chǔ)芯 片，自動(dòng)進(jìn)行對(duì)各存儲(chǔ)器的ID附加，可容易地連接必要的存儲(chǔ)芯片， 擴(kuò)展存儲(chǔ)容量。
(寄存器設(shè)定延時(shí)值輸出設(shè)定寄存器LRG) 參照?qǐng)D3說(shuō)明電源接通時(shí)的初始程序結(jié)束后，對(duì)存儲(chǔ)芯片M0、 Ml及M2的延時(shí)值輸出寄存器LREG進(jìn)行的數(shù)據(jù)設(shè)定動(dòng)作。
雖無(wú)特別限定，但在延時(shí)值輸出設(shè)定寄存器LRG中，可設(shè)定要輸 出來(lái)自存儲(chǔ)芯片M0、 Ml及M2中的哪個(gè)存儲(chǔ)芯片的響應(yīng)所相關(guān)的延 時(shí)值。
雖無(wú)特別限定，但存儲(chǔ)芯片M0、 Ml、 M2各自的ID寄存器值設(shè) 定為2、 l及3。
28圖3是表示對(duì)存儲(chǔ)芯片M0、M1及M2的延時(shí)值輸出寄存器LREG 設(shè)定數(shù)據(jù)的動(dòng)作的 一 例的流程圖。
雖無(wú)特別限定，但存儲(chǔ)芯片MO、 Ml、 M2各自的ID寄存器值設(shè) 定為2、 l及3。
首先說(shuō)明對(duì)存儲(chǔ)芯片MO的延時(shí)值輸出寄存器LREG的數(shù)據(jù)設(shè)定 動(dòng)作。
信息處理裝置CPU一CHIP通過(guò)請(qǐng)求信號(hào)RqMuxO，將使ID值2、 延時(shí)值輸出寄存器設(shè)定命令LRGSet、對(duì)延時(shí)值輸出寄存器LRG的設(shè) 定值LRGDataO多重化了的請(qǐng)求ReqLRGSetO，與時(shí)鐘信號(hào)RqCKO同 步，傳送到存儲(chǔ)芯片MO (圖3:步驟l)。對(duì)延時(shí)輸出寄存器LRG的 設(shè)定值LRGDataO中，含有延時(shí)值輸出標(biāo)記信息LRGFlag值1、ID值2、 ID值1 、 ID值3 。
存儲(chǔ)芯片MO的請(qǐng)求隊(duì)列控制電路RqCT存儲(chǔ)請(qǐng)求ReqLRGSetO (圖3:步驟2)。
接著，存儲(chǔ)芯片M0的請(qǐng)求控制電路RqCT比較請(qǐng)求ReqLRGSetO 中含有的ID值2和本身的ID寄存器的值2 (圖3:步驟3)。
因雙方一致，所以對(duì)存儲(chǔ)芯片M0的延時(shí)值輸出寄存器LRG設(shè)定 設(shè)定值LRGDataO (圖3:步驟4)。
接著說(shuō)明對(duì)存儲(chǔ)芯片Ml的延時(shí)值輸出寄存器LREG的數(shù)據(jù)設(shè)定 動(dòng)作。
信息處理裝置CPU—CHIP通過(guò)請(qǐng)求信號(hào)RqMuxO，將使ID值1 、 延時(shí)值輸出寄存器設(shè)定命令LRGSet、對(duì)延時(shí)值輸出寄存器LRG的設(shè)定值LRGDatal多重化了的請(qǐng)求ReqLRGSetl，與時(shí)鐘信號(hào)RqCK0同 步，傳送到存儲(chǔ)芯片M0 (圖3:步驟1)。設(shè)定值LRGDatal中，含 有延時(shí)值輸出標(biāo)記信息LRGFlag值1、 ID值2、 ID值1、 ID值3。
存儲(chǔ)芯片MO的請(qǐng)求隊(duì)列控制電路RqCT存儲(chǔ)請(qǐng)求ReqLRGSetl (圖3:步驟2)。
接著，存儲(chǔ)芯片MO的請(qǐng)求控制電路RqCT比較請(qǐng)求ReqLRGSetl 中含有的ID值1和本身的ID寄存器的值2 (圖3:步驟3)。
因雙方不一致，所以存儲(chǔ)芯片MO的請(qǐng)求隊(duì)列控制電路RqCT將 請(qǐng)求ReqLRGSetl傳送到請(qǐng)求隊(duì)列電路RqQXO，傳送到存儲(chǔ)芯片Ml (圖3:步驟5)。
存儲(chǔ)芯片Ml的請(qǐng)求隊(duì)列控制電路RqCT存儲(chǔ)請(qǐng)求ReqLRGSetl (圖3:步驟2)。
接著，存儲(chǔ)芯片Ml的請(qǐng)求隊(duì)列控制電路RqCT比較請(qǐng)求 ReqLRGSetl中含有的ID值和本身的ID寄存器的值1 (圖3:步驟3)。
因雙方一致，所以向存儲(chǔ)芯片M1的延時(shí)值輸出寄存器LRG設(shè)定 設(shè)定值LRGDatal (圖3:步驟4)。
對(duì)存儲(chǔ)芯片M2的延時(shí)值輸出寄存器LREG的數(shù)據(jù)設(shè)定動(dòng)作和存 儲(chǔ)芯片M1進(jìn)行同樣的動(dòng)作。
圖4表示存儲(chǔ)芯片MO、 Ml及M2的延時(shí)值輸出寄存器LREG的 設(shè)定值的一例。
通過(guò)存儲(chǔ)芯片MO的延時(shí)值輸出寄存器MO—LREG的設(shè)定值，存儲(chǔ)芯片MO輸出對(duì)本身的請(qǐng)求的響應(yīng)、對(duì)存儲(chǔ)芯片M1的請(qǐng)求、對(duì)存儲(chǔ)
芯片M2的請(qǐng)求所相關(guān)的延時(shí)值。
通過(guò)存儲(chǔ)芯片Ml的延時(shí)值輸出寄存器M1一LREG的設(shè)定值，存 儲(chǔ)芯片Ml輸出對(duì)本身的請(qǐng)求的響應(yīng)、對(duì)存儲(chǔ)芯片M2的請(qǐng)求所相關(guān)的 延時(shí)值。
通過(guò)存儲(chǔ)芯片M2的延時(shí)值輸出寄存器M2_LREG的設(shè)定值，存 儲(chǔ)芯片M2輸出對(duì)本身的請(qǐng)求的響應(yīng)所相關(guān)的延時(shí)值。
因此，在輸出數(shù)據(jù)前，輸出表示該數(shù)據(jù)何時(shí)輸出的延時(shí)值，從而 使信息處理裝置CPU—CHIP可預(yù)先知道數(shù)據(jù)的到達(dá)時(shí)間。因此，信息 處理裝置CPU—CHIP在數(shù)據(jù)到達(dá)前可進(jìn)行必要的其他處理，提高了性
(寄存器設(shè)定響應(yīng)順序設(shè)定寄存器RRG)
圖5是表示對(duì)存儲(chǔ)芯片M0、M1及M2的響應(yīng)順序設(shè)定寄存器RRG 設(shè)定數(shù)據(jù)的動(dòng)作的一例的流程圖。
首先說(shuō)明對(duì)存儲(chǔ)芯片MO的響應(yīng)順序設(shè)定寄存器RRG的數(shù)據(jù)設(shè)定 動(dòng)作。
信息處理裝置CPU一CHIP通過(guò)響應(yīng)信號(hào)RqMuxO，將使ID值2、 響應(yīng)順序設(shè)定寄存器設(shè)定命令RRGSet、對(duì)響應(yīng)順序設(shè)定寄存器RRG 的設(shè)定值RRGDataO多重化了的請(qǐng)求ReqRRGSetO，與時(shí)鐘信號(hào)RqCKO 同步，傳送到存儲(chǔ)芯片MO (圖5:步驟1)。設(shè)定值RRGDataO中， 含有請(qǐng)求號(hào)碼選擇標(biāo)記信息RSELFlag值、響應(yīng)順序標(biāo)記RRGFlag信 息、ID值。
存儲(chǔ)芯片MO的請(qǐng)求隊(duì)列控制電路RqCT存儲(chǔ)請(qǐng)求ReqRRGSetO
31(圖5:步驟2)。
接著，存儲(chǔ)芯片M0的請(qǐng)求隊(duì)列控制電路RqCT比較請(qǐng)求 ReqRRGSetO中含有的ID值2和本身的ID寄存器的值2 (圖5:步驟 3)。
因雙方一致，所以向存儲(chǔ)芯片M0的響應(yīng)順序設(shè)定寄存器RRG設(shè) 定設(shè)定值RRGDataO (圖5:步驟4)。
接著說(shuō)明對(duì)存儲(chǔ)芯片M1的數(shù)據(jù)設(shè)定動(dòng)作。
信息處理裝置CPU—CHIP通過(guò)請(qǐng)求信號(hào)RqMuxO，將使ID值1、 響應(yīng)順序設(shè)定寄存器設(shè)定命令RRGSet、對(duì)響應(yīng)順序設(shè)定寄存器RRG 的設(shè)定值RRGDatal多重化了的請(qǐng)求ReqRRGSetl ，與時(shí)鐘信號(hào)RqCK0 同步，傳送到存儲(chǔ)芯片MO (圖5:步驟l)。
設(shè)定值RRGDatal中，含有請(qǐng)求號(hào)碼選擇標(biāo)記信息RSELFlag值1、 響應(yīng)順序標(biāo)記RRGFlag值1、 ID值2。
存儲(chǔ)芯片MO的請(qǐng)求隊(duì)列控制電路RqCT存儲(chǔ)請(qǐng)求ReqRRGSetl (圖5:步驟2)。
接著，存儲(chǔ)芯片MO的請(qǐng)求隊(duì)列控制電路RqCT比較請(qǐng)求 ReqRRGSetl中含有的ID值l和本身的ID寄存器的值2 (圖5:步驟 3)。
因雙方不一致，所以存儲(chǔ)芯片MO的請(qǐng)求隊(duì)列控制電路RqCT將 請(qǐng)求ReqRRGSetl傳送到請(qǐng)求隊(duì)列電路RqQXO，發(fā)送到存儲(chǔ)芯片Ml (圖5:步驟5)。存儲(chǔ)芯片Ml的請(qǐng)求隊(duì)列控制電路RqCT存儲(chǔ)請(qǐng)求ReqRRGSetl (圖5:步驟2)。
接著，存儲(chǔ)芯片Ml的請(qǐng)求隊(duì)列控制電路RqCT比較ReqRRGSetl 中含有的ID值1和本身的ID寄存器的值1 (圖5:步驟3)。
因雙方一致，所以對(duì)存儲(chǔ)芯片M1的響應(yīng)順序設(shè)定寄存器RRG設(shè) 定設(shè)定值RRGDatal (圖5:步驟4)。
存儲(chǔ)芯片M2的響應(yīng)順序設(shè)定寄存器RRG設(shè)定動(dòng)作以和存儲(chǔ)芯片 Ml同樣的動(dòng)作進(jìn)行。
圖6 (a)及(b)表示存儲(chǔ)芯片M0、 Ml及M2的響應(yīng)順序設(shè)定 寄存器RRG的設(shè)定值的一例。M0一RRG是存儲(chǔ)芯片M0的響應(yīng)順序設(shè) 定寄存器RRG。M1一RRG是存儲(chǔ)芯片Ml的響應(yīng)順序設(shè)定寄存器RRG。 M2—RRG是存儲(chǔ)芯片M2的響應(yīng)順序設(shè)定寄存器RRG。
雖無(wú)特別限定，但當(dāng)請(qǐng)求號(hào)碼選擇標(biāo)記信息RSELFlag值為0時(shí)， 利用從信息處理裝置CPU一CHIP發(fā)送到存儲(chǔ)模塊MEM的請(qǐng)求中含有 的請(qǐng)求號(hào)碼，確定響應(yīng)順序，并且當(dāng)請(qǐng)求號(hào)碼選擇標(biāo)記信息RSELFlag 值是1時(shí)，存儲(chǔ)芯片生成和從信息處理裝置CPU—CHIP發(fā)送到存儲(chǔ)模 塊MEM的請(qǐng)求對(duì)應(yīng)的請(qǐng)求號(hào)碼，利用該生成的請(qǐng)求號(hào)碼，確定響應(yīng)順 序。
并且，雖無(wú)特別限定，但當(dāng)響應(yīng)順序標(biāo)記信息RRGFlag值為0時(shí)， 不受輸入到存儲(chǔ)模塊MEM的請(qǐng)求順序的限制，從可盡快發(fā)送的響應(yīng)開 始發(fā)送，并且，當(dāng)響應(yīng)順序標(biāo)記信息RRGFlag值為1時(shí)，按照輸入到 存儲(chǔ)芯片MEM的請(qǐng)求順序發(fā)送響應(yīng)。
通過(guò)圖6 (a)所示的響應(yīng)順序設(shè)定寄存器RRG的設(shè)定值，存儲(chǔ)芯
33片MO對(duì)于對(duì)本身的請(qǐng)求，利用存儲(chǔ)芯片MO本身生成的請(qǐng)求號(hào)碼，按
照輸入的請(qǐng)求順序發(fā)送響應(yīng)。并且，存儲(chǔ)芯片M0，在本身的響應(yīng)與從 存儲(chǔ)芯片Ml或M2輸入到存儲(chǔ)芯片M0的響應(yīng)之間，與請(qǐng)求的輸入順 序無(wú)關(guān)地，可盡快發(fā)送的響應(yīng)不等待較慢的響應(yīng)，可發(fā)送到信息處理 裝置CPU—CHIP 。
存儲(chǔ)芯片Ml對(duì)于對(duì)本身的請(qǐng)求，利用存儲(chǔ)芯片Ml本身生成的 請(qǐng)求號(hào)碼，按照輸入的請(qǐng)求順序發(fā)送響應(yīng)。并且，存儲(chǔ)芯片M1，在本 身的響應(yīng)與從存儲(chǔ)芯片M2輸入到存儲(chǔ)芯片M1的響應(yīng)之間，與請(qǐng)求的 輸入順序無(wú)關(guān)地，可盡快發(fā)送的響應(yīng)不等待較慢的響應(yīng)，可發(fā)送到存 儲(chǔ)芯片MO。
存儲(chǔ)芯片M2對(duì)于對(duì)本身的請(qǐng)求，利用存儲(chǔ)芯片M2本身生成的 請(qǐng)求號(hào)碼，按照輸入的請(qǐng)求順序?qū)㈨憫?yīng)發(fā)送到存儲(chǔ)芯片Ml。
通過(guò)圖6 (b)所示的響應(yīng)順序設(shè)定寄存器RRG的設(shè)定值，存儲(chǔ) 芯片MO對(duì)于對(duì)本身的請(qǐng)求，利用從信息處理裝置CPU_CHIP發(fā)送的 請(qǐng)求號(hào)碼，與請(qǐng)求的輸入順序無(wú)關(guān)地，可盡快發(fā)送的響應(yīng)不等待較慢 的響應(yīng)，可發(fā)送到信息處理裝置CPUj:HIP。并且，存儲(chǔ)芯片MO，在 本身的響應(yīng)與從存儲(chǔ)芯片Ml或M2輸入到存儲(chǔ)芯片MO的響應(yīng)之間， 與請(qǐng)求的輸入順序無(wú)關(guān)地，可盡快發(fā)送的響應(yīng)不等待較慢的響應(yīng)，可 發(fā)送到信息處理裝置CPU—CHIP。
存儲(chǔ)芯片Ml對(duì)于對(duì)本身的請(qǐng)求，利用從信息處理裝置CPU_CHIP 發(fā)送的請(qǐng)求號(hào)碼，與請(qǐng)求的輸入順序無(wú)關(guān)地，可盡快發(fā)送的響應(yīng)不等 待較慢的響應(yīng)，可發(fā)送到存儲(chǔ)芯片MO。并且，存儲(chǔ)芯片M1，在本身 的響應(yīng)與從存儲(chǔ)芯片M2輸入到存儲(chǔ)芯片M1的響應(yīng)之間，與請(qǐng)求的輸 入順序無(wú)關(guān)地，可盡快發(fā)送的響應(yīng)不等待較慢的響應(yīng)，可發(fā)送到存儲(chǔ) 芯片MO。存儲(chǔ)芯片M2對(duì)于對(duì)本身的請(qǐng)求，利用從信息處理裝置CPU_CHIP 發(fā)送的請(qǐng)求號(hào)碼，與請(qǐng)求的輸入順序無(wú)關(guān)地，可盡快發(fā)送的響應(yīng)不等 待較慢的響應(yīng)，可發(fā)送到存儲(chǔ)芯片M1。
并且，通過(guò)設(shè)定多個(gè)和響應(yīng)順序設(shè)定寄存器RRG的響應(yīng)順序標(biāo)記 信息RRGFlag對(duì)應(yīng)的ID值，當(dāng)然可設(shè)定多個(gè)存儲(chǔ)芯片間的響應(yīng)順序。
如上所述，通過(guò)響應(yīng)順序設(shè)定寄存器RRG，在各存儲(chǔ)芯片、芯片 之間，按照輸入的請(qǐng)求順序發(fā)送響應(yīng)，或者不受輸入的請(qǐng)求的順序的 限制，可從可快速發(fā)送的響應(yīng)開始發(fā)送，因此根據(jù)處理的系統(tǒng)，可靈 活應(yīng)對(duì)信息處理裝置CPU—CHIP要求的各種OS、引導(dǎo)程序及應(yīng)用程序 等在存儲(chǔ)芯片中的配置方法，提高性能。
(普通動(dòng)作的說(shuō)明延時(shí)值的輸出) 參照?qǐng)D1和圖7說(shuō)明存儲(chǔ)模塊MEM和信息處理裝置CPU_CHIP 之間的、包含延時(shí)值的輸出的數(shù)據(jù)的傳送。
雖無(wú)特別限定，但存儲(chǔ)芯片M0、 Ml、 M2各自的ID寄存器值設(shè) 定為2、 1及3。
雖無(wú)特別限定，但存儲(chǔ)芯片M0、 Ml及M2的延時(shí)值輸出寄存器 LRG設(shè)定為圖4所示的值，響應(yīng)順序設(shè)定寄存器RRG設(shè)定為圖6 (a) 所示的值。
雖無(wú)特別限定，但說(shuō)明以下情況下的數(shù)據(jù)傳送在存儲(chǔ)芯片M0、 Ml、 M2的響應(yīng)隊(duì)列控制電路RqCT中存在兩個(gè)請(qǐng)求隊(duì)列，處于請(qǐng)求未 進(jìn)入的狀態(tài)，存儲(chǔ)芯片M0的響應(yīng)隊(duì)列控制電路RsCT中存在兩個(gè)響應(yīng) 隊(duì)列，該響應(yīng)隊(duì)列中已經(jīng)進(jìn)入了一個(gè)響應(yīng)。
雖無(wú)特別限定，但一個(gè)請(qǐng)求隊(duì)列可存儲(chǔ)1字節(jié)的ID值、l字節(jié)的
35請(qǐng)求號(hào)碼、l字節(jié)的命令、2字節(jié)的地址、32字節(jié)的寫入數(shù)據(jù)，l個(gè)響
應(yīng)隊(duì)列可存儲(chǔ)1字節(jié)的ID值、1字節(jié)的請(qǐng)求號(hào)碼、32字節(jié)的讀出數(shù)據(jù)。
并且，雖無(wú)特別限定，但存儲(chǔ)芯片MO、 Ml、 M2各自的存儲(chǔ)電路 MemVL、 MemNVl、 MemNV2由8個(gè)存儲(chǔ)庫(kù)構(gòu)成， 一個(gè)存儲(chǔ)庫(kù)中安裝 一個(gè)讀出方文大電足各(Sense amplifier circuit)。
存儲(chǔ)芯片MO在本身的請(qǐng)求隊(duì)列中沒有來(lái)自信息處理裝置 CPU—CHIP的請(qǐng)求，因此使請(qǐng)求允許信號(hào)RqEnO為高電平，通知信息 處理裝置CPU_CHIP可接收請(qǐng)求。
信息處理裝置CPU_CHIP通過(guò)請(qǐng)求信號(hào)RqMuxO，將使ID值2、 庫(kù)激活命令BA、庫(kù)地址BKO、行地址RowO多重化了的請(qǐng)求 ReqBAmOl，與時(shí)鐘信號(hào)RqCKO同步，傳送到存儲(chǔ)芯片MO。
接著，通過(guò)請(qǐng)求信號(hào)RqMuxO，將使ID值2、 16字節(jié)讀出命令 RD、庫(kù)地址BKO、列地址Col31多重化了的請(qǐng)求R叫RDml6，與時(shí)鐘 信號(hào)RqCKO同步，傳送到存儲(chǔ)芯片MO (圖7:步驟l)。
存儲(chǔ)芯片MO將來(lái)自信息處理裝置CPU—CHIP的請(qǐng)求ReqBAmOl 和ReqRDml6依次存儲(chǔ)到本身的請(qǐng)求隊(duì)列控制電路RqCT (圖7:步驟 2)。
這樣一來(lái)，請(qǐng)求隊(duì)列控制電路RqCT內(nèi)的所有請(qǐng)求隊(duì)列被進(jìn)入， 無(wú)法接收來(lái)自信息處理裝置CPU—CHIP的新的請(qǐng)求，因此使請(qǐng)求允許 信號(hào)RqEnO為低電平。
因請(qǐng)求允許信號(hào)RqEnO為低電平，因此信息處理裝置CPU_CHIP 可知存儲(chǔ)芯片MO無(wú)法接收請(qǐng)求。之后，請(qǐng)求隊(duì)列控制電路RqCT比較請(qǐng)求ReqBAmOl中含有的ID 值2和本身的ID寄存器的值2。因請(qǐng)求ReqBAl中含有的ID值2和存 儲(chǔ)芯片MO的ID寄存器值2 —致，因此請(qǐng)求隊(duì)列控制電路RqCT將請(qǐng) 求ReqBAl發(fā)送到存儲(chǔ)電路MemVL 。存儲(chǔ)電路MemVL對(duì)請(qǐng)求 ReqBAmOl ，通過(guò)庫(kù)激活命令BA、庫(kù)地址BKO、行地址RowO，使庫(kù)0 內(nèi)的行O所連接的1頁(yè)(無(wú)特別限定，為8192比特)的存儲(chǔ)單元激活， 傳送到讀出放大器。
請(qǐng)求ReqBAmOl被處理，從而使請(qǐng)求隊(duì)列控制電路RqCT內(nèi)的請(qǐng) 求隊(duì)列空出一個(gè)，因此存儲(chǔ)芯片MO使請(qǐng)求允許信號(hào)RqEnO為高電平， 通知信息處理裝置CPUJ3HIP可接收新的請(qǐng)求。
接著，請(qǐng)求隊(duì)列控制電路RqCT比較請(qǐng)求ReqRDml6中含有的ID 值2和本身的ID寄存器的值2 (圖7:步驟3)。因請(qǐng)求ReqRDml6 中含有的ID值2和存儲(chǔ)芯片MO的ID寄存器值2 —致，因此請(qǐng)求隊(duì) 列控制電路RqCT將請(qǐng)求R叫RDml6發(fā)送到存儲(chǔ)電路MemVL。
并且，請(qǐng)求隊(duì)列控制電路RqCT將讀出請(qǐng)求ReqRDml6發(fā)送到存 儲(chǔ)電路MemVL時(shí)，根據(jù)延時(shí)值輸出寄存器LRG的設(shè)定，將請(qǐng)求 ReqRDm04中含有的ID值2和延時(shí)值輸出寄存器LRG內(nèi)的延時(shí)值輸 出標(biāo)記信息LRGFlag值1發(fā)送到響應(yīng)隊(duì)列控制電路RsCT內(nèi)的延時(shí)計(jì) 算電路LA。
延時(shí)計(jì)算電路LA確認(rèn)接收的延時(shí)值輸出標(biāo)記信息LRGFlag值是 1 (圖7:步驟4)，對(duì)請(qǐng)求ReqRDml6的數(shù)據(jù)通過(guò)響應(yīng)信號(hào)RsMuxO 計(jì)算輸出到信息處理裝置CPU—CHIP為止的延時(shí)值LaRd (圖7:步驟 5)。接著，響應(yīng)隊(duì)列控制電路RsCT使含有ID值2及計(jì)算的延時(shí)值 LaRd的響應(yīng)RsLa通過(guò)響應(yīng)信號(hào)RsMuxO，發(fā)送到信息處理裝置 CPU CHIP (圖7:步驟6)。如果延時(shí)計(jì)算電路LA在接收到延時(shí)值輸出信息LRGFlag值是0 時(shí)，不執(zhí)行延時(shí)計(jì)算而結(jié)束(圖7:步驟8)。
信息處理裝置CPU_CHIP的存儲(chǔ)控制電路CON使響應(yīng)隊(duì)列RsQ 接收響應(yīng)RsLa。信息處理裝置CPU—CHIP通過(guò)發(fā)送到響應(yīng)隊(duì)列RsQ的 響應(yīng)RsLa中含有的ID值2及延時(shí)值LaRd，可預(yù)先確認(rèn)與響應(yīng) RqRDm04對(duì)應(yīng)的數(shù)據(jù)何時(shí)從存儲(chǔ)芯片MO發(fā)送。
接著，從存儲(chǔ)電路MemVL，通過(guò)請(qǐng)求ReqRDml6中含有的16字 節(jié)讀出命令RD16、庫(kù)地址BKO、列地址Co131，在由存儲(chǔ)電路MemVL 的庫(kù)0的讀出放大器保存的數(shù)據(jù)中，讀出將列地址Col31作為開始地 址的16字節(jié)的數(shù)據(jù)，包括ID寄存器值2在內(nèi)，作為響應(yīng)ResRDm16 而傳送到響應(yīng)隊(duì)列控制電路RsCT。
響應(yīng)隊(duì)列控制電路RsCT通過(guò)響應(yīng)信號(hào)RsMuxO，將響應(yīng)RsRDm 16 輸出到信息處理裝置CPU—CHIP。信息處理裝置CPU_CHIP的存儲(chǔ)控 制電路CON使響應(yīng)隊(duì)列RsQ接收響應(yīng)RsRDml6。信息處理裝置 CPU—CHIP通過(guò)發(fā)送到響應(yīng)隊(duì)列RsQ的響應(yīng)RsRDm04中含有的ID值 2，可確認(rèn)與請(qǐng)求RqRDml6對(duì)應(yīng)的數(shù)據(jù)正確地從存儲(chǔ)芯片MO發(fā)送。
響應(yīng)隊(duì)列控制電路RsCT中的延時(shí)的計(jì)算方法無(wú)特別限定，但也 可以是Tinitial+Sum(Tcycle)。
從請(qǐng)求R叫RDml6發(fā)送到存儲(chǔ)電路MemVL后到讀出所需的數(shù)據(jù) 并作為響應(yīng)ResRDml6而輸入到響應(yīng)控制電路RsCT為止的時(shí)間，無(wú) 特別限定，為3時(shí)鐘周期左右。
Sum(Tcycle)在安裝了響應(yīng)隊(duì)列控制電路RsCT的響應(yīng)隊(duì)列內(nèi)，對(duì) 于已經(jīng)保存了響應(yīng)數(shù)據(jù)的響應(yīng)隊(duì)列，是為輸出所有響應(yīng)數(shù)據(jù)而所需的 數(shù)據(jù)傳送時(shí)鐘周期數(shù)Tcycle的總和。在安裝了響應(yīng)隊(duì)列控制電路RsCT的響應(yīng)隊(duì)列內(nèi)，響應(yīng)數(shù)據(jù)己經(jīng) 由一個(gè)響應(yīng)隊(duì)列保存，設(shè)該響應(yīng)數(shù)據(jù)的數(shù)據(jù)傳送時(shí)鐘周期數(shù)為16時(shí)， 對(duì)響應(yīng)ReqRDm16的輸出數(shù)據(jù)的延時(shí)值LaRd為3+16=19周期。
其中，存儲(chǔ)芯片M0輸出的延時(shí)值以具體的時(shí)鐘周期數(shù)為例進(jìn)行 了說(shuō)明，但延時(shí)值也可以是和時(shí)鐘周期數(shù)對(duì)應(yīng)的電平值。
以上說(shuō)明了存儲(chǔ)芯片M0中的數(shù)據(jù)的讀出，當(dāng)然對(duì)于存儲(chǔ)芯片M1、 M2也可進(jìn)行同樣的動(dòng)作。
雖無(wú)特別限定，但輸入到響應(yīng)隊(duì)列RsQ的數(shù)據(jù)通過(guò)信息處理電路 CPU0、 CPU1、 CPU2及CPU3的任意一個(gè)進(jìn)行數(shù)據(jù)處理。
接著說(shuō)明信息處理裝置CPU_CHIP和存儲(chǔ)芯片Ml的數(shù)據(jù)傳送。
雖無(wú)特別限定，但存儲(chǔ)芯片M0、 Ml、 M2的請(qǐng)求隊(duì)列控制電路 RqCT中存在兩個(gè)請(qǐng)求隊(duì)列，是請(qǐng)求未進(jìn)入的狀態(tài)。并且說(shuō)明以下情況 下的數(shù)據(jù)傳送存儲(chǔ)芯片M0、 Ml、 M2的響應(yīng)隊(duì)列控制電路RsCT中 存在兩個(gè)響應(yīng)隊(duì)列，存儲(chǔ)芯片M0及M1的響應(yīng)隊(duì)列中已經(jīng)進(jìn)入了一個(gè) 響應(yīng)。
信息處理裝置CPU_CHIP通過(guò)請(qǐng)求信號(hào)RqMuxO，將使ID值1、 庫(kù)激活命令BA、庫(kù)地址BK0、頁(yè)地址PageO多重化了的請(qǐng)求ReqBAml， 與時(shí)鐘信號(hào)RqCKO同步，傳送到存儲(chǔ)芯片MO。
接著，通過(guò)請(qǐng)求信號(hào)RqMuxO，將使ID值1、 16字節(jié)讀出命令 RD16、庫(kù)地址BKO、列地址Co131多重化了的請(qǐng)求ReqRD16ml ，與時(shí) 鐘信號(hào)RqCKO同步，傳送到存儲(chǔ)芯片MO (圖7:步驟l)。
39存儲(chǔ)芯片M0將來(lái)自信息處理裝置CPU—CHIP的請(qǐng)求ReqBAml 和ReqRD16ml依次存儲(chǔ)到本身的請(qǐng)求隊(duì)列控制電路RqCT (圖7:步
驟2)。
存儲(chǔ)芯片MO比較請(qǐng)求ReqBAml及ReqRD16ml中含有的ID值1 和本身的ID寄存器的值2 (圖7:步驟3)。因比較結(jié)果不一致，所以 存儲(chǔ)芯片MO判斷請(qǐng)求ReqBAml及ReqRD16ml不是對(duì)本身的請(qǐng)求， 通過(guò)請(qǐng)求信號(hào)RqMuxl依次傳送到存儲(chǔ)芯片Ml (圖7:步驟7)。
存儲(chǔ)芯片Ml將來(lái)自存儲(chǔ)芯片MO的請(qǐng)求R叫BAml及ReqRD16ml
存儲(chǔ)到本身的請(qǐng)求隊(duì)列控制電路RqCT (圖7:步驟2)。
存儲(chǔ)芯片Ml的請(qǐng)求隊(duì)列控制電路RqCT比較請(qǐng)求R叫BAml中含 有的ID值1和本身的ID寄存器的值1 (圖7:步驟3)。因雙方一致， 所以請(qǐng)求隊(duì)列控制電路RqCT將請(qǐng)求ReqBAl發(fā)送到存儲(chǔ)電路MemVL。 存儲(chǔ)電路MemVL對(duì)請(qǐng)求ReqBAml ，通過(guò)庫(kù)激活命令BA、庫(kù)地址BKO、 頁(yè)地址RowO，使指定的1頁(yè)(無(wú)特別限定，為lk字節(jié))的存儲(chǔ)單元 激活，傳送到讀出放大器。
接著，存儲(chǔ)芯片Ml的請(qǐng)求隊(duì)列控制電路RqCT比較請(qǐng)求 ReqRD16ml中含有的ID值和本身的ID寄存器的值1 。因雙方一致， 所以請(qǐng)求隊(duì)列控制電路RqCT將請(qǐng)求ReqRDml6發(fā)送到存儲(chǔ)電路 MemVL。
并且，存儲(chǔ)芯片Ml的請(qǐng)求隊(duì)列控制電路RqCT將讀出請(qǐng)求 ReqRD16ml發(fā)送到存儲(chǔ)電路MemVL時(shí)，根據(jù)延時(shí)值輸出寄存器LRG 的設(shè)定，將請(qǐng)求ReqRD16ml中含有的ID值1和延時(shí)值輸出寄存器LRG 內(nèi)的延時(shí)值輸出標(biāo)記信息LRGFlag值1發(fā)送到響應(yīng)隊(duì)列控制電路RsCT 內(nèi)的延時(shí)計(jì)算電路LA。延時(shí)計(jì)算電路LA確認(rèn)取得的延時(shí)值輸出標(biāo)記信息LRGFlag值為 1 (圖7:步驟4)，對(duì)請(qǐng)求ReqRD16ml的數(shù)據(jù)通過(guò)響應(yīng)信號(hào)RsMuxO， 計(jì)算輸出到信息處理裝置CPUj:HIP為止的延時(shí)值LaRdl (圖7:步驟 5)。接著，響應(yīng)隊(duì)列控制電路RsCT使含有ID值1和計(jì)算的延時(shí)值 LaRdl的響應(yīng)RsLal通過(guò)響應(yīng)信號(hào)RsMuxO傳送到存儲(chǔ)芯片MO(圖7: 步驟6)。
接收到響應(yīng)RsLal的存儲(chǔ)芯片M0的響應(yīng)隊(duì)列控制電路RsCT根 據(jù)響應(yīng)RsLal中含有的延時(shí)值LaRdl，計(jì)算輸出到信息處理裝置 CPU—CHIP為止的延時(shí)值LaRd2，使包括響應(yīng)RsLal中含有的ID值1 和計(jì)算的延時(shí)值LaRd2的響應(yīng)RsLa2，通過(guò)響應(yīng)信號(hào)RsMuxO傳送到 信息處理裝置CPU一CHIP。
信息處理裝置CPU—CHIP的存儲(chǔ)控制電路CON使響應(yīng)隊(duì)列RsQ 接收響應(yīng)RsLa2。信息處理裝置CPU—CHIP通過(guò)發(fā)送到響應(yīng)隊(duì)列RsQ 的響應(yīng)RsLa2中含有的ID值1及延時(shí)值LaRd2，可預(yù)先確認(rèn)何時(shí)從存 儲(chǔ)芯片Ml發(fā)送數(shù)據(jù)。
接著，從存儲(chǔ)芯片Ml的存儲(chǔ)電路MemNVl ，通過(guò)請(qǐng)求ReqRD16ml 中含有的16字節(jié)讀出命令RD16、庫(kù)地址BK0、列地址Co131，在存 儲(chǔ)電路MemNVl的庫(kù)0的讀出放大器保存的數(shù)據(jù)中，讀出以列地址 Col31為開始地址的16字節(jié)的數(shù)據(jù)，包括ID寄存器值1在內(nèi)，作為響 應(yīng)RsRD16ml而傳送到響應(yīng)隊(duì)列控制電路RsCT。
存儲(chǔ)芯片M1的響應(yīng)控制電路RsCT通過(guò)響應(yīng)信號(hào)RsMuxO，將響 應(yīng)RsRD16ml輸出到存儲(chǔ)芯片M0。存儲(chǔ)芯片M0接收響應(yīng)RsRD16ml ， 輸出到信息處理裝置CPU—CHIP。
信息處理裝置CPU—CHIP的存儲(chǔ)控制電路CON使響應(yīng)隊(duì)列RsQ 接收響應(yīng)RsRD16ml。信息處理裝置CPU CHIP通過(guò)發(fā)送到響應(yīng)隊(duì)列RsQ的響應(yīng)RsRD16ml中含有的ID值1，可確認(rèn)與響應(yīng)RsRD16ml對(duì) 應(yīng)的數(shù)據(jù)正確地從存儲(chǔ)芯片M0發(fā)送。
說(shuō)明存儲(chǔ)芯片Ml的響應(yīng)隊(duì)列控制電路RsCT中的、延時(shí)值LaRdl 的計(jì)算方法。雖無(wú)特別限定，但延時(shí)值LaRdl也可以是Tinitial + Sum (Tcycle)。
從請(qǐng)求ReqNRD4m 1發(fā)送到存儲(chǔ)電路MemNV 1后，到讀出所需的 數(shù)據(jù)并作為響應(yīng)ResRD16ml而輸入到響應(yīng)控制電路RsCT為止的時(shí) 間，無(wú)特別限定，為80ns左右，因此是40時(shí)鐘周期左右。
Sum(Tcycle)在安裝了響應(yīng)隊(duì)列控制電路RsCT的響應(yīng)隊(duì)列內(nèi)，對(duì) 于已經(jīng)保存了響應(yīng)數(shù)據(jù)的響應(yīng)隊(duì)列，是為輸出所有響應(yīng)數(shù)據(jù)而所需的 數(shù)據(jù)傳送時(shí)鐘周期數(shù)Tcycle的總和。
在安裝了存儲(chǔ)芯片M1的響應(yīng)隊(duì)列控制電路RsCT的響應(yīng)隊(duì)列內(nèi)， 響應(yīng)數(shù)據(jù)已經(jīng)由一個(gè)響應(yīng)隊(duì)列保存，設(shè)該響應(yīng)數(shù)據(jù)的數(shù)據(jù)傳送時(shí)鐘周 期數(shù)為16時(shí)，對(duì)響應(yīng)ReqRD16ml的輸出數(shù)據(jù)的延時(shí)值LaRdl為40 + 16 = 56周期。
接著說(shuō)明從存儲(chǔ)芯片Ml接收延時(shí)值LaRd2時(shí)的、存儲(chǔ)芯片MO 的響應(yīng)隊(duì)列控制電路RsCT中的延時(shí)值LaRd2的計(jì)算方法。雖無(wú)特別 限定，但延時(shí)值LaRd2也可以是延時(shí)值LaRdl + Sum (Tcycle)。
在安裝了存儲(chǔ)芯片MO的響應(yīng)隊(duì)列控制電路RsCT的響應(yīng)隊(duì)列內(nèi)， 響應(yīng)數(shù)據(jù)已經(jīng)由一個(gè)響應(yīng)隊(duì)列保存，設(shè)該響應(yīng)數(shù)據(jù)的數(shù)據(jù)傳送時(shí)鐘周 期數(shù)為8時(shí)，延時(shí)值LaRd2為56 + 8 = 62周期。
其中，存儲(chǔ)芯片MO及Ml輸出的延時(shí)值以具體的時(shí)鐘周期數(shù)為 例進(jìn)行了說(shuō)明，但延時(shí)值也可以是和延時(shí)的周期數(shù)對(duì)應(yīng)的電平值。雖無(wú)特別限定，輸入到響應(yīng)隊(duì)列RsQ的數(shù)據(jù)通過(guò)信息處理電路 CPU0、 CPU1、 CPU2及CPU3的任意一個(gè)進(jìn)行數(shù)據(jù)處理。
接著說(shuō)明信息處理裝置CPU—CHIP和存儲(chǔ)芯片M2的數(shù)據(jù)傳送。 雖無(wú)特別限定，但存儲(chǔ)芯片M2是利用了 NAND型閃存單元的NAND 型閃存。NAND型閃存很少發(fā)生以下情況，即因反復(fù)改寫，導(dǎo)致可靠 性下降，使寫入時(shí)寫入的數(shù)據(jù)在讀出時(shí)變?yōu)椴煌臄?shù)據(jù)、或改寫時(shí)未 寫入數(shù)據(jù)的情況，因此512字節(jié)的數(shù)據(jù)及該512字節(jié)的數(shù)據(jù)中產(chǎn)生錯(cuò) 誤時(shí)用于校正該錯(cuò)誤的16字節(jié)的ECC代碼作為1頁(yè)(512字節(jié)+ 16 字節(jié))的數(shù)據(jù)而被管理。
雖無(wú)特別限定，但存儲(chǔ)芯片M0、 Ml、 M2的請(qǐng)求隊(duì)列控制電路 RqCT中存在兩個(gè)請(qǐng)求隊(duì)列，是請(qǐng)求未進(jìn)入的狀態(tài)。并且說(shuō)明以下情況 下的數(shù)據(jù)傳送存儲(chǔ)芯片M0、 Ml、 M2的響應(yīng)隊(duì)列控制電路RsCT中 存在兩個(gè)響應(yīng)隊(duì)列，存儲(chǔ)芯片M0、 Ml及M2的響應(yīng)隊(duì)列中已經(jīng)進(jìn)入 了一個(gè)響應(yīng)。
信息處理裝置CPU—CHIP通過(guò)請(qǐng)求信號(hào)RqMuxO，將使ID值3、 庫(kù)激活命令BA、庫(kù)地址BK0、扇區(qū)地址Sadd0多重化了的請(qǐng)求 ReqBAm2，與時(shí)鐘信號(hào)RqCK0同步，傳送到存儲(chǔ)芯片M0。
接著，通過(guò)請(qǐng)求信號(hào)RqMuxO，將使ID值3、頁(yè)數(shù)據(jù)讀出命令RDpl 、 庫(kù)地址BK0、頁(yè)地址Padd0多重化了的請(qǐng)求ReqRDplm2，與時(shí)鐘信號(hào) RqCK0同步，傳送到存儲(chǔ)芯片MO (圖7:步驟l)。
存儲(chǔ)芯片M0將來(lái)自信息處理裝置CPU—CHIP的請(qǐng)求ReqBAm2 和ReqRDplm2依次存儲(chǔ)到本身的請(qǐng)求隊(duì)列控制電路RqCT (圖7:步
驟2)。存儲(chǔ)芯片M0比較請(qǐng)求ReqBAm2及ReqRDplm2中含有的ID值3和本身的ID寄存器的值2 (圖7:步驟3)。因比較結(jié)果不一致，所以存儲(chǔ)芯片Ml判斷請(qǐng)求R叫BAm2及ReqRDplm2不是對(duì)本身的請(qǐng)求，通過(guò)請(qǐng)求信號(hào)RqMuxl依次傳送到存儲(chǔ)芯片Ml (圖7:步驟7)。
存儲(chǔ)芯片M1將來(lái)自存儲(chǔ)芯片MO的請(qǐng)求R叫BAm2及ReqRDp 1 m2存儲(chǔ)到本身的請(qǐng)求隊(duì)列控制電路RqCT (圖7:步驟2)。
存儲(chǔ)芯片M1依次比較請(qǐng)求ReqB Am2及ReqRDp 1 m2中含有的ID值3和本身的ID寄存器的值3 (圖7:步驟3)。因比較結(jié)果不一致，所以存儲(chǔ)芯片Ml判斷請(qǐng)求ReqBAm2及ReqRDplm2不是對(duì)本身的請(qǐng)求，通過(guò)請(qǐng)求信號(hào)RqMuxl依次傳送到存儲(chǔ)芯片M2 (圖7:步驟7)。
存儲(chǔ)芯片M2的請(qǐng)求隊(duì)列控制電路RqCT比較請(qǐng)求ReqBAm2中含有的ID值3和本身的ID寄存器的值3 (圖7:步驟3)。因雙方一致，所以請(qǐng)求隊(duì)列控制電路RqCT將請(qǐng)求ReqBmA2發(fā)送到存儲(chǔ)電路MemNV2。
存儲(chǔ)電路MemNV2對(duì)請(qǐng)求ReqBAm2，通過(guò)庫(kù)激活命令BA、庫(kù)地址BKO、扇區(qū)地址SaddO，使指定的1扇區(qū)的數(shù)據(jù)傳送到緩沖器BUF0。雖無(wú)特別限定，但1扇區(qū)的數(shù)據(jù)由4頁(yè)(無(wú)特別限定，2k字節(jié))數(shù)據(jù)構(gòu)成。雖無(wú)特別限定，但為將1扇區(qū)的數(shù)據(jù)傳送到緩沖器BUF0而所需的時(shí)間為25usec左右。
接著，存儲(chǔ)芯片Ml的請(qǐng)求隊(duì)列控制電路RqCT比較請(qǐng)求ReqRDplm2中含有的ID值3和本身的ID寄存器的值3。因雙方一致，所以存儲(chǔ)芯片Ml的請(qǐng)求隊(duì)列控制電路RqCT判斷請(qǐng)求ReqRDplm2是
對(duì)本身的請(qǐng)求。
1扇區(qū)的數(shù)據(jù)從存儲(chǔ)電路MemNV2傳送到緩沖器BUF0后，存儲(chǔ)芯片Ml的請(qǐng)求隊(duì)列控制電路RqCT將請(qǐng)求ReqRDplm2發(fā)送到存儲(chǔ)電路MemNV2。
并且，存儲(chǔ)芯片Ml的請(qǐng)求隊(duì)列控制電路RqCT將讀出請(qǐng)求ReqRDplm2發(fā)送到存儲(chǔ)電路MemVL時(shí)，根據(jù)延時(shí)值輸出寄存器LRG的設(shè)定，將請(qǐng)求R叫RDplm2中含有的ID值3和延時(shí)值輸出寄存器LRG內(nèi)的延時(shí)值輸出標(biāo)記信息LRGFlag值l發(fā)送到響應(yīng)隊(duì)列控制電路RsCT內(nèi)的延時(shí)計(jì)算電路LA。
延時(shí)計(jì)算電路LA確認(rèn)取得的延時(shí)值輸出標(biāo)記信息LRGFlag值為1 (圖7:步驟4)，對(duì)請(qǐng)求ReqRDplm2的數(shù)據(jù)通過(guò)響應(yīng)信號(hào)RsMux2，計(jì)算輸出到存儲(chǔ)芯片Ml為止的延時(shí)值LaRdm2 (圖7:步驟5)。接著，響應(yīng)隊(duì)列控制電路RsCT使含有ID值3和計(jì)算的延時(shí)值LaRdm2的響應(yīng)RsLam2通過(guò)響應(yīng)信號(hào)RsMux2傳送到存儲(chǔ)芯片Ml (圖7:步驟6)。
接收到響應(yīng)RsLam2的存儲(chǔ)芯片M1的響應(yīng)隊(duì)列控制電路RsCT根據(jù)響應(yīng)RsLam2中含有的延時(shí)值LaRdm2，計(jì)算輸出到存儲(chǔ)芯片M0為止的延時(shí)值LaRdm21，使包括響應(yīng)RsLam2中含有的ID值3和計(jì)算的延時(shí)值LaRdm21的響應(yīng)RsLam21，通過(guò)響應(yīng)信號(hào)RsMuxO傳送到存儲(chǔ)芯片M0。
接收到響應(yīng)RsLam21的存儲(chǔ)芯片M0的響應(yīng)隊(duì)列控制電路RsCT根據(jù)響應(yīng)RsLam21中含有的延時(shí)值LaRdm21 ，計(jì)算輸出到信息處理裝置CPU—CHIP為止的延時(shí)值LaRdm210，使包括響應(yīng)RsLam21中含有的ID值3和計(jì)算的延時(shí)值LaRdm21的響應(yīng)RsLam210，通過(guò)響應(yīng)信號(hào)RsMuxO傳送到信息處理裝置CPU—CHIP。
信息處理裝置CPU_CHIP的存儲(chǔ)控制電路CON使響應(yīng)隊(duì)列RsQ接收響應(yīng)RsLa210。信息處理裝置CPU—CHIP通過(guò)發(fā)送到響應(yīng)隊(duì)列RsQ
45的響應(yīng)RsLa2中含有的ID值1及延時(shí)值LaRd210，可預(yù)先確認(rèn)何時(shí)從存儲(chǔ)芯片M2發(fā)送數(shù)據(jù)。
響應(yīng)隊(duì)列控制電路RsCT從傳送到數(shù)據(jù)寄存器DREGO的數(shù)據(jù)中，將由ReqRDplm2中含有的1頁(yè)讀出命令RDpl、庫(kù)地址BKO及頁(yè)地址PaddO指定的1頁(yè)(512字節(jié)+16字節(jié))數(shù)據(jù)，以32字節(jié)單位，包括ID寄存器值3 在內(nèi)，作為響應(yīng)ResNDRDplm2-0 響應(yīng)ResNDRDplm2-7而依次讀出，傳送到存儲(chǔ)芯片M1。最后，讀出頁(yè)地址1內(nèi)的16字節(jié)的ECC代碼，包括ID寄存器值3在內(nèi)，作為響應(yīng)ResNDRDplm2ECC，通過(guò)響應(yīng)信號(hào)RsMux2傳送到Ml。從數(shù)據(jù)寄存器DREGO內(nèi)的數(shù)據(jù)讀出到響應(yīng)隊(duì)列為止的時(shí)間沒有特別限定，為50ns左右。
口向應(yīng)ResNDRDplm2-0、 ResNDRDplm2-l 、 ResNDRDplm2-2 、ResNDRDplm2-3 、 ResNDRDplm2-4 、 ResNDRDplm2-5 、ResNDRDplm2-6、 ResNDRDplm2-7及響應(yīng)ResNDRDplm2ECC依次
傳送到存儲(chǔ)芯片Ml后，通過(guò)響應(yīng)信號(hào)RsMuxl傳送到存儲(chǔ)芯片MO，進(jìn)一步通過(guò)響應(yīng)信號(hào)RsMuxO傳送到信息處理裝置CPU_CHIP。
信息處理裝置CPU—CHIP的存儲(chǔ)控制電路CON依次使響應(yīng)ResNDRDplm2-0 、 ResNDRDplm2-l、 ResNDRDplm2隱2 、ResNDRDplm2-3、 ResNDRDplm2-4 、 ResNDRDplm2-5 、ResNDRDplm2-6、 ResNDRDplm2-7及響應(yīng)ResNDRDplm2ECC由響
應(yīng)隊(duì)列RsQ接收。信息處理裝置CPU_CHIP通過(guò)響應(yīng)隊(duì)列RsQ發(fā)送的這些響應(yīng)中含有的ID值2，可確認(rèn)這些響應(yīng)是從存儲(chǔ)芯片M2發(fā)送的。
信息處理裝置CPU一CHIP對(duì)從存儲(chǔ)芯片M2發(fā)送的數(shù)據(jù)，通過(guò)信息處理電路CPUO、 CPU1、 CPU2、 CPU3的任意一個(gè)，利用ECC代碼進(jìn)行錯(cuò)誤檢測(cè)。如無(wú)錯(cuò)誤，則信息處理電路CPUO、 CPU1、 CPU2、 CPU3
的任意一個(gè)對(duì)該數(shù)據(jù)進(jìn)行數(shù)據(jù)處理。如有錯(cuò)誤，則通過(guò)信息處理電路
46CPU0、 CPU1、 CPU2、 CPU3的任意一個(gè)進(jìn)行錯(cuò)誤校正后，由信息處理電路CPU0、 CPU1、 CPU2、 CPU3的任意一個(gè)對(duì)進(jìn)行了錯(cuò)誤校正的數(shù)據(jù)進(jìn)行數(shù)據(jù)處理。
說(shuō)明存儲(chǔ)芯片M2中的響應(yīng)隊(duì)列控制電路RsCT中的、延時(shí)值LaRdm2的計(jì)算方法。雖無(wú)特別限定，但延時(shí)值LaRdm2也可以是Tinitial+sum(Tcycle)。
從響應(yīng)ReqRDplm2發(fā)送到存儲(chǔ)電路MemNVl后，到所需的數(shù)據(jù)從數(shù)據(jù)寄存器DREG0被讀出并作為響應(yīng)ResNDRDplm2-0而輸入到響應(yīng)隊(duì)列控制電路RsCT為止的時(shí)間，沒有特別限定，是50ns左右，因此為25時(shí)鐘周期左右。
Sum(Tcycle)，在安裝了響應(yīng)隊(duì)列控制電路RsCT的響應(yīng)隊(duì)列內(nèi)，對(duì)于已經(jīng)保存了響應(yīng)數(shù)據(jù)的響應(yīng)隊(duì)列，是為輸出所有響應(yīng)數(shù)據(jù)而所需的數(shù)據(jù)傳送時(shí)鐘周期數(shù)Tcycle的總和。
在安裝了存儲(chǔ)芯片M2的響應(yīng)隊(duì)列控制電路RsCT的響應(yīng)隊(duì)列內(nèi)，響應(yīng)數(shù)據(jù)已經(jīng)由一個(gè)響應(yīng)隊(duì)列保存，該響應(yīng)數(shù)據(jù)的數(shù)據(jù)傳送時(shí)鐘周期數(shù)為16時(shí)，對(duì)響應(yīng)ResNDRDplm2-0的輸出數(shù)據(jù)的延時(shí)值LaRdm2為25+16 = 41周期。
接著說(shuō)明存儲(chǔ)芯片Ml的響應(yīng)隊(duì)列電路RsCT中的、延時(shí)值LaRdm21的計(jì)算方法。雖無(wú)特別限定，但延時(shí)值LaRdm21也可以是延時(shí)值LaRdm2 + Sum (Tcycle)。
Sum(Tcycle),在安裝了響應(yīng)隊(duì)列控制電路RsCT的響應(yīng)隊(duì)列內(nèi)，對(duì)于已經(jīng)保存了響應(yīng)數(shù)據(jù)的響應(yīng)隊(duì)列，是為輸出所有響應(yīng)數(shù)據(jù)而所需的數(shù)據(jù)傳送時(shí)鐘周期數(shù)Tcycle的總和。在安裝了存儲(chǔ)芯片Ml的響應(yīng)隊(duì)列控制電路RsCT的響應(yīng)隊(duì)列內(nèi)，
響應(yīng)數(shù)據(jù)已經(jīng)由三個(gè)響應(yīng)隊(duì)列保存，該響應(yīng)數(shù)據(jù)的數(shù)據(jù)傳送時(shí)鐘周期
數(shù)為16X3時(shí)，延時(shí)值LaRdm21為41 + 48 = 89周期。
接著說(shuō)明從存儲(chǔ)芯片Ml接收延時(shí)值LaRdm21時(shí)的、存儲(chǔ)芯片M0的響應(yīng)隊(duì)列控制電路RsCT中的延時(shí)值LaRdm210的計(jì)算方法。雖無(wú)特別限定，但延時(shí)值LaRdm210也可以是延時(shí)值LaRdm21 + Sum(Tcycle)。
Sum(Tcycle)，在安裝了響應(yīng)隊(duì)列控制電路RsCT的響應(yīng)隊(duì)列內(nèi)，對(duì)于已經(jīng)保存了響應(yīng)數(shù)據(jù)的響應(yīng)隊(duì)列，是為輸出所有響應(yīng)數(shù)據(jù)而所需的數(shù)據(jù)傳送時(shí)鐘周期數(shù)Tcycle的總和。
在安裝了存儲(chǔ)芯片MO的響應(yīng)隊(duì)列控制電路RsCT的響應(yīng)隊(duì)列內(nèi)，響應(yīng)數(shù)據(jù)已經(jīng)由三個(gè)響應(yīng)隊(duì)列保存，設(shè)該響應(yīng)數(shù)據(jù)的數(shù)據(jù)傳送時(shí)鐘周期數(shù)為16X3時(shí)，延時(shí)值LaRdm210為89 + 48=137周期。
其中，存儲(chǔ)芯片MO、 Ml及M2輸出的延時(shí)值以具體的時(shí)鐘周期數(shù)為例進(jìn)行了說(shuō)明，但延時(shí)值也可以是和延時(shí)的周期數(shù)對(duì)應(yīng)的電平值。
以上說(shuō)明了存儲(chǔ)芯片M2中的數(shù)據(jù)讀出，對(duì)于存儲(chǔ)芯片M0及M1也可進(jìn)行同樣的動(dòng)作。
雖無(wú)特別限定，但輸入到響應(yīng)隊(duì)列RsQ的數(shù)據(jù)通過(guò)信息處理電路CPUO、 CPU1、 CPU2及CPU3的任意一個(gè)進(jìn)行數(shù)據(jù)處理。
如上所述，將對(duì)從信息處理裝置CPU_CHIP到存儲(chǔ)模塊MEM的讀出請(qǐng)求的響應(yīng)的延時(shí)，在該響應(yīng)從存儲(chǔ)模塊MEM輸出到信息處理裝置CPU_CHIP前，預(yù)先從存儲(chǔ)模塊MEM發(fā)送到信息處理裝置CPU—CHIP,從而使信息處理裝置CPU_CHIP可預(yù)先獲知數(shù)據(jù)的到達(dá)時(shí)刻，在數(shù)據(jù)到達(dá)前可靈活對(duì)應(yīng)什么處理進(jìn)行到什么程度，可提高處理 性能。
(通常動(dòng)作的說(shuō)明隊(duì)列的預(yù)約) 根據(jù)信息處理裝置CPU_CHIP執(zhí)行的應(yīng)用程序的不同，存在該應(yīng) 用程序執(zhí)行過(guò)程中需要保證讀出數(shù)據(jù)的最大延時(shí)的情況。參照?qǐng)D1及 圖8說(shuō)明用于保證該讀出數(shù)據(jù)的最大延時(shí)的請(qǐng)求隊(duì)列及響應(yīng)隊(duì)列的預(yù) 約方法。
說(shuō)明對(duì)安裝了存儲(chǔ)模塊MEM內(nèi)的存儲(chǔ)器M0、 Ml及M2的請(qǐng)求 隊(duì)列及響應(yīng)隊(duì)列中、處于空置狀態(tài)的隊(duì)列的預(yù)約方法的一例。
雖無(wú)特別限定，但說(shuō)明為了對(duì)存儲(chǔ)芯片Ml的請(qǐng)求及響應(yīng)優(yōu)先且 順利處理而進(jìn)行的請(qǐng)求隊(duì)列及響應(yīng)隊(duì)列的預(yù)約方法。
雖無(wú)特別限定，但存儲(chǔ)芯片M0、 Ml、 M2各自的ID寄存器值設(shè) 定為2、 l及3。
首先，信息處理裝置CPU_CHIP，在位于本身的響應(yīng)隊(duì)列RsQ的 響應(yīng)隊(duì)列中，無(wú)特別限定地預(yù)約一個(gè)用于從存儲(chǔ)芯片M1開始的專門存 儲(chǔ)響應(yīng)的處于空置狀態(tài)的響應(yīng)隊(duì)列。如果沒有處于空置狀態(tài)的響應(yīng)隊(duì) 列，則直到有空置狀態(tài)的響應(yīng)隊(duì)列為止進(jìn)行等待。
之后，信息處理裝置CPU_CHIP為了預(yù)約隊(duì)列，通過(guò)請(qǐng)求信號(hào) RqMuxO,將使ID值1、隊(duì)列預(yù)約命令QRv、預(yù)約的隊(duì)列的個(gè)數(shù)QRvN 值多重化了的請(qǐng)求ReqNQRv傳送到存儲(chǔ)芯片MO (圖8:步驟l)。
存儲(chǔ)芯片M0將響應(yīng)ReqNQRv存儲(chǔ)到本身的響應(yīng)隊(duì)列控制電路 RqCT (圖8:步驟2)。之后，存儲(chǔ)芯片M0的請(qǐng)求隊(duì)列控制電路RqCT比較請(qǐng)求ReqNQRv 中含有的ID值1和本身的ID寄存器的值2 (圖8:步驟3)。因雙方 不一致，所以存儲(chǔ)芯片M0的請(qǐng)求隊(duì)列控制電路RqCT通過(guò)請(qǐng)求 ReqNQRv中含有的ID值1、隊(duì)列預(yù)約命令QRv、及QRvN值1，預(yù)約 一個(gè)專門存儲(chǔ)對(duì)存儲(chǔ)芯片Ml的請(qǐng)求的處于空置狀態(tài)的請(qǐng)求隊(duì)列。如果 無(wú)處于空置狀態(tài)的請(qǐng)求隊(duì)列，則直到出現(xiàn)空置狀態(tài)的請(qǐng)求隊(duì)列為止等 待，并進(jìn)行預(yù)約(圖8:步驟7)。
進(jìn)一步，請(qǐng)求隊(duì)列控制電路RqCT傳送到請(qǐng)求ReqNQRv的響應(yīng)隊(duì) 列控制電路RsC。
存儲(chǔ)芯片M0的響應(yīng)隊(duì)列控制電路RsCT通過(guò)請(qǐng)求ReqNQRv中含 有的ID值1、隊(duì)列預(yù)約命令QRv、及QRvN值1，預(yù)約一個(gè)專門存儲(chǔ) 含有輸入到存儲(chǔ)芯片MO的來(lái)自存儲(chǔ)芯片Ml的讀出數(shù)據(jù)的響應(yīng)的、處 于空置狀態(tài)的響應(yīng)隊(duì)列。如果無(wú)處于空置狀態(tài)的響應(yīng)隊(duì)列，則直到出 現(xiàn)空置狀態(tài)的響應(yīng)隊(duì)列為止等待，并進(jìn)行預(yù)約(圖8:步驟8)。
存儲(chǔ)芯片MO完成空置狀態(tài)的請(qǐng)求隊(duì)列及響應(yīng)隊(duì)列的預(yù)約后，通 過(guò)響應(yīng)ReqNQRv中含有的ID值1，將請(qǐng)求ReqNQRv通過(guò)請(qǐng)求信號(hào) RqMuxl傳送到存儲(chǔ)芯片Ml (圖8:步驟9)。
存儲(chǔ)芯片Ml將響應(yīng)ReqNQRv存儲(chǔ)到本身的請(qǐng)求隊(duì)列控制電路 RqCT(圖8:步驟2)。之后，存儲(chǔ)芯片Ml的請(qǐng)求隊(duì)列控制電路RqCT 比較請(qǐng)求ReqNQRv中含有的ID值1和本身的ID寄存器的值l(圖8: 步驟3)。因雙方一致，所以存儲(chǔ)芯片M1的請(qǐng)求隊(duì)列控制電路RqCT 通過(guò)請(qǐng)求ReqNQRv中含有的ID值1、隊(duì)列預(yù)約命令QRv、及QRvN 值1，預(yù)約一個(gè)專門存儲(chǔ)對(duì)存儲(chǔ)芯片M1的請(qǐng)求的處于空置狀態(tài)的請(qǐng)求 隊(duì)列。如果無(wú)處于空置狀態(tài)的請(qǐng)求隊(duì)列，則直到出現(xiàn)空置狀態(tài)的請(qǐng)求 隊(duì)列為止等待，并進(jìn)行預(yù)約(圖8:步驟4)。進(jìn)一步，請(qǐng)求隊(duì)列控制電路RqCT傳送到請(qǐng)求ReqNQRv的響應(yīng)隊(duì) 列控制電路RsC。
存儲(chǔ)芯片Ml的響應(yīng)隊(duì)列控制電路RsCT通過(guò)請(qǐng)求ReqNQRv中含 有的ID值1、隊(duì)列預(yù)約命令QRv、及QRvN值1，預(yù)約一個(gè)專門存儲(chǔ) 來(lái)自存儲(chǔ)芯片M1的響應(yīng)的、處于空置狀態(tài)的響應(yīng)隊(duì)列。如果無(wú)處于空 置狀態(tài)的響應(yīng)隊(duì)列，則直到出現(xiàn)空置狀態(tài)的響應(yīng)隊(duì)列為止等待，并進(jìn) 行預(yù)約(圖8:步驟5)。
存儲(chǔ)芯片Ml在完成空置狀態(tài)的請(qǐng)求隊(duì)列及響應(yīng)隊(duì)列的預(yù)約后， 將預(yù)約完成信號(hào)RvFlg通過(guò)響應(yīng)信號(hào)RsMuxl傳送到存儲(chǔ)芯片MO (圖 8:步驟6)。
存儲(chǔ)芯片M0將接收的預(yù)約完成信號(hào)RvFlg通過(guò)響應(yīng)信號(hào)RsMuxO 傳送到信息處理裝置CPU_CHIP。
信息處理裝置CPU_CHIP接收預(yù)約完成信號(hào)RvFlg，可獲知請(qǐng)求 ReqNQRv的隊(duì)列預(yù)約完成。
說(shuō)明隊(duì)列預(yù)約完成后，信息處理裝置CPU_CHIP進(jìn)行對(duì)存儲(chǔ)芯片 Ml的數(shù)據(jù)讀出請(qǐng)求時(shí)的動(dòng)作。
信息處理裝置CPU—CHIP通過(guò)請(qǐng)求信號(hào)RqMuxO，將使ID值1、 16字節(jié)數(shù)據(jù)讀出命令NRD16、地址Add63多重化了的請(qǐng)求 ReqNRD16ml傳送到存儲(chǔ)芯片M0。
存儲(chǔ)芯片MO中，因用于接收對(duì)存儲(chǔ)芯片Ml的請(qǐng)求的空置狀態(tài) 的請(qǐng)求隊(duì)列已經(jīng)被預(yù)約，所以將請(qǐng)求ReqNRD16ml存儲(chǔ)到該預(yù)約的請(qǐng) 求隊(duì)列中。接著存儲(chǔ)芯片MO比較請(qǐng)求ReqNRD16ml中含有的ID值1 和本身的ID寄存器的值2。因結(jié)果不一致，所以請(qǐng)求R叫NRD16ml通過(guò)請(qǐng)求信號(hào)RqMuxl傳送到存儲(chǔ)芯片Ml。
在存儲(chǔ)芯片Ml中，因用于接收對(duì)存儲(chǔ)芯片Ml的請(qǐng)求的空置狀 態(tài)的請(qǐng)求隊(duì)列已經(jīng)被預(yù)約，所以將請(qǐng)求ReqNRD16ml存儲(chǔ)到該預(yù)約的 請(qǐng)求隊(duì)列中。接著存儲(chǔ)芯片M1比較請(qǐng)求ReqNRD16ml中含有的ID值 1和本身的ID寄存器的值1，確認(rèn)結(jié)果一致。進(jìn)一步，因用于接收和 請(qǐng)求ReqNRD16ml對(duì)應(yīng)的數(shù)據(jù)的、處于空置狀態(tài)的響應(yīng)隊(duì)列已經(jīng)被預(yù) 約，所以請(qǐng)求R叫NRD16ml立刻發(fā)送到存儲(chǔ)電路MemNVl，與該請(qǐng)求 ReqNRD16ml對(duì)應(yīng)的數(shù)據(jù)從存儲(chǔ)電路MemNVl讀出，和ID值1 一起 存儲(chǔ)到作為響應(yīng)ResNRD16ml而預(yù)約的響應(yīng)隊(duì)列中。
存儲(chǔ)芯片Ml從響應(yīng)信號(hào)RsMuxl將響應(yīng)ResNRD16ml輸出到存 儲(chǔ)芯片M0。
在存儲(chǔ)芯片M0中，因用于接收來(lái)自存儲(chǔ)芯片Ml的響應(yīng)的空置 狀態(tài)的響應(yīng)隊(duì)列已經(jīng)被預(yù)約，所以將響應(yīng)ResNRD16ml立刻存儲(chǔ)到該 預(yù)約的請(qǐng)求隊(duì)列中。之后，存儲(chǔ)芯片MO立刻從響應(yīng)信號(hào)RsMuxO將響 應(yīng)ResNRD16ml輸出到信息處理裝置CPU_CHIP。
在信息處理裝置CPU_CHIP中，因用于接收來(lái)自存儲(chǔ)芯片M0的 響應(yīng)的空置狀態(tài)的響應(yīng)隊(duì)列已經(jīng)被預(yù)約，所以將響應(yīng)ResNRD16ml立
刻存儲(chǔ)到該預(yù)約的響應(yīng)隊(duì)列。
說(shuō)明了與對(duì)存儲(chǔ)芯片Ml的請(qǐng)求及響應(yīng)相關(guān)的隊(duì)列的預(yù)約方法及 預(yù)約后的數(shù)據(jù)傳送動(dòng)作，但對(duì)于存儲(chǔ)芯片M0及M2也可用同樣的方法 進(jìn)行隊(duì)列的預(yù)約，能夠以同樣的動(dòng)作進(jìn)行數(shù)據(jù)傳送。
如上所述，通過(guò)預(yù)約空置狀態(tài)的請(qǐng)求隊(duì)列及響應(yīng)隊(duì)列，可進(jìn)行作 為對(duì)象的請(qǐng)求及響應(yīng)的優(yōu)先且順利的處理，在執(zhí)行應(yīng)用程序時(shí)需要的 情況下，可保證讀出數(shù)據(jù)的最大延時(shí)。
52進(jìn)一步，對(duì)處于空置狀態(tài)的請(qǐng)求隊(duì)列及響應(yīng)隊(duì)列的預(yù)約可對(duì)任意 的存儲(chǔ)芯片進(jìn)行，并且該預(yù)約的請(qǐng)求隊(duì)列及響應(yīng)隊(duì)列的個(gè)數(shù)也可任意 變更，可靈活對(duì)應(yīng)和各種系統(tǒng)。
(普通動(dòng)作的說(shuō)明排序動(dòng)作芯片內(nèi)，失序動(dòng)作芯片間) 信息處理裝置CPU一CHIP將執(zhí)行程序所需的程序代碼、數(shù)據(jù)分配 到存儲(chǔ)芯片M0、 Ml、 M2時(shí)，為了提高程序的執(zhí)行速度，可設(shè)定適于 其分配方法的存儲(chǔ)芯片M0、 Ml及M2的響應(yīng)順序設(shè)定寄存器RRG的 值而使之動(dòng)作。
存儲(chǔ)器M0中存儲(chǔ)程序A和數(shù)據(jù)A，存儲(chǔ)器Ml中存儲(chǔ)程序B和 數(shù)據(jù)B，存儲(chǔ)器M2中存儲(chǔ)程序C和數(shù)據(jù)C。程序A和程序B及程序 C是完全獨(dú)立動(dòng)作的程序，數(shù)據(jù)A是和程序A相關(guān)的數(shù)據(jù)，數(shù)據(jù)B是 和程序B相關(guān)的數(shù)據(jù)，數(shù)據(jù)C是和程序C相關(guān)的數(shù)據(jù)。
圖6 (a)表示將程序代碼及數(shù)據(jù)分配到存儲(chǔ)芯片M0、 Ml、 M2 時(shí)的、對(duì)存儲(chǔ)芯片M0、 Ml、 M2的響應(yīng)順序設(shè)定寄存器RRG的設(shè)定 值。
以下說(shuō)明下述情況下的數(shù)據(jù)傳送信息處理裝置CPU_CHIP向存 儲(chǔ)模塊MEM內(nèi)的存儲(chǔ)芯片M1的庫(kù)l發(fā)送數(shù)據(jù)讀出請(qǐng)求，向存儲(chǔ)芯片 M0的的庫(kù)0發(fā)送數(shù)據(jù)寫入請(qǐng)求，接著向存儲(chǔ)芯片M0的庫(kù)0發(fā)送數(shù)據(jù) 讀出請(qǐng)求，進(jìn)一步連續(xù)向存儲(chǔ)芯片MO的庫(kù)1發(fā)送數(shù)據(jù)讀出請(qǐng)求。
雖無(wú)特別限定，但存儲(chǔ)芯片M0、 Ml、 M2各自的ID寄存器值設(shè) 定為2、 1及3。
信息處理裝置CPU—CHIP通過(guò)請(qǐng)求信號(hào)RqMuxO，將使ID值1、 16字節(jié)數(shù)據(jù)讀出命令RD16、庫(kù)地址BK1、列地址Col31多重化了的請(qǐng)求ReqRD16blml傳送到存儲(chǔ)芯片M0。
接著，將使ID值2、 32字節(jié)數(shù)據(jù)寫入命令WT32、庫(kù)地址BK0、 列地址Co163、及32字節(jié)的寫入數(shù)據(jù)多重化了的請(qǐng)求ReqWT32b0m0
傳送到存儲(chǔ)芯片M0。
接著，將使ID值2、 32字節(jié)數(shù)據(jù)讀出命令RD32、庫(kù)地址BK0、 列地址Co132多重化了的請(qǐng)求ReqRD32b0m0傳送到存儲(chǔ)芯片M0。
進(jìn)一步，將使ID值2、 16字節(jié)數(shù)據(jù)讀出命令RD16、庫(kù)地址BK1、 列地址Co132多重化了的請(qǐng)求ReqRD16blmO傳送到存儲(chǔ)芯片M0。
存儲(chǔ)芯片M0依次將來(lái)自信息處理裝置CPU_CHIP的請(qǐng)求 ReqRD16blml 、請(qǐng)求ReqWT32bOmO 、請(qǐng)求ReqRD32b0m0 、請(qǐng)求 ReqRD16blmO存儲(chǔ)到本身的請(qǐng)求隊(duì)列控制電路RqCT。并且，請(qǐng)求隊(duì) 列控制電路RqCT的請(qǐng)求號(hào)碼設(shè)定電路RNB存儲(chǔ)這些請(qǐng)求時(shí)，按照請(qǐng) 求的輸入順序附加和請(qǐng)求對(duì)應(yīng)的請(qǐng)求號(hào)碼ReqN。
雖無(wú)特別限定，但按照請(qǐng)求的輸入順序，請(qǐng)求R叫RD16blml上 附加請(qǐng)求號(hào)碼ReqN值1，請(qǐng)求ReqWT32b0m0上附加請(qǐng)求號(hào)碼R叫N 值2、請(qǐng)求ReqRD32bOmO上附加請(qǐng)求號(hào)碼ReqN值3、請(qǐng)求 ReqRD16blmO上附加請(qǐng)求號(hào)碼ReqN值4。
存儲(chǔ)芯片M0的請(qǐng)求隊(duì)列控制電路RqCT比較請(qǐng)求ReqRD16blml 中含有的ID值1和本身的ID寄存器的值2。因比較結(jié)果不一致，所以 請(qǐng)求ReqRD16blml及與該請(qǐng)求對(duì)應(yīng)的請(qǐng)求號(hào)碼R叫N值1通過(guò)請(qǐng)求信 號(hào)RqMuxl傳送到存儲(chǔ)芯片Ml。
接著，存儲(chǔ)芯片M0的請(qǐng)求隊(duì)列控制電路RqCT比較請(qǐng)求 ReqWT32b0m0中含有的ID值2和本身的ID寄存器的值2，因其一致，所以將請(qǐng)求ReqWT32b0m0發(fā)送到本身的存儲(chǔ)電路MemVL。
在存儲(chǔ)芯片MO的存儲(chǔ)電路MemVL中，根據(jù)請(qǐng)求ReqWT32b0m0 中含有的32字節(jié)寫入命令WT32、庫(kù)地址BKO、列地址Co63，通過(guò)存 儲(chǔ)電路MeniVL的存儲(chǔ)庫(kù)0的讀出放大器，向存儲(chǔ)庫(kù)0開始以列地址 63為開始地址的32字節(jié)數(shù)據(jù)的寫入動(dòng)作。
接著，存儲(chǔ)芯片M0的請(qǐng)求隊(duì)列控制電路RqCT比較請(qǐng)求 ReqRD32b0m0及請(qǐng)求ReqRD16blmO中含有的、各自的ID值2和本身 的ID寄存器的值2，因其一致，所以請(qǐng)求ReqRD32b0m0的請(qǐng)求號(hào)碼 R叫N值3及請(qǐng)求ReqRD16blmO的請(qǐng)求號(hào)碼ReqN值4傳送到響應(yīng)控 制電路RsCT。
存儲(chǔ)芯片M0的響應(yīng)隊(duì)列控制電路RsCT將請(qǐng)求號(hào)碼ReqN值3作 為響應(yīng)號(hào)碼ResTN值3，并將請(qǐng)求號(hào)碼ReqN值4作為響應(yīng)號(hào)碼ResTN 值4，依次進(jìn)入到響應(yīng)號(hào)碼表TB。
這樣一來(lái)，與響應(yīng)號(hào)碼ResTN值3對(duì)應(yīng)的請(qǐng)求號(hào)碼ReqN值3相 關(guān)的響應(yīng)變?yōu)樽畛醯捻憫?yīng)，與響應(yīng)號(hào)碼ResTN值4對(duì)應(yīng)的請(qǐng)求號(hào)碼 ReqN值4相關(guān)的響應(yīng)變?yōu)榈?個(gè)響應(yīng)。
緊接著請(qǐng)求ReqWT32b0m0的請(qǐng)求ReqRD32b0m0包括對(duì)存儲(chǔ)芯片 M0的存儲(chǔ)電路MemVL的存儲(chǔ)庫(kù)0的讀出命令RD32，是對(duì)和進(jìn)行請(qǐng) 求ReqWT32b0m0的寫入動(dòng)作的存儲(chǔ)庫(kù)0相同的存儲(chǔ)庫(kù)的數(shù)據(jù)讀出，因 此需要等待對(duì)存儲(chǔ)庫(kù)0的數(shù)據(jù)寫入動(dòng)作完成。
請(qǐng)求ReqRD32blmO包括對(duì)存儲(chǔ)芯片M0的存儲(chǔ)電路MemVL的存 儲(chǔ)庫(kù)1的讀出命令RD32，是對(duì)和進(jìn)行請(qǐng)求ReqWT32bOmO的寫入動(dòng)作 的存儲(chǔ)庫(kù)0不同的存儲(chǔ)庫(kù)的數(shù)據(jù)讀出，因此無(wú)需等待對(duì)存儲(chǔ)庫(kù)0的數(shù) 據(jù)寫入動(dòng)作的完成。因此，存儲(chǔ)芯片MO的請(qǐng)求隊(duì)列控制電路RqCT將
55請(qǐng)求ReqRD32MmO發(fā)送到存儲(chǔ)電路MemVL。
從存儲(chǔ)芯片MO的存儲(chǔ)電路MemVL，通過(guò)請(qǐng)求ReqRD32blmO中 含有的32字節(jié)讀出命令RD32、庫(kù)地址BK1、列地址Co132，在由存 儲(chǔ)電路MemVL的庫(kù)1的讀出放大器保存的數(shù)據(jù)中，讀出以列地址32 為開始地址的32字節(jié)的數(shù)據(jù)。
包括讀出的32字節(jié)的數(shù)據(jù)、和請(qǐng)求號(hào)碼ReqN值4對(duì)應(yīng)的響應(yīng)號(hào) 碼ResN值4、 ID寄存器值2的響應(yīng)RsRD32blmO傳送到響應(yīng)隊(duì)列控 制電路RsCT。
存儲(chǔ)芯片MO的響應(yīng)隊(duì)列控制電路RsCT比較最初進(jìn)入到響應(yīng)號(hào)碼 表TB的響應(yīng)號(hào)碼ResTN值3、及響應(yīng)號(hào)碼ResN值4。因兩者不一致， 所以等待和響應(yīng)號(hào)碼Re s TN值3對(duì)應(yīng)的響應(yīng)。
對(duì)存儲(chǔ)芯片M0的存儲(chǔ)電路MemVL的存儲(chǔ)庫(kù)0的數(shù)據(jù)寫入完成 后，請(qǐng)求ReqRD32b0m0發(fā)送到存儲(chǔ)電路MemVL。
從存儲(chǔ)芯片M0的存儲(chǔ)電路MemVL，通過(guò)請(qǐng)求ReqRD32b0m0中 含有的32字節(jié)讀出命令RD32、庫(kù)地址BKO、列地址Co132，在由存 儲(chǔ)電路MemVL的庫(kù)0的讀出放大器保存的數(shù)據(jù)中，讀出以列地址32 為開始地址的32字節(jié)的數(shù)據(jù)。
包括讀出的32字節(jié)的數(shù)據(jù)、和請(qǐng)求號(hào)碼ReqN值3對(duì)應(yīng)的響應(yīng)號(hào) 碼ResN值3、 ID寄存器值2的響應(yīng)RsRD32b0m0傳送到響應(yīng)隊(duì)列控 制電路RsCT。
存儲(chǔ)芯片MO的響應(yīng)隊(duì)列控制電路RsCT比較最早進(jìn)入到響應(yīng)號(hào)碼 表TB的響應(yīng)號(hào)碼ResTN值3及響應(yīng)號(hào)碼ResN值3。因兩者一致，所以存儲(chǔ)芯片M0的響應(yīng)控制電路RsCT通過(guò)響應(yīng)信 號(hào)RsMuxO，將含有ID寄存器值2、 32字節(jié)數(shù)據(jù)的響應(yīng)RsRD32b0m0 發(fā)送到信息處理裝置CPU一CHIP。此時(shí)，進(jìn)入到存儲(chǔ)芯片MO的響應(yīng)號(hào) 碼表TB的響應(yīng)號(hào)碼ResTN值3變得無(wú)效，響應(yīng)號(hào)碼ResTN值4變?yōu)?最早的響應(yīng)號(hào)碼。
在請(qǐng)求ReqRD32b0m0之前輸入到存儲(chǔ)芯片MO的請(qǐng)求 ReqRD16blml發(fā)送到存儲(chǔ)芯片Ml，和該請(qǐng)求ReqRD16blml對(duì)應(yīng)的響 應(yīng)不輸入到存儲(chǔ)芯片MO，因此和請(qǐng)求ReqRD32b0m0對(duì)應(yīng)的響應(yīng) RsRD32b0m0不等待和請(qǐng)求ReqRD16blml對(duì)應(yīng)的響應(yīng)，發(fā)送到信息處 理裝置CPU_CHIP。
接著，存儲(chǔ)芯片MO的響應(yīng)隊(duì)列控制電路RsCT比較響應(yīng) RsRD32blmO的響應(yīng)號(hào)碼ResN值4、及現(xiàn)在最早進(jìn)入到響應(yīng)號(hào)碼表TB 的響應(yīng)號(hào)碼ResTN值4。
因兩者一致，因此存儲(chǔ)芯片MO的響應(yīng)隊(duì)列控制電路RsCT通過(guò)響 應(yīng)信號(hào)RsMuxO將含有ID寄存器值2、32字節(jié)數(shù)據(jù)的響應(yīng)RsRD32blmO 發(fā)送到信息處理裝置CPU一CHIP。
此時(shí)，進(jìn)入到存儲(chǔ)芯片MO的響應(yīng)號(hào)碼表TB的響應(yīng)號(hào)碼ResTN 值4變得無(wú)效。
在請(qǐng)求ReqRD32blmO之前輸入到存儲(chǔ)芯片MO的請(qǐng)求 ReqRD16blml發(fā)送到存儲(chǔ)芯片Ml，和該請(qǐng)求ReqRD16blml對(duì)應(yīng)的響 應(yīng)不輸入到存儲(chǔ)芯片MO，因此和請(qǐng)求ReqRD32blmO對(duì)應(yīng)的響應(yīng) RsRD32blmO不等待和請(qǐng)求ReqRD16blml對(duì)應(yīng)的響應(yīng)，發(fā)送到信息處 理裝置CPU—CHIP 。
因此，通過(guò)存儲(chǔ)芯片MO的響應(yīng)順序設(shè)定寄存器RRG的設(shè)定，存儲(chǔ)芯片M0生成和對(duì)本身的請(qǐng)求對(duì)應(yīng)的請(qǐng)求號(hào)碼，利用該生成的請(qǐng)求號(hào) 碼，按照輸入的請(qǐng)求順序進(jìn)行發(fā)送響應(yīng)的動(dòng)作。
進(jìn)一步，通過(guò)存儲(chǔ)芯片M0的響應(yīng)順序設(shè)定寄存器RRG的設(shè)定， 存儲(chǔ)芯片M0，在本身的響應(yīng)與從存儲(chǔ)芯片M1或M2輸入到存儲(chǔ)芯片 M0的響應(yīng)之間，與請(qǐng)求的輸入順序無(wú)關(guān)地，可盡快發(fā)送的響應(yīng)不等待 較慢的響應(yīng)，可發(fā)送到信息處理裝置CPU—CHIP。
接著說(shuō)明存儲(chǔ)芯片Ml的動(dòng)作。
在存儲(chǔ)芯片Ml中，將已經(jīng)從存儲(chǔ)芯片M0發(fā)送的請(qǐng)求 ReqRD16blml及與該請(qǐng)求對(duì)應(yīng)的請(qǐng)求號(hào)碼ReqN值1存儲(chǔ)到請(qǐng)求隊(duì)列 控制電路RqCT，與在存儲(chǔ)芯片M0中進(jìn)行的數(shù)據(jù)寫入及讀出并行地， 進(jìn)行數(shù)據(jù)的讀出動(dòng)作。
存儲(chǔ)芯片Ml的請(qǐng)求隊(duì)列控制電路RqCT比較請(qǐng)求ReqRD16blml 中含有的ID值1和本身的ID寄存器值1。
因兩者一致，所以請(qǐng)求隊(duì)列控制電路RqCT將和讀出請(qǐng)求 ReqRD16blml對(duì)應(yīng)的請(qǐng)求號(hào)碼ReqN值1傳送到請(qǐng)求隊(duì)列控制電路 RsCT。
請(qǐng)求隊(duì)列控制電路RsCT將該請(qǐng)求號(hào)碼ReqN值1作為響應(yīng)號(hào)碼 ResTN值1，保存到響應(yīng)號(hào)碼表。這樣一來(lái)，和響應(yīng)號(hào)碼ResTN值1 對(duì)應(yīng)的請(qǐng)求ReqRD16blml的響應(yīng)變?yōu)閺拇鎯?chǔ)芯片Ml最先發(fā)送的響 應(yīng)。接著將請(qǐng)求ReqRD16blml發(fā)送到存儲(chǔ)電路MemNVl 。
存儲(chǔ)芯片Ml的存儲(chǔ)電路MemNVl通過(guò)請(qǐng)求ReqRD16blml中含 有的16字節(jié)讀出命令RD16、庫(kù)地址BK1、列地址Co132，在由存儲(chǔ) 電路MemNVl的庫(kù)1的讀出放大器保存的數(shù)據(jù)中，讀出以列地址32為開始地址的16字節(jié)的數(shù)據(jù)。
含有該讀出的16字節(jié)數(shù)據(jù)、與請(qǐng)求號(hào)碼ReqN值1對(duì)應(yīng)的響應(yīng)號(hào) 碼ResN值1、及ID寄存器值1的響應(yīng)RsRD16blmO傳送到響應(yīng)隊(duì)列 控制電路RsCT。
存儲(chǔ)芯片M1的響應(yīng)隊(duì)列控制電路RsCT比較最初進(jìn)入到響應(yīng)號(hào)碼 表的響應(yīng)號(hào)碼ResTN值1和響應(yīng)號(hào)碼ResN值1。因兩者一致，所以存 儲(chǔ)芯片M1的響應(yīng)隊(duì)列控制電路RsCT通過(guò)響應(yīng)信號(hào)RsMuxl，將含有 ID寄存器值1、響應(yīng)號(hào)碼ResN值1、及16字節(jié)數(shù)據(jù)的響應(yīng)RsRD16blml 發(fā)送到存儲(chǔ)芯片MO。此時(shí)，進(jìn)入到響應(yīng)號(hào)碼表的響應(yīng)號(hào)碼ResTN值1 變得無(wú)效。
存儲(chǔ)芯片M0的響應(yīng)隊(duì)列控制電路RsCT接收并存儲(chǔ)響應(yīng) RsRD16blml。接著，比較響應(yīng)號(hào)碼表TB內(nèi)變得有效的響應(yīng)號(hào)碼ResTN 和響應(yīng)號(hào)碼ResN值1。
因不存在響應(yīng)號(hào)碼表TB內(nèi)變得有效的響應(yīng)號(hào)碼ResTN，所以存 儲(chǔ)芯片M0的響應(yīng)隊(duì)列控制電路RsCT通過(guò)響應(yīng)信號(hào)RsMuxO，將含有 ID寄存器值1和16字節(jié)數(shù)據(jù)的響應(yīng)RsRD16blml發(fā)送到信息處理裝 置CPU_CHIP。
如上所述，通過(guò)存儲(chǔ)芯片M0的響應(yīng)順序設(shè)定寄存器RRG的設(shè)定， 存儲(chǔ)芯片MO按照輸入的請(qǐng)求順序，生成和該請(qǐng)求對(duì)應(yīng)的請(qǐng)求號(hào)碼，利 用該請(qǐng)求號(hào)碼，按照輸入的請(qǐng)求順序?qū)㈨憫?yīng)發(fā)送到信息處理裝置 CPU_CHIP。這樣一來(lái)，信息處理裝置CPU一CHIP可獲知是否發(fā)送了對(duì) 同一芯片的請(qǐng)求的響應(yīng)，可進(jìn)行所需的處理。
并且，通過(guò)存儲(chǔ)芯片MO的響應(yīng)順序設(shè)定寄存器RRG的設(shè)定，存 儲(chǔ)芯片M0，在本身的響應(yīng)與從存儲(chǔ)芯片Ml或M2輸入到存儲(chǔ)芯片
59M0的響應(yīng)之間，與請(qǐng)求的輸入順序無(wú)關(guān)地，可盡快發(fā)送的響應(yīng)不等待
較慢的響應(yīng)，可發(fā)送到信息處理裝置CPU—CHIP,實(shí)現(xiàn)高速化。
并且，根據(jù)處理的系統(tǒng)，可靈活應(yīng)對(duì)信息處理裝置CPU一CHIP要求的各種OS、引導(dǎo)程序及應(yīng)用程序等在存儲(chǔ)芯片中的配置方法，提高性能。
進(jìn)一步，通過(guò)向請(qǐng)求附加ID，請(qǐng)求切實(shí)地傳送到要求目標(biāo)，并且通過(guò)向響應(yīng)附加ID，即使在請(qǐng)求的輸入順序和讀出數(shù)據(jù)的順序不同的情況下，信息處理裝置CPU—CHIP也可獲知傳送源的存儲(chǔ)芯片，因此通過(guò)信息處理裝置CPU—CHIP及存儲(chǔ)芯片的串聯(lián)連接，可減少連接信號(hào)數(shù)，并且信息處理裝置CPU_CHIP可進(jìn)行所需的處理。
并且，以上說(shuō)明了存儲(chǔ)芯片MO及Ml所相關(guān)的數(shù)據(jù)傳送動(dòng)作，存儲(chǔ)芯片M0、 Ml及M2所相關(guān)的數(shù)據(jù)傳送也可同樣地進(jìn)行。
(普通動(dòng)作的說(shuō)明讀寫同時(shí)進(jìn)行)接著說(shuō)明信息處理裝置CPU_CHIP緊跟著數(shù)據(jù)讀出請(qǐng)求、將數(shù)據(jù)寫入請(qǐng)求發(fā)送到存儲(chǔ)模塊MEM時(shí)的數(shù)據(jù)傳送。
信息處理裝置CPU_CHIP通過(guò)請(qǐng)求信號(hào)RqMuxO，將使ID值2、8字節(jié)數(shù)據(jù)讀出命令RD8、庫(kù)地址BK1、列地址Coll5多重化了的請(qǐng)求R叫RD8blm0傳送到存儲(chǔ)芯片M0。接著，通過(guò)請(qǐng)求信號(hào)RqMuxO，將使ID值2、 8字節(jié)數(shù)據(jù)寫入命令WT8、庫(kù)地址BK1、列地址Col31及8字節(jié)的寫入數(shù)據(jù)多重化了的請(qǐng)求ReqWT8blmO傳送到存儲(chǔ)芯片M0。
存儲(chǔ)芯片MO將來(lái)自信息處理裝置CPU_CHIP的請(qǐng)求ReqRD8blmO和請(qǐng)求ReqWT8blm0依次存儲(chǔ)到本身的請(qǐng)求隊(duì)列控制電路RqCT。請(qǐng)求隊(duì)列控制電路RqCT比較請(qǐng)求ReqRD8blm0中含有的ID值2和本身的ID寄存器值2，因其一致，所以將請(qǐng)求ReqRD8blm0發(fā)送到存儲(chǔ)電路MemVL。
存儲(chǔ)電路MemVL通過(guò)請(qǐng)求ReqRD8blmO中含有的8字節(jié)讀出命令RD8、庫(kù)地址BK1、列地址Co131，在存儲(chǔ)電路MemVL的庫(kù)1的讀出放大器保存的數(shù)據(jù)中，讀出以列地址15為開始地址的8字節(jié)的數(shù)據(jù)，包括ID寄存器值2在內(nèi)，作為響應(yīng)ReqRD8blm0而傳送到響應(yīng)隊(duì)列控制電路RsCT。
響應(yīng)隊(duì)列控制電路RsCT通過(guò)響應(yīng)信號(hào)RsMuxO，將含有ID寄存器值2及8字節(jié)數(shù)據(jù)的響應(yīng)ReqRD8blm0輸出到信息處理裝置CPU—CHIP 。
通過(guò)處理請(qǐng)求ReqRD8blmO，請(qǐng)求控制電路RqCT比較請(qǐng)求ReqWT8blmO中含有的ID值2和本身的ID寄存器值2，因其一致，所以將請(qǐng)求ReqWT8blmO發(fā)送到存儲(chǔ)電路MemVL。
存儲(chǔ)電路MemVL通過(guò)請(qǐng)求ReqWT8blm0中含有的8字節(jié)寫入命令WT8、庫(kù)地址BK1、列地址Co131，向存儲(chǔ)電路MemVL的庫(kù)1的讀出放大器寫入以列地址31為開始地址的8字節(jié)數(shù)據(jù)，進(jìn)一步寫入到存儲(chǔ)庫(kù)1。
請(qǐng)求隊(duì)列控制電路RqCT和響應(yīng)隊(duì)列控制電路RsCT分別獨(dú)立動(dòng)作，因此即使在和請(qǐng)求ReqRD8blmO對(duì)應(yīng)的響應(yīng)RsRD8blm0正在輸出到信息處理裝置CPU_CHIP時(shí)，也可進(jìn)行請(qǐng)求R叫WT8blm0的寫入動(dòng)作。
如上所述，由于請(qǐng)求接口電路ReIF和響應(yīng)接口電路可獨(dú)立動(dòng)作，因此可同時(shí)進(jìn)行數(shù)據(jù)的讀出動(dòng)作和寫入動(dòng)作，可提高數(shù)據(jù)傳送性能。以上說(shuō)明了存儲(chǔ)芯片M0中的數(shù)據(jù)的讀出及寫入，在其他存 片Ml及M2中當(dāng)然也可進(jìn)行同樣的動(dòng)作。進(jìn)一步，在各存儲(chǔ)芯片中，請(qǐng)求接
口電路ReIF和響應(yīng)接口電路可獨(dú)立動(dòng)作，所以即使產(chǎn)生對(duì)不同的存儲(chǔ)
芯片的數(shù)據(jù)讀出及寫入請(qǐng)求時(shí)，也可獨(dú)立、并列地處理各請(qǐng)求，可提高數(shù)據(jù)傳送性能。
(普通動(dòng)作的說(shuō)明請(qǐng)求號(hào)碼)信息處理裝置CPU一CHIP在對(duì)存儲(chǔ)模塊MEM的請(qǐng)求上附加固有的請(qǐng)求號(hào)碼，并將含有請(qǐng)求號(hào)碼的請(qǐng)求發(fā)送到存儲(chǔ)模塊MEM時(shí)，存儲(chǔ)模塊MEM利用由信息處理裝置CPU—CHIP發(fā)送的請(qǐng)求號(hào)碼，與請(qǐng)求的輸入順序無(wú)關(guān)地，可從盡快發(fā)送的響應(yīng)開始發(fā)送，實(shí)現(xiàn)高速化。以下說(shuō)明其動(dòng)作。并且，圖6 (b)表示存儲(chǔ)芯片M0、 Ml、 M2的響應(yīng)順序設(shè)定寄存器RRG的設(shè)定值。
說(shuō)明以下情況下的數(shù)據(jù)傳送信息處理裝置CPU_CHIP向存儲(chǔ)模塊MEM內(nèi)的存儲(chǔ)芯片Ml的庫(kù)1發(fā)送數(shù)據(jù)讀出請(qǐng)求，向存儲(chǔ)芯片MO的庫(kù)0發(fā)送數(shù)據(jù)寫入請(qǐng)求，接著向存儲(chǔ)芯片M0的庫(kù)0發(fā)送數(shù)據(jù)讀出請(qǐng)求，進(jìn)一步連續(xù)向存儲(chǔ)芯片M0的庫(kù)1發(fā)送數(shù)據(jù)讀出請(qǐng)求。
雖無(wú)特別限定，但存儲(chǔ)芯片MO、 Ml、 M2的各自的ID寄存器值設(shè)定為2、 l及3。
信息處理裝置CPU—CHIP將請(qǐng)求號(hào)碼生成寄存器RqNR的值設(shè)定為1時(shí)，請(qǐng)求號(hào)碼生成電路RqN通過(guò)請(qǐng)求信號(hào)RqMuxO生成與輸出的請(qǐng)求對(duì)應(yīng)的請(qǐng)求號(hào)碼ReqN。接著，信息處理裝置CPU—CHIP通過(guò)請(qǐng)求信號(hào)RqMuxO，將使ID值1、請(qǐng)求號(hào)碼ReqN值l、 16字節(jié)數(shù)據(jù)讀出命令RD16、庫(kù)地址BK1、列地址Co131多重化了的請(qǐng)求ReqRD16blml傳送到存儲(chǔ)芯片M0。
接著，將使ID值2、請(qǐng)求號(hào)碼R叫N值2、 32字節(jié)數(shù)據(jù)寫入命令WT32、庫(kù)地址BKO、列地址Co163、及32字節(jié)寫入數(shù)據(jù)多重化了的請(qǐng)求ReqWT32b0m0傳送到存儲(chǔ)芯片MO。
接著，將使ID值2、請(qǐng)求號(hào)碼ReqN值3、 32字節(jié)數(shù)據(jù)讀出命令RD32、庫(kù)地址BKO、列地址Co132多重化了的請(qǐng)求ReqRD32b0m0傳
送到存儲(chǔ)芯片MO。
進(jìn)一步，將使ID值2、請(qǐng)求號(hào)碼ReqN值4、 16字節(jié)數(shù)據(jù)讀出命令RD16、庫(kù)地址BK1、列地址Co132多重化了的請(qǐng)求ReqRD16blmO傳送到存儲(chǔ)芯片MO。
存儲(chǔ)芯片M0依次將來(lái)自信息處理裝置CPU_CHIP的請(qǐng)求ReqRD16blml、請(qǐng)求ReqWT32b0m0 、請(qǐng)求ReqRD32bOmO 、請(qǐng)求ReqRD16blmO存儲(chǔ)到本身的請(qǐng)求隊(duì)列控制電路RqCT。
存儲(chǔ)芯片M0的請(qǐng)求隊(duì)列控制電路RqCT比較請(qǐng)求ReqRD16blml中含有的ID值1和本身的ID寄存器的值2。因比較結(jié)果不一致，所以請(qǐng)求ReqRD16blml通過(guò)請(qǐng)求信號(hào)RqMuxl傳送到存儲(chǔ)芯片Ml。
接著，存儲(chǔ)芯片M0的請(qǐng)求隊(duì)列控制電路RqCT比較請(qǐng)求ReqWT32bOmO中含有的ID值2和本身的ID寄存器的值2，因其一致，所以將請(qǐng)求ReqWT32b0m0發(fā)送到本身的存儲(chǔ)電路MemVL。
在存儲(chǔ)芯片M0的存儲(chǔ)電路MemVL中，根據(jù)請(qǐng)求ReqWT32b0m0中含有的32字節(jié)寫入命令WT32、庫(kù)地址BK0、列地址Co63，通過(guò)存儲(chǔ)電路MemVL的存儲(chǔ)庫(kù)0的讀出放大器，向存儲(chǔ)庫(kù)0開始進(jìn)行以列地址63為開始地址的32字節(jié)的數(shù)據(jù)的寫入動(dòng)作。
緊接著請(qǐng)求ReqWT32bOmO的請(qǐng)求ReqRD32b0m0包括對(duì)存儲(chǔ)芯片M0的存儲(chǔ)電路MemVL的存儲(chǔ)庫(kù)0的讀出命令RD32，是對(duì)和進(jìn)行請(qǐng)求ReqWT32b0m0的寫入動(dòng)作的存儲(chǔ)庫(kù)0相同的存儲(chǔ)庫(kù)的數(shù)據(jù)讀出，因此需要等待對(duì)存儲(chǔ)庫(kù)0的數(shù)據(jù)寫入動(dòng)作完成。
請(qǐng)求ReqRD32blmO包括對(duì)存儲(chǔ)芯片MO的存儲(chǔ)電路MemVL的存 儲(chǔ)庫(kù)1的讀出命令RD32，是對(duì)和進(jìn)行請(qǐng)求ReqWT32b0m0的寫入動(dòng)作 的存儲(chǔ)庫(kù)0不同的存儲(chǔ)庫(kù)的數(shù)據(jù)讀出，因此無(wú)需等待對(duì)存儲(chǔ)庫(kù)0的數(shù) 據(jù)寫入動(dòng)作完成。因此，存儲(chǔ)芯片MO的請(qǐng)求隊(duì)列控制電路RqCT將請(qǐng) 求ReqRD32blmO發(fā)送到存儲(chǔ)電路MemVL。
從存儲(chǔ)芯片MO的存儲(chǔ)電路MemVL，通過(guò)請(qǐng)求ReqRD32blmO中 含有的32字節(jié)讀出命令RD32、庫(kù)地址BK1、列地址Co132，在由存 儲(chǔ)電路MemVL的庫(kù)1的讀出放大器保存的數(shù)據(jù)中，讀出以列地址32 為開始地址的32字節(jié)的數(shù)據(jù)。
包括讀出的32字節(jié)的數(shù)據(jù)、和請(qǐng)求號(hào)碼ReqN值4相同的響應(yīng)號(hào) 碼ResN值4、 ID寄存器值2的響應(yīng)RsRD32blmO傳送到響應(yīng)隊(duì)列控 制電路RsCT，發(fā)送到信息處理裝置CPU—CHIP。
接著，對(duì)存儲(chǔ)芯片M0的存儲(chǔ)電路MemVL的存儲(chǔ)庫(kù)0的數(shù)據(jù)寫 入完成后，請(qǐng)求R叫RD32bOmO發(fā)送到存儲(chǔ)電路MemVL。
從存儲(chǔ)芯片MO的存儲(chǔ)電路MemVL，通過(guò)請(qǐng)求ReqRD32b0m0中 含有的32字節(jié)讀出命令RD32、庫(kù)地址BKO、列地址Co132，在由存 儲(chǔ)電路MemVL的庫(kù)0的讀出放大器保存的數(shù)據(jù)中，讀出以列地址32 為開始地址的32字節(jié)的數(shù)據(jù)。
包括讀出的32字節(jié)的數(shù)據(jù)、和請(qǐng)求號(hào)碼ReqN值3相等的響應(yīng)號(hào) 碼ResN值3、 ID寄存器值2的響應(yīng)RsRD32blmO傳送到響應(yīng)隊(duì)列控 制電路RsCT，發(fā)送到信息處理裝置CPUj:HIP。
因此，請(qǐng)求ReqRD32b0m0后輸入到存儲(chǔ)芯片M0的請(qǐng)求R叫RD32blmO比請(qǐng)求ReqRD32b0m0早處理，因此請(qǐng)求ReqRD32b0m0 的響應(yīng)不用等待請(qǐng)求ReqRD32b0m0的慢的響應(yīng)，可發(fā)送到存儲(chǔ)芯片 MO。
并且，輸入到存儲(chǔ)芯片MO的請(qǐng)求ReqRD16blml傳送到存儲(chǔ)芯片 Ml，和該請(qǐng)求ReqRD16blml對(duì)應(yīng)的響應(yīng)未輸入到存儲(chǔ)芯片MO，因此 請(qǐng)求R叫RD32blmO的響應(yīng)RsRD32blmO及請(qǐng)求ReqRD32bOmO的響應(yīng) RsRD32b0m0不等待和請(qǐng)求ReqRD 16b 1 m 1對(duì)應(yīng)的響應(yīng)而傳送到信息處 理裝置CPU—CHIP。
接著說(shuō)明存儲(chǔ)芯片M1的動(dòng)作。
在存儲(chǔ)芯片Ml中，將含有已經(jīng)從存儲(chǔ)芯片MO發(fā)送的請(qǐng)求號(hào)碼 ReqN值1的請(qǐng)求ReqRD16blml存儲(chǔ)到請(qǐng)求隊(duì)列控制電路RqCT，與 在存儲(chǔ)芯片MO中進(jìn)行的數(shù)據(jù)寫入及讀出并行地進(jìn)行數(shù)據(jù)的讀出動(dòng)作。
存儲(chǔ)芯片Ml的請(qǐng)求隊(duì)列控制電路RqCT比較請(qǐng)求ReqRD16blml 中含有的ID值1和本身的ID寄存器值1。
因兩者一致，所以將請(qǐng)求R叫RD16blml發(fā)送到存儲(chǔ)電路 MemNVl 。
存儲(chǔ)芯片Ml的存儲(chǔ)電路MemNVl通過(guò)請(qǐng)求ReqRD16blml中含 有的16字節(jié)讀出命令RD16、庫(kù)地址BK1、列地址Co132，在由存儲(chǔ) 電路MemNVl的庫(kù)1的讀出放大器保存的數(shù)據(jù)中，讀出以列地址32 為開始地址的16字節(jié)的數(shù)據(jù)。
含有該讀出的16字節(jié)數(shù)據(jù)、與請(qǐng)求號(hào)碼ReqN值1相等的響應(yīng)號(hào) 碼ResN值1、及ID寄存器值1的響應(yīng)RsRD16blmO傳送到響應(yīng)隊(duì)列 控制電路RsCT，并傳送到存儲(chǔ)芯片MO。存儲(chǔ)芯片Ml的響應(yīng)隊(duì)列控制電路RsCT接收含有響應(yīng)號(hào)碼ResN 值1的響應(yīng)RsRD16blml，通過(guò)響應(yīng)信號(hào)RsMuxO，發(fā)送到信息處理裝 置CPU—CHIP 。
如上所述，存儲(chǔ)模塊MEM利用從信息處理裝置CPU_CHIP發(fā)送 的請(qǐng)求中含有的請(qǐng)求號(hào)碼，生成響應(yīng)號(hào)碼，可將含有該響應(yīng)號(hào)碼的響 應(yīng)傳送到信息處理裝置CPU—CHIP,從而在各存儲(chǔ)芯片及存儲(chǔ)芯片之 間，與請(qǐng)求的輸入順序無(wú)關(guān)地，可快速發(fā)送的響應(yīng)不用等待較慢的響 應(yīng)，可立刻發(fā)送，實(shí)現(xiàn)高速化。進(jìn)一步，即使在以和請(qǐng)求的輸入順序 不同的順序發(fā)送響應(yīng)時(shí)，信息處理裝置CPU—CHIP也可獲知發(fā)送了對(duì) 哪個(gè)請(qǐng)求的響應(yīng)，信息處理裝置CPU—CHIP可高速進(jìn)行所需的處理。
并且，以上說(shuō)明了存儲(chǔ)芯片MO及Ml所相關(guān)的數(shù)據(jù)傳送動(dòng)作， 但對(duì)存儲(chǔ)芯片MO、 Ml及M2相關(guān)的數(shù)據(jù)傳送當(dāng)然也可同樣地進(jìn)行。
(時(shí)鐘控制)
接著說(shuō)明和存儲(chǔ)模塊MEM相關(guān)的時(shí)鐘控制。雖無(wú)特別限制，但 存儲(chǔ)模塊MEM用于移動(dòng)設(shè)備時(shí)，存儲(chǔ)模塊MEM內(nèi)的存儲(chǔ)芯片MO、 Ml及M2不會(huì)總是同時(shí)動(dòng)作。因此，為了實(shí)現(xiàn)移動(dòng)設(shè)備的低耗電，本 存儲(chǔ)模塊MEM在需要數(shù)據(jù)傳送時(shí)，以必要的頻率產(chǎn)生時(shí)鐘，當(dāng)不產(chǎn)生 數(shù)據(jù)傳送時(shí)，則可停止時(shí)鐘。
說(shuō)明從存儲(chǔ)芯片MO輸出的響應(yīng)時(shí)鐘信號(hào)RsCkO的頻率控制。首 先說(shuō)明使從存儲(chǔ)芯片MO輸出的響應(yīng)時(shí)鐘信號(hào)RsCkO的時(shí)鐘頻率為二 分之一的情況，但不限于此。信息處理裝置CPU_CHIP從請(qǐng)求信號(hào) RqMuxO輸入存儲(chǔ)芯片MO的ID值2和響應(yīng)時(shí)鐘分頻命令2。
存儲(chǔ)芯片MO通過(guò)請(qǐng)求隊(duì)列控制電路RqCT將響應(yīng)時(shí)鐘分頻命令2 發(fā)送到存儲(chǔ)芯片MO的時(shí)鐘分頻電路Div2時(shí)，響應(yīng)時(shí)鐘信號(hào)RsCkO的
66頻率變?yōu)槎种弧＝档蜁r(shí)鐘的動(dòng)作頻率時(shí)，為了防止由噪聲造成的 錯(cuò)誤動(dòng)作，逐漸降低頻率，最后以所需頻率動(dòng)作即可。
接著說(shuō)明停止從存儲(chǔ)芯片MO輸出的響應(yīng)時(shí)鐘信號(hào)RsCkO的情況。 信息處理裝置CPU_CHIP從響應(yīng)信號(hào)RqMuxO輸入存儲(chǔ)芯片MO和ID 值2和響應(yīng)時(shí)鐘停止命令。存儲(chǔ)芯片MO通過(guò)請(qǐng)求隊(duì)列控制電路RqCT， 將響應(yīng)時(shí)鐘停止命令發(fā)送到存儲(chǔ)芯片MO內(nèi)的時(shí)鐘分頻電路Div2時(shí)， 響應(yīng)時(shí)鐘信號(hào)RsCkO停止。停止時(shí)鐘時(shí)，為了防止由噪聲造成的錯(cuò)誤 動(dòng)作，逐漸降低頻率，最后停止即可。
接著說(shuō)明使停止的響應(yīng)時(shí)鐘信號(hào)RsCkO再次動(dòng)作的情況。信息處 理裝置CPU_CHIP從請(qǐng)求信號(hào)RqMuxO輸入存儲(chǔ)芯片MO的ID值2和 響應(yīng)時(shí)鐘重開命令。存儲(chǔ)芯片MO通過(guò)請(qǐng)求隊(duì)列控制電路RqCT，將響 應(yīng)時(shí)鐘重開命令發(fā)送到存儲(chǔ)芯片MO內(nèi)的時(shí)鐘分頻電路Div2時(shí)，停止 的響應(yīng)時(shí)鐘信號(hào)RsCkO再次開始動(dòng)作。使時(shí)鐘再動(dòng)作時(shí)，為了防止由 噪聲造成的錯(cuò)誤動(dòng)作，逐漸提高頻率，最后以所需頻率動(dòng)作即可。
說(shuō)明從存儲(chǔ)芯片Ml輸出的響應(yīng)時(shí)鐘信號(hào)RsCkl的頻率控制。首 先說(shuō)明使從存儲(chǔ)芯片Ml輸出的響應(yīng)時(shí)鐘信號(hào)RsCkl的時(shí)鐘頻率為四 分之一的情況，但不限于此。信息處理裝置CPU—CHIP從請(qǐng)求信號(hào) RqMuxO輸入存儲(chǔ)芯片Ml的ID值1和響應(yīng)時(shí)鐘分頻命令4時(shí)，通過(guò) 存儲(chǔ)芯片MO，向存儲(chǔ)芯片Ml發(fā)送ID值1和響應(yīng)分頻命令4。存儲(chǔ)芯 片Ml通過(guò)請(qǐng)求隊(duì)列控制電路RqCT，將響應(yīng)時(shí)鐘分頻命令4發(fā)送到存 儲(chǔ)芯片Ml內(nèi)的時(shí)鐘分頻電路Div2時(shí)，響應(yīng)時(shí)鐘信號(hào)RsCkl的頻率變 為四分之一。降低時(shí)鐘的動(dòng)作頻率時(shí)，為了防止由噪聲造成的錯(cuò)誤動(dòng) 作，逐漸降低頻率，最后以所需頻率動(dòng)作即可。
接著說(shuō)明停止從存儲(chǔ)芯片Ml輸出的響應(yīng)時(shí)鐘信號(hào)RsCkl的情況。 信息處理裝置CPU—CHIP從響應(yīng)信號(hào)RqMuxO輸入存儲(chǔ)芯片Ml的ID 值1和響應(yīng)時(shí)鐘停止命令時(shí)，通過(guò)存儲(chǔ)芯片MO，向存儲(chǔ)芯片Ml發(fā)送
67ID值1和響應(yīng)時(shí)鐘分頻命令4。存儲(chǔ)芯片Ml通過(guò)請(qǐng)求隊(duì)列控制電路 RqCT，將響應(yīng)時(shí)鐘停止命令發(fā)送到存儲(chǔ)芯片Ml內(nèi)的時(shí)鐘分頻電路 Div2時(shí)，響應(yīng)時(shí)鐘信號(hào)RsCkl停止。停止時(shí)鐘時(shí)，為了防止由噪聲造 成的錯(cuò)誤動(dòng)作，逐漸降低頻率，最后停止即可。
接著說(shuō)明使停止的響應(yīng)時(shí)鐘信號(hào)RsCkl再次動(dòng)作的情況。信息處 理裝置CPU—CHIP從請(qǐng)求信號(hào)RqMuxO輸入存儲(chǔ)芯片Ml的ID值1和 響應(yīng)時(shí)鐘重開命令。通過(guò)存儲(chǔ)芯片MO，向存儲(chǔ)芯片Ml發(fā)送ID值1 和響應(yīng)時(shí)鐘重開命令。存儲(chǔ)芯片Ml通過(guò)請(qǐng)求隊(duì)列控制電路RqCT，將 響應(yīng)時(shí)鐘重開命令發(fā)送到存儲(chǔ)芯片M1內(nèi)的時(shí)鐘分頻電路Div2時(shí)，停 止的響應(yīng)時(shí)鐘信號(hào)RsCkl再次開始動(dòng)作。使時(shí)鐘再動(dòng)作時(shí)，為了防止 由噪聲造成的錯(cuò)誤動(dòng)作，逐漸提高頻率，最后以所需頻率動(dòng)作即可。
說(shuō)明從存儲(chǔ)芯片M2輸出的響應(yīng)時(shí)鐘信號(hào)RsCk2的頻率控制。首 先說(shuō)明使從存儲(chǔ)芯片M2輸出的響應(yīng)時(shí)鐘信號(hào)RsCk2的時(shí)鐘頻率為八 分之一的情況，但不限于此。信息處理裝置CPU_CHIP從請(qǐng)求信號(hào) RqMuxO輸入存儲(chǔ)芯片M2的ID值3和響應(yīng)時(shí)鐘分頻命令8時(shí)，通過(guò) 存儲(chǔ)芯片MO及Ml，向存儲(chǔ)芯片M2發(fā)送ID值3和響應(yīng)分頻命令8。 存儲(chǔ)芯片M2通過(guò)本身的請(qǐng)求隊(duì)列控制電路RqCT，將響應(yīng)時(shí)鐘分頻命 令8發(fā)送到存儲(chǔ)芯片M2內(nèi)的時(shí)鐘分頻電路Div2時(shí)，響應(yīng)時(shí)鐘信號(hào) RsCk2的頻率變?yōu)榘朔种弧＝档蜁r(shí)鐘的動(dòng)作頻率時(shí)，為了防止由噪 聲造成的錯(cuò)誤動(dòng)作，逐漸降低頻率，最后以所需頻率動(dòng)作即可。
接著說(shuō)明停止從存儲(chǔ)芯片M2輸出的響應(yīng)時(shí)鐘信號(hào)RsCk2的情況。 信息處理裝置CPU—CHIP從請(qǐng)求信號(hào)RqMuxO輸入存儲(chǔ)芯片M2的ID 值3和響應(yīng)時(shí)鐘停止命令時(shí)，通過(guò)存儲(chǔ)芯片MO及Ml，向存儲(chǔ)芯片 M2發(fā)送ID值3和響應(yīng)時(shí)鐘分頻命令。存儲(chǔ)芯片M2通過(guò)本身的請(qǐng)求 隊(duì)列控制電路RqCT,將響應(yīng)時(shí)鐘停止命令發(fā)送到存儲(chǔ)芯片M2內(nèi)的時(shí) 鐘分頻電路Div2時(shí)，響應(yīng)時(shí)鐘信號(hào)RsCk2停止。停止時(shí)鐘時(shí)，為了防 止由噪聲造成的錯(cuò)誤動(dòng)作，逐漸降低頻率，最后停止即可。接著說(shuō)明使停止的響應(yīng)時(shí)鐘信號(hào)RsCk2再次動(dòng)作的情況。信息處 理裝置CPU—CHIP從請(qǐng)求信號(hào)RqMuxO輸入存儲(chǔ)芯片M2的ID值3和 響應(yīng)時(shí)鐘重開命令。通過(guò)存儲(chǔ)芯片M0及M1，向存儲(chǔ)芯片M2發(fā)送ID 值3和響應(yīng)時(shí)鐘重開命令。存儲(chǔ)芯片M2通過(guò)請(qǐng)求隊(duì)列控制電路RqCT， 將響應(yīng)時(shí)鐘重開命令發(fā)送到存儲(chǔ)芯片M2的時(shí)鐘分頻電路Div2時(shí)，停 止的響應(yīng)時(shí)鐘信號(hào)RsCk2再次開始動(dòng)作。使時(shí)鐘再動(dòng)作時(shí)，為了防止 由噪聲造成的錯(cuò)誤動(dòng)作，逐漸提高頻率，最后以所需頻率動(dòng)作即可。
說(shuō)明從存儲(chǔ)芯片MO輸出的請(qǐng)求時(shí)鐘信號(hào)RsCkl的頻率控制。首 先說(shuō)明使從存儲(chǔ)芯片MO輸出的請(qǐng)求時(shí)鐘信號(hào)RqCkl的時(shí)鐘頻率為二 分之一的情況，但不限于此。信息處理裝置CPU一CHIP從請(qǐng)求信號(hào) RqMuxO輸入存儲(chǔ)芯片M0的ID值2和請(qǐng)求時(shí)鐘分頻命令2。存儲(chǔ)芯 片M0通過(guò)請(qǐng)求隊(duì)列控制電路RqCT將請(qǐng)求時(shí)鐘分頻命令2發(fā)送到存儲(chǔ) 芯片MO的時(shí)鐘分頻電路Divl時(shí)，該時(shí)鐘分頻電路Divl產(chǎn)生具有請(qǐng)求 時(shí)鐘信號(hào)RqCkO的時(shí)鐘頻率的二分之一的頻率的時(shí)鐘，從請(qǐng)求時(shí)鐘信 號(hào)RqCkl開始輸出。請(qǐng)求時(shí)鐘信號(hào)RqCkl輸入到存儲(chǔ)芯片M1，通過(guò) 存儲(chǔ)芯片M1的時(shí)鐘驅(qū)動(dòng)器Drv2及時(shí)鐘分頻電路Div2，作為響應(yīng)時(shí)鐘 信號(hào)RsCkl而輸出。降低時(shí)鐘的動(dòng)作頻率時(shí)，為了防止由噪聲造成的 錯(cuò)誤動(dòng)作，逐漸降低頻率，最后以所需頻率動(dòng)作即可。
接著說(shuō)明停止從存儲(chǔ)芯片MO輸出的請(qǐng)求時(shí)鐘信號(hào)RsCkl的情況。 信息處理裝置CPU_CHIP從請(qǐng)求信號(hào)RqMuxO輸入存儲(chǔ)芯片MO的ID 值2和請(qǐng)求時(shí)鐘停止命令。存儲(chǔ)芯片MO通過(guò)請(qǐng)求隊(duì)列控制電路RqCT 將請(qǐng)求時(shí)鐘停止命令發(fā)送到存儲(chǔ)芯片MO的時(shí)鐘分頻電路Divl時(shí)，該 時(shí)鐘分頻電路Divl停止請(qǐng)求時(shí)鐘信號(hào)RqCkl。請(qǐng)求時(shí)鐘信號(hào)RqCkl 輸入到存儲(chǔ)芯片Ml，通過(guò)存儲(chǔ)芯片Ml的時(shí)鐘驅(qū)動(dòng)器Drv2及時(shí)鐘分 頻電路Div2，作為響應(yīng)時(shí)鐘信號(hào)RsCkl而輸出，因此響應(yīng)時(shí)鐘信號(hào) RsCkl也停止。停止時(shí)鐘時(shí)，為了防止由噪聲造成的錯(cuò)誤動(dòng)作，逐漸 降低頻率，最后停止即可。接著說(shuō)明使停止的請(qǐng)求時(shí)鐘信號(hào)RsCkl再次動(dòng)作的情況。信息處 理裝置CPU—CHIP從請(qǐng)求信號(hào)RqMuxO輸入存儲(chǔ)芯片MO的ID值2和 請(qǐng)求時(shí)鐘重開命令。存儲(chǔ)芯片MO通過(guò)請(qǐng)求隊(duì)列控制電路RqCT將請(qǐng)求 時(shí)鐘重開命令發(fā)送到存儲(chǔ)芯片MO的時(shí)鐘分頻電路Divl時(shí)，該時(shí)鐘分 頻電路Divl使停止的請(qǐng)求時(shí)鐘信號(hào)RqCkl再次動(dòng)作。請(qǐng)求時(shí)鐘信號(hào) RqCkl輸入到存儲(chǔ)芯片Ml，通過(guò)存儲(chǔ)芯片Ml的時(shí)鐘驅(qū)動(dòng)器Drv2及 時(shí)鐘分頻電路Div2,作為響應(yīng)時(shí)鐘信號(hào)RsCkl而輸出，因此響應(yīng)時(shí)鐘 信號(hào)RsCkl也再次動(dòng)作。使時(shí)鐘再次動(dòng)作時(shí)，為了防止由噪聲造成的 錯(cuò)誤動(dòng)作，逐漸提高頻率，最后以所需的頻率動(dòng)作即可。
說(shuō)明從存儲(chǔ)芯片Ml輸出的請(qǐng)求時(shí)鐘信號(hào)RsCk2的頻率控制。首 先說(shuō)明使從存儲(chǔ)芯片Ml輸出的請(qǐng)求時(shí)鐘信號(hào)RqCk2的時(shí)鐘頻率為四 分之一的情況，但不限于此。信息處理裝置CPU_CHIP從請(qǐng)求信號(hào) RqMuxO輸入存儲(chǔ)芯片Ml的ID值1和請(qǐng)求時(shí)鐘分頻命令4時(shí)，通過(guò) 存儲(chǔ)芯片MO， ID值1和請(qǐng)求時(shí)鐘分頻命令4發(fā)送到存儲(chǔ)芯片M1。存 儲(chǔ)芯片Ml通過(guò)請(qǐng)求隊(duì)列控制電路RqCT將請(qǐng)求時(shí)鐘分頻命令4發(fā)送到 本身的時(shí)鐘分頻電路Divl時(shí)，該時(shí)鐘分頻電路Divl產(chǎn)生具有請(qǐng)求時(shí) 鐘信號(hào)RqCkO的時(shí)鐘頻率的四分之一的頻率的時(shí)鐘，從請(qǐng)求時(shí)鐘信號(hào) RqCk2輸出。請(qǐng)求時(shí)鐘信號(hào)RqCk2輸入到存儲(chǔ)芯片M2，通過(guò)存儲(chǔ)芯 片M2的時(shí)鐘驅(qū)動(dòng)器Drv2及時(shí)鐘分頻電路Div2，作為響應(yīng)時(shí)鐘信號(hào) RsCk2而輸出。降低時(shí)鐘的動(dòng)作頻率時(shí)，為了防止由噪聲造成的錯(cuò)誤 動(dòng)作，逐漸降低頻率，最后以所需頻率動(dòng)作即可。
接著說(shuō)明停止從存儲(chǔ)芯片Ml輸出的請(qǐng)求時(shí)鐘信號(hào)RsCk2的情況。 信息處理裝置CPU—CHIP從請(qǐng)求信號(hào)RqMuxO輸入存儲(chǔ)芯片Ml的ID 值1和請(qǐng)求時(shí)鐘停止命令時(shí)，通過(guò)存儲(chǔ)芯片MO， ID值1和請(qǐng)求時(shí)鐘停 止命令發(fā)送到存儲(chǔ)芯片Ml。存儲(chǔ)芯片Ml通過(guò)本身的請(qǐng)求隊(duì)列控制電 路RqCT將請(qǐng)求時(shí)鐘停止命令發(fā)送到本身的時(shí)鐘分頻電路Divl時(shí)，該 時(shí)鐘分頻電路Divl停止請(qǐng)求時(shí)鐘信號(hào)RqCk2。請(qǐng)求時(shí)鐘信號(hào)RqCk2輸入到存儲(chǔ)芯片M2，通過(guò)存儲(chǔ)芯片M2的時(shí)鐘驅(qū)動(dòng)器Drv2及時(shí)鐘分 頻電路Div2，作為響應(yīng)時(shí)鐘信號(hào)RsCk2而輸出，因此響應(yīng)時(shí)鐘信號(hào) RsCk2也停止。
停止時(shí)鐘時(shí)，為了防止由噪聲造成的錯(cuò)誤動(dòng)作，逐漸降低頻率， 最后停止即可。
接著說(shuō)明使停止的請(qǐng)求時(shí)鐘信號(hào)RsCk2再次動(dòng)作的情況。信息處 理裝置CPU_CHIP從請(qǐng)求信號(hào)RqMuxO輸入存儲(chǔ)芯片Ml的ID值1和 請(qǐng)求時(shí)鐘重開命令時(shí)，通過(guò)存儲(chǔ)芯片M0， ID值1和請(qǐng)求時(shí)鐘重開命令 發(fā)送到存儲(chǔ)芯片Ml。存儲(chǔ)芯片Ml通過(guò)本身的請(qǐng)求隊(duì)列控制電路RqCT 將請(qǐng)求時(shí)鐘重開命令發(fā)送到本身的時(shí)鐘分頻電路Divl時(shí)，該時(shí)鐘分頻 電路Divl使停止的請(qǐng)求時(shí)鐘信號(hào)RqCk2再次動(dòng)作。請(qǐng)求時(shí)鐘信號(hào) RqCk2輸入到存儲(chǔ)芯片M2，通過(guò)存儲(chǔ)芯片M2的時(shí)鐘驅(qū)動(dòng)器Drv2及 時(shí)鐘分頻電路Div2，作為響應(yīng)時(shí)鐘信號(hào)RsCkl而輸出，因此響應(yīng)時(shí)鐘 信號(hào)RsCk2也再次動(dòng)作。使時(shí)鐘再次動(dòng)作時(shí)，為了防止由噪聲造成的 錯(cuò)誤動(dòng)作，逐漸提高頻率，最后以所需的頻率動(dòng)作即可。
(存儲(chǔ)映射的說(shuō)明)
圖9表示對(duì)信息處理裝置CPU_CHIP所管理的存儲(chǔ)模塊MEM的 存儲(chǔ)映射的一例。在本實(shí)施方式中，雖無(wú)特別限定，但以存儲(chǔ)芯片M0 的存儲(chǔ)區(qū)域?yàn)?G比特，存儲(chǔ)芯片Ml的記錄區(qū)域?yàn)?G比特，存儲(chǔ)芯 片M2的存儲(chǔ)區(qū)域?yàn)?G比特+128M比特(128M比特是替代區(qū)域)的 存儲(chǔ)模塊為例，說(shuō)明代表性的存儲(chǔ)映射。
雖無(wú)特別限定，但存儲(chǔ)芯片M0是易失性存儲(chǔ)器，是利用了動(dòng)態(tài) 隨機(jī)存取存儲(chǔ)單元的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器，讀出時(shí)間為15ns左右。雖 無(wú)特別限定，但存儲(chǔ)芯片M1是非易失性存儲(chǔ)器，是利用了NOR型閃 存的NOR型閃存，讀出時(shí)間為80ns左右。雖無(wú)特別限定，但存儲(chǔ)芯 片M2是非易失性存儲(chǔ)器，是利用了 NAND型閃存的NAND型閃存，讀出時(shí)間為25usec左右。雖無(wú)特別限定，但存儲(chǔ)芯片M1分為引導(dǎo) 設(shè)備ID存儲(chǔ)區(qū)域BotlD-AREA、最末端設(shè)備ID存儲(chǔ)區(qū)域EndID-AREA、 初始程序區(qū)域InitPR-AREA、程序存儲(chǔ)區(qū)域OSAP-AREA 。
引導(dǎo)設(shè)備ID存儲(chǔ)區(qū)域BotID-AREA中存儲(chǔ)引導(dǎo)設(shè)備的ID信息。 最末端設(shè)備ID存儲(chǔ)區(qū)域EndID-AREA中存儲(chǔ)與串聯(lián)連接的存儲(chǔ)模塊 MEM相關(guān)的最末端存儲(chǔ)設(shè)備ID信息。初始程序區(qū)域InitPR-AREA中 存儲(chǔ)引導(dǎo)程序，但不限于此。程序存儲(chǔ)區(qū)域OSAP-AREA中存儲(chǔ)操作 系統(tǒng)、應(yīng)用程序等，但不限于此。雖無(wú)特別限定，存儲(chǔ)芯片MO分為 復(fù)制區(qū)域COPY-AREA 、工作區(qū)域WORKAREA 。 工作區(qū)域 WORK-AREA作為程序執(zhí)行時(shí)的工作存儲(chǔ)器而使用，復(fù)制區(qū)域 COYP-AREA作為復(fù)制來(lái)自存儲(chǔ)芯片Ml及M2的程序、數(shù)據(jù)的存儲(chǔ)器 而使用。雖無(wú)特別限定，但存儲(chǔ)芯片M2分為數(shù)據(jù)區(qū)域DATAAREA、 替代區(qū)域REP-AREA。數(shù)據(jù)區(qū)域DATA-AREA中存儲(chǔ)音樂(lè)數(shù)據(jù)、聲音 數(shù)據(jù)、動(dòng)態(tài)圖像數(shù)據(jù)、靜態(tài)圖像數(shù)據(jù)等數(shù)據(jù)，但不限于此。
并且，閃存很少存在以下情況因反復(fù)改寫，可靠性下降，使寫 入時(shí)寫入的數(shù)據(jù)在讀出時(shí)變?yōu)椴煌臄?shù)據(jù)，或改寫時(shí)未寫入數(shù)據(jù)的情 況。替代區(qū)域REP-AREA用于將這種不良數(shù)據(jù)轉(zhuǎn)換到新的區(qū)域而設(shè)置。 替代區(qū)域REP-AREA的大小無(wú)特別限定，確定為具有能夠確保存儲(chǔ)芯 片M2的可靠性即可。
(電源接通后的動(dòng)作) 說(shuō)明從電源接通之后的存儲(chǔ)芯片Ml到信息處理裝置CPU_CHIP 的數(shù)據(jù)傳送。電源接通后，信息處理裝置CPU_CHIP將本身具有的引 導(dǎo)設(shè)備ID寄存器BotID設(shè)定為1。存儲(chǔ)芯片Ml從引導(dǎo)設(shè)備ID存儲(chǔ)區(qū) 域BotID-AREA讀出引導(dǎo)設(shè)備的ID信息1 ，向本身的ID寄存器設(shè)定1。 這樣一來(lái)，引導(dǎo)設(shè)備確定為存儲(chǔ)芯片Ml。
接著，信息處理裝置CPU_CHIP為了讀出作為引導(dǎo)設(shè)備的存儲(chǔ)芯片Ml中存儲(chǔ)的引導(dǎo)程序及最末端存儲(chǔ)設(shè)備ID信息，將存儲(chǔ)芯片Ml
的ID號(hào)碼1和讀出命令傳送到存儲(chǔ)模塊MEM。存儲(chǔ)模塊MEM根據(jù) ID號(hào)碼1和讀出命令，從存儲(chǔ)芯片Ml的初始程序區(qū)域InitPR-AREA 讀出引導(dǎo)程序，從最末端設(shè)備ID存儲(chǔ)區(qū)域EndID-AREA讀出最末端存 儲(chǔ)設(shè)備ID信息，發(fā)送到信息處理裝置CPU一CHIP。因此，在電源接通 后，通過(guò)初始設(shè)定引導(dǎo)設(shè)備的ID，可確定由存儲(chǔ)芯片的串聯(lián)連接來(lái)實(shí) 現(xiàn)的存儲(chǔ)模塊MEM內(nèi)的引導(dǎo)設(shè)備，大幅減少信息處理裝置CPU_CHIP 和存儲(chǔ)模塊MEM之間的連接信號(hào)數(shù)量，并且信息處理裝置CPU—CHIP 可迅速、切實(shí)地從引導(dǎo)設(shè)備讀出引導(dǎo)程序及最末端存儲(chǔ)設(shè)備ID，啟動(dòng) 信息處理裝置CUP—CHIP及存儲(chǔ)模塊MEM。
(數(shù)據(jù)復(fù)制動(dòng)作的說(shuō)明) 存儲(chǔ)芯片MO的數(shù)據(jù)讀出時(shí)間和存儲(chǔ)芯片M2的讀出時(shí)間相比大 幅縮短。因此，如預(yù)先將必要的圖像數(shù)據(jù)從存儲(chǔ)芯片M2傳送到存儲(chǔ)芯 片MO，則在信息處理裝置CPU一CHIP中可進(jìn)行高速的圖像處理。雖無(wú) 特別限定，但說(shuō)明存儲(chǔ)芯片MO、 Ml、 M2各自的ID寄存器值設(shè)定為2、 1及3時(shí)的、從存儲(chǔ)芯片M2到存儲(chǔ)芯片MO的數(shù)據(jù)傳送。
信息處理裝置CPU—CHIP為了將數(shù)據(jù)從存儲(chǔ)芯片M2的數(shù)據(jù)區(qū)域 DATA-AREA讀出，將存儲(chǔ)芯片M2的ID號(hào)碼3禾B 1頁(yè)(512字節(jié)的 數(shù)據(jù)+16字節(jié)的ECC代碼)數(shù)據(jù)讀出命令發(fā)送到存儲(chǔ)模塊MEM。存 儲(chǔ)模塊MEM根據(jù)ID號(hào)碼3和1頁(yè)數(shù)據(jù)讀出命令，從存儲(chǔ)芯片M2的 數(shù)據(jù)區(qū)域DATA-AREA讀出1頁(yè)數(shù)據(jù)，附加ID號(hào)碼3，傳送到信息處 理裝置CPU—CHIP。
信息處理裝置CPU—CHIP中，對(duì)從存儲(chǔ)芯片M2發(fā)送的1頁(yè)數(shù)據(jù) 進(jìn)行錯(cuò)誤檢測(cè)。如無(wú)錯(cuò)誤，則將1頁(yè)數(shù)據(jù)傳送到存儲(chǔ)芯片MO的復(fù)制區(qū) 域COPY-AREA,因此信息處理裝置CPU_CHIP將存儲(chǔ)芯片MO的ID 號(hào)碼2和1頁(yè)數(shù)據(jù)讀出命令發(fā)送到存儲(chǔ)模塊MEM。如有錯(cuò)誤，在進(jìn)行 校正后，將1頁(yè)數(shù)據(jù)傳送到存儲(chǔ)芯片MO的復(fù)制區(qū)域COYP-AREA,因此信息處理裝置CPU_CHIP將存儲(chǔ)芯片M0的ID號(hào)碼2和1頁(yè)數(shù)據(jù)讀 出命令傳送到存儲(chǔ)模塊MEM。存儲(chǔ)模塊MEM根據(jù)ID號(hào)碼2和1頁(yè) 數(shù)據(jù)讀出命令，向存儲(chǔ)芯片MO的復(fù)制區(qū)域COPY-AREA數(shù)據(jù)區(qū)域?qū)?入1頁(yè)數(shù)據(jù)。接著說(shuō)明從信息處理裝置CPU—CHIP向存儲(chǔ)芯片MO高速寫入 圖像數(shù)據(jù)，根據(jù)需要將該圖像數(shù)據(jù)保存到存儲(chǔ)芯片M2時(shí)的、從存儲(chǔ)芯 片MO到存儲(chǔ)芯片M2的數(shù)據(jù)傳送。信息處理裝置CPU_CHIP為了從存 儲(chǔ)芯片MO的復(fù)制區(qū)域COPY-AREA讀出數(shù)據(jù)，將存儲(chǔ)芯片MO的ID 號(hào)碼2和l頁(yè)(512字節(jié))數(shù)據(jù)讀出命令發(fā)送到存儲(chǔ)模塊MEM。存儲(chǔ) 模塊MEM根據(jù)ID號(hào)碼0和1頁(yè)數(shù)據(jù)讀出命令，從存儲(chǔ)芯片MO的復(fù) 制區(qū)域COPY-AREA讀出1頁(yè)數(shù)據(jù)，附加ID號(hào)碼2，并發(fā)送到信息處 理裝置CPU_CHIP。信息處理裝置CPU_CHIP為了將從存儲(chǔ)芯片MO 發(fā)送的1頁(yè)數(shù)據(jù)傳送到存儲(chǔ)芯片M2的數(shù)據(jù)區(qū)域DATA-AREA,將存儲(chǔ) 芯片M2的ID號(hào)碼2和1頁(yè)數(shù)據(jù)寫入命令發(fā)送到存儲(chǔ)模塊MEM。存儲(chǔ)模塊MEM通過(guò)存儲(chǔ)芯片MO及Ml向存儲(chǔ)芯片M2發(fā)送ID 號(hào)碼2和1頁(yè)數(shù)據(jù)寫入命令時(shí)，存儲(chǔ)芯片M2向本身的數(shù)據(jù)區(qū)域 DATA-AREA寫入1頁(yè)數(shù)據(jù)。存儲(chǔ)芯片M2檢查數(shù)據(jù)寫入是否成功，如 成功則結(jié)束寫入處理。如寫入失敗時(shí)，存儲(chǔ)芯片M2發(fā)送ID號(hào)碼2和 寫入錯(cuò)誤信息，通過(guò)存儲(chǔ)芯片Ml及存儲(chǔ)芯片M0，向信息處理裝置 CPU—CHIP通知寫入錯(cuò)誤。信息處理裝置CPU—CHIP接收到ID號(hào)碼2 和寫入錯(cuò)誤信息后，為了對(duì)存儲(chǔ)芯片M2中預(yù)先準(zhǔn)備好的替代區(qū)域 REP-AREA的新地址進(jìn)行寫入，將存儲(chǔ)芯片M2的ID號(hào)碼2和1頁(yè)數(shù) 據(jù)寫入命令發(fā)送到存儲(chǔ)模塊MEM。存儲(chǔ)模塊MEM通過(guò)存儲(chǔ)芯片MO 及Ml將ID號(hào)碼2和1頁(yè)數(shù)據(jù)寫入命令發(fā)送到存儲(chǔ)芯片M2時(shí)，存儲(chǔ) 芯片M2向本身的替代區(qū)域REP-AREA寫入1頁(yè)數(shù)據(jù)。并且，信息處 理裝置CPU—CHIP進(jìn)行替代處理時(shí)，保管并保存不良地址及對(duì)不良地 址的哪個(gè)地址進(jìn)行了替代處理的地址信息。如上所述，在存儲(chǔ)芯片內(nèi)確保可復(fù)制存儲(chǔ)芯片M2的一部分?jǐn)?shù)據(jù)的區(qū)域，預(yù)先從存儲(chǔ)芯片M2將數(shù)據(jù)傳送到存儲(chǔ)芯片M0，從而可以與 存儲(chǔ)芯片MO同樣的速度讀出存儲(chǔ)芯片M2的數(shù)據(jù)，可實(shí)現(xiàn)信息處理裝 置CPU一CHIP的高速處理。并且，將數(shù)據(jù)寫入到存儲(chǔ)芯片M2時(shí)，可 暫時(shí)將數(shù)據(jù)寫入到存儲(chǔ)芯片MO，根據(jù)需要再寫回到存儲(chǔ)芯片M2，因 此數(shù)據(jù)的寫入也可高速化。進(jìn)一步，從存儲(chǔ)芯片M2讀出時(shí)，進(jìn)行錯(cuò)誤 檢測(cè)和校正，寫入時(shí)對(duì)未正確進(jìn)行寫入的不良地址進(jìn)行替代處理，因 此可保持可靠性。(存儲(chǔ)芯片MO的說(shuō)明) 圖10是存儲(chǔ)芯片M0的構(gòu)成圖的一例。存儲(chǔ)芯片M0由請(qǐng)求接口電路ReqIF、響應(yīng)接口電路ResIF、初始 化電路INIT、存儲(chǔ)電路MemVL構(gòu)成。請(qǐng)求接口電路ReqIF由請(qǐng)求時(shí) 鐘控制電路RqCkC及請(qǐng)求隊(duì)列控制電路RqCT構(gòu)成。請(qǐng)求時(shí)鐘控制電 路RqCkC由時(shí)鐘驅(qū)動(dòng)器Drvl及時(shí)鐘分頻電路Divl構(gòu)成。請(qǐng)求隊(duì)列控制電路RqCT由請(qǐng)求隊(duì)列電路RqQI、請(qǐng)求隊(duì)列電路 RqQXI、請(qǐng)求隊(duì)列電路RqQXO、ID寄存器電路IDR、ID比較電路CPQ、 延時(shí)值輸出設(shè)定寄存器電路LRG、響應(yīng)順序設(shè)定寄存器電路RRG、請(qǐng) 求號(hào)碼設(shè)定電路RNB構(gòu)成。雖無(wú)特別限定，但請(qǐng)求隊(duì)列電路RqQI由四個(gè)請(qǐng)求隊(duì)列構(gòu)成，請(qǐng)求 隊(duì)列電路RqQX由四個(gè)請(qǐng)求隊(duì)列構(gòu)成，請(qǐng)求隊(duì)列電路RqQXO由四個(gè)請(qǐng) 求隊(duì)列構(gòu)成。響應(yīng)接口電路ResIF由響應(yīng)時(shí)鐘控制電路RsCkC及響應(yīng) 隊(duì)列控制電路RsCT構(gòu)成。響應(yīng)時(shí)鐘控制電路RsCkC由時(shí)鐘驅(qū)動(dòng)器Drv2 及時(shí)鐘分頻電路Div2構(gòu)成。響應(yīng)隊(duì)列控制電路RsCT由響應(yīng)隊(duì)列電路RsQo、響應(yīng)隊(duì)列電路 RsQp、狀態(tài)寄存器電路STReg、響應(yīng)排序電路(Response Schedule)SCH、延時(shí)計(jì)算電路LA、響應(yīng)號(hào)碼表TB構(gòu)成。雖無(wú)特別限定，但響應(yīng)隊(duì)列電路RsQo由四個(gè)響應(yīng)隊(duì)列構(gòu)成，響 應(yīng)隊(duì)列電路RsQp由四個(gè)響應(yīng)隊(duì)列構(gòu)成。雖無(wú)特別限定，但存儲(chǔ)電路MemVL是易失性存儲(chǔ)器，是利用了 動(dòng)態(tài)隨機(jī)存取存儲(chǔ)單元的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器。初始化電路INIT在向 存儲(chǔ)芯片MO開始電源供給時(shí)進(jìn)行存儲(chǔ)芯片MO的初始化。請(qǐng)求時(shí)鐘控 制電路RqCkC將從時(shí)鐘信號(hào)RqCkO輸入的時(shí)鐘通過(guò)內(nèi)部時(shí)鐘ckl傳送 到請(qǐng)求隊(duì)列控制電路RqCT及響應(yīng)時(shí)鐘控制電路RqCkC。并且，請(qǐng)求 時(shí)鐘控制電路RqCkC將從請(qǐng)求時(shí)鐘信號(hào)RqCkO輸入的時(shí)鐘經(jīng)由時(shí)鐘驅(qū) 動(dòng)器Drvl及時(shí)鐘分頻電路Divl，通過(guò)時(shí)鐘信號(hào)RqCkl進(jìn)行輸出。并 且，請(qǐng)求時(shí)鐘控制電路RqCkC根據(jù)通過(guò)請(qǐng)求信號(hào)RqMuxO輸入的命令， 可降低時(shí)鐘信號(hào)ck2及請(qǐng)求時(shí)鐘RqCkl的時(shí)鐘頻率，或停止時(shí)鐘，或 使時(shí)鐘重新動(dòng)作。響應(yīng)時(shí)鐘控制電路RsCkC將從內(nèi)部時(shí)鐘信號(hào)ckl輸入的時(shí)鐘通過(guò) 內(nèi)部時(shí)鐘信號(hào)ck3輸出到響應(yīng)隊(duì)列控制電路RsCT。并且，響應(yīng)時(shí)鐘控 制電路RsCkC將從內(nèi)部時(shí)鐘信號(hào)ckl輸入的時(shí)鐘通過(guò)時(shí)鐘分頻電路 Div2從時(shí)鐘信號(hào)RsCkO輸出。并且，響應(yīng)時(shí)鐘控制電路RsCkC將從時(shí) 鐘信號(hào)RsCKl輸入的時(shí)鐘通過(guò)時(shí)鐘驅(qū)動(dòng)器Div2，從時(shí)鐘信號(hào)ck4輸出 到響應(yīng)隊(duì)列控制電路RsCT。進(jìn)一步，響應(yīng)時(shí)鐘控制電路RsCkC根據(jù) 通過(guò)響應(yīng)信號(hào)RqMuxO輸入的命令，可降低響應(yīng)時(shí)鐘RsCkO的時(shí)鐘頻 率，或停止時(shí)鐘，或使時(shí)鐘重新動(dòng)作。響應(yīng)順序設(shè)定寄存器電路RRG在上述命令是響應(yīng)順序設(shè)定寄存 器設(shè)定命令時(shí)，存儲(chǔ)寫入數(shù)據(jù)中含有的請(qǐng)求號(hào)碼選擇標(biāo)記信息 RSELFlag值、響應(yīng)順序標(biāo)記RRGFlag信息、ID值。延時(shí)值輸出設(shè)定寄存器電路LRG在上述命令是延時(shí)值輸出設(shè)定寄存器設(shè)定命令時(shí)，存儲(chǔ)寫入數(shù)據(jù)中含有的延時(shí)值輸出標(biāo)記信息LRGFlag 值和ID值。請(qǐng)求號(hào)碼設(shè)定電路RNB在請(qǐng)求號(hào)碼選擇標(biāo)記信息RSELFlag值是 1時(shí)，生成和輸入到請(qǐng)求隊(duì)列電路RqQI的請(qǐng)求對(duì)應(yīng)的請(qǐng)求號(hào)碼ReqN， 在請(qǐng)求號(hào)碼選擇標(biāo)記信息RSELFlag值是1時(shí)，將通過(guò)請(qǐng)求信號(hào)RqMuxO 輸入的請(qǐng)求號(hào)碼R叫N作為請(qǐng)求號(hào)碼ReqN。請(qǐng)求隊(duì)列電路RqQI通過(guò)請(qǐng)求信號(hào)RqMuxO，存儲(chǔ)將使ID值、請(qǐng) 求號(hào)碼ReqN、地址及寫入數(shù)據(jù)等多重化并輸入到存儲(chǔ)芯片M0的請(qǐng)求， 生成和請(qǐng)求號(hào)碼Reqn相同號(hào)碼的響應(yīng)號(hào)碼ResN，發(fā)送到響應(yīng)隊(duì)列控 制電路RsCT。ID寄存器電路IDR存儲(chǔ)存儲(chǔ)芯片M0的ID值。ID比較電路CPQ比較請(qǐng)求隊(duì)列電路RqQI中存儲(chǔ)的ID值、及ID 寄存器電路IDR中存儲(chǔ)的ID值。請(qǐng)求隊(duì)列電路RqQXI及請(qǐng)求隊(duì)列電路RqQXO存儲(chǔ)從請(qǐng)求隊(duì)列電 路RqQI傳送的請(qǐng)求。響應(yīng)隊(duì)列電路RsQo存儲(chǔ)從存儲(chǔ)芯片MO的存儲(chǔ)電路MemVL讀出 的數(shù)據(jù)、從ID寄存器電路IDR讀出的ID值、響應(yīng)號(hào)碼ResN。響應(yīng)隊(duì)列電路RsQp通過(guò)響應(yīng)信號(hào)RsMuxl，存儲(chǔ)輸入的ID值、 響應(yīng)號(hào)碼ResN、讀出數(shù)據(jù)及錯(cuò)誤信息和狀態(tài)信息。延時(shí)計(jì)算電路LA在延時(shí)值輸出設(shè)定寄存器LRG的延時(shí)值輸出標(biāo) 記信息LRGFlag值是1時(shí)，計(jì)算讀出數(shù)據(jù)的延時(shí)值，當(dāng)延時(shí)值輸出標(biāo) 記信息LRGFlag值是0時(shí)，不計(jì)算讀出數(shù)據(jù)的延時(shí)值。響應(yīng)號(hào)碼表TB根據(jù)響應(yīng)順序設(shè)定寄存器的設(shè)定，確定讀出數(shù)據(jù) 的發(fā)送順序。狀態(tài)寄存器電路STRReg雖無(wú)特別限定，但存儲(chǔ)表示響應(yīng)存儲(chǔ)到 了響應(yīng)隊(duì)列電路RsQo及響應(yīng)隊(duì)列電路RsQp中的未處理響應(yīng)信息等。響應(yīng)排序電路SCH用于進(jìn)行以下調(diào)制確定存儲(chǔ)到響應(yīng)隊(duì)列電路 RsQo的響應(yīng)、存儲(chǔ)到響應(yīng)隊(duì)列電路RsQp的響應(yīng)的響應(yīng)優(yōu)先順序，將 優(yōu)先順序高的響應(yīng)從響應(yīng)信號(hào)RsMuxO輸出。響應(yīng)優(yōu)先順序通過(guò)從響應(yīng) 隊(duì)列電路RsQo輸出的響應(yīng)次數(shù)、從響應(yīng)隊(duì)列電路RsQp輸出的響應(yīng)次 數(shù)，使響應(yīng)排序電路SCH動(dòng)態(tài)地變化。接著說(shuō)明本存儲(chǔ)芯片M0的動(dòng)作。首先說(shuō)明電源接通時(shí)的動(dòng)作。電源接通到存儲(chǔ)芯片M0時(shí)，初始化電路INIT進(jìn)行存儲(chǔ)芯片M0 的初始化。首先，ID寄存器電路IDR具有的ID寄存器的值初始設(shè)定 為0、 ID有效位設(shè)定為低電平。延時(shí)輸出寄存器LRG具有的延時(shí)值輸出標(biāo)記信息LRGFlag值及 ID信息值初始設(shè)定為0。響應(yīng)順序設(shè)定寄存器RRG具有的請(qǐng)求號(hào)碼選擇標(biāo)記RESLFlag 值、響應(yīng)順序標(biāo)記RRGFlag值、ID信息值初始設(shè)定為O。接著，使輸入到響應(yīng)排序電路SCH具有的響應(yīng)隊(duì)列電路RsQo的 響應(yīng)的優(yōu)先順序?yàn)?、來(lái)自輸入到響應(yīng)隊(duì)列電路RsQp的存儲(chǔ)芯片Ml 的響應(yīng)的優(yōu)先順序?yàn)?、來(lái)自存儲(chǔ)芯片M2的響應(yīng)的優(yōu)先順序?yàn)?。初始化電路INIT的初始設(shè)定結(jié)束后，存儲(chǔ)芯片M0進(jìn)行通信確認(rèn)動(dòng)作， 確認(rèn)在信息處理裝置CPU_CHIP和存儲(chǔ)芯片Ml之間可進(jìn)行通信。存 儲(chǔ)芯片MO確認(rèn)請(qǐng)求允許信號(hào)RqEnl變?yōu)楦唠娖剑鬼憫?yīng)允許信號(hào) RsEnl及請(qǐng)求允許信號(hào)RqEnO為高電平。
接著，信息處理裝置CPU—CHIP確認(rèn)請(qǐng)求允許信號(hào)RqEnO變?yōu)楦?電平，獲知確認(rèn)了各存儲(chǔ)芯片的信號(hào)連接，使響應(yīng)允許信號(hào)ReEnO為 高電平。通信確認(rèn)動(dòng)作結(jié)束后，從信息處理裝置CPU—CHIP通過(guò)請(qǐng)求 信號(hào)RqMuxO， ID號(hào)碼2和ID設(shè)定命令傳送到存儲(chǔ)芯片M0。在存儲(chǔ) 芯片MO中，因ID有效位為低電平，所以判斷尚未進(jìn)行ID號(hào)碼附加， 向ID寄存器設(shè)定ID號(hào)碼2，將ID有效位設(shè)定為高電平，完成ID號(hào) 碼附加。接著，存儲(chǔ)芯片MO通過(guò)響應(yīng)信號(hào)RsMuxO，輸出存儲(chǔ)芯片 MO的ID值2及ID號(hào)碼附加完成信息，向信息處理裝置CPU—CHIP 通知存儲(chǔ)芯片MO的ID號(hào)碼附加完成。
接著說(shuō)明電源接通后的動(dòng)作結(jié)束之后的動(dòng)作。
首先說(shuō)明對(duì)存儲(chǔ)芯片MO的延時(shí)值輸出寄存器LREG的數(shù)據(jù)設(shè)定 動(dòng)作。
信息處理裝置CPU—CHIP通過(guò)請(qǐng)求信號(hào)RqMuxO，將使ID值2、 延時(shí)值輸出寄存器設(shè)定命令LRGSet、對(duì)延時(shí)值輸出寄存器LRG的設(shè) 定值LRGDataO多重化了的請(qǐng)求ReqLRGSetO，與時(shí)鐘信號(hào)RqCKO同 步，傳送到存儲(chǔ)芯片MO。
雖無(wú)特別限定，但對(duì)延時(shí)值輸出寄存器LRG的設(shè)定值LRGDataO 中包括延時(shí)值輸出信息LRGFlag值和ID值。
存儲(chǔ)芯片MO的請(qǐng)求隊(duì)列控制電路RqCT存儲(chǔ)請(qǐng)求ReqLRGSetO。接著，存儲(chǔ)芯片M0的請(qǐng)求隊(duì)列控制電路RqCT比較請(qǐng)求Req LRGSetO中含有的ID值2和本身的ID寄存器的值2。因雙方一致，所 以對(duì)存儲(chǔ)芯片M0的延時(shí)值輸出寄存器LRG設(shè)定設(shè)定值LRGDataO。 圖4表示設(shè)定到存儲(chǔ)芯片M0的延時(shí)值輸出寄存器LRG的值的一例。
說(shuō)明對(duì)存儲(chǔ)芯片M0的響應(yīng)順序設(shè)定寄存器RRG的數(shù)據(jù)設(shè)定動(dòng)作。
信息處理裝置CPU—CHIP通過(guò)請(qǐng)求信號(hào)RqMuxO，將使ID值2、 響應(yīng)順序設(shè)定寄存器設(shè)定命令RRGSet、對(duì)響應(yīng)順序設(shè)定寄存器RRG 的設(shè)定值RRGDataO多重化了的請(qǐng)求ReqRRGSetO，與時(shí)鐘信號(hào)RqCK0 同步，傳送到存儲(chǔ)芯片MO。設(shè)定值RRGDataO中含有請(qǐng)求號(hào)碼選擇標(biāo) 記信息RSELFlag值、響應(yīng)順序標(biāo)記RRGFlag信息、ID值。
存儲(chǔ)芯片M0的請(qǐng)求隊(duì)列控制電路RqCT存儲(chǔ)請(qǐng)求ReqRRGSetO。
接著，存儲(chǔ)芯片M0的請(qǐng)求隊(duì)列控制電路RqCT比較請(qǐng)求Req RRGSetO中含有的ID值2和本身的ID寄存器的值2。因雙方一致，所 以對(duì)存儲(chǔ)芯片MO的響應(yīng)順序設(shè)定寄存器RRG設(shè)定設(shè)定值RRGDataO。 圖6表示設(shè)定到存儲(chǔ)芯片MO的延時(shí)值輸出寄存器RRG的值的一例。
說(shuō)明存儲(chǔ)芯片M0的延時(shí)值輸出寄存器LRG設(shè)定為圖4所示的值、 響應(yīng)順序設(shè)定寄存器RRG設(shè)定為圖6所示的值時(shí)，從信息處理裝置 CPU_CHIP向存儲(chǔ)芯片MO產(chǎn)生請(qǐng)求時(shí)的動(dòng)作。
存儲(chǔ)芯片MO的請(qǐng)求隊(duì)列電路RqQI雖無(wú)特別限定，但由兩個(gè)請(qǐng)求 隊(duì)列RqQI-0及RqQI-l構(gòu)成。并且，存儲(chǔ)芯片MO因請(qǐng)求未進(jìn)入到請(qǐng) 求隊(duì)列RqQI-0及RqQI-l，因此使請(qǐng)求允許信號(hào)RqEnO為高電平，將 可接收請(qǐng)求的情況通知給信息處理裝置CPU—CHIP。存儲(chǔ)芯片MO的請(qǐng) 求隊(duì)列電路RqQo無(wú)特別限定，但由兩個(gè)請(qǐng)求隊(duì)列RqQo-0及RqQo-1構(gòu)成。
存儲(chǔ)芯片M0的響應(yīng)隊(duì)列電路RqQp雖無(wú)特別限定，但由兩個(gè)響 應(yīng)隊(duì)列RqQp-0及RqQp-l構(gòu)成。
信息處理裝置CPU_CHIP使響應(yīng)允許信號(hào)RsEnO為高電平，將可 接收響應(yīng)的情況通知給存儲(chǔ)芯片MO。信息處理裝置CPU—CHIP通過(guò)請(qǐng) 求信號(hào)RqMuxO，將使ID值2、請(qǐng)求號(hào)碼ReqN值1、庫(kù)激活命令BA、 庫(kù)地址BK1、行地址Row多重化了的請(qǐng)求ReqBAbOmO與時(shí)鐘信號(hào) RqCkO同步，傳送到存儲(chǔ)芯片MO (圖ll:步驟l)。
接著，通過(guò)請(qǐng)求信號(hào)RqMuxO，將使ID值2、請(qǐng)求號(hào)碼ReqN值2、 32字節(jié)數(shù)據(jù)讀出命令RD32、庫(kù)地址BKO、列地址Col255多重化了的 請(qǐng)求ReqRD32bOmO與時(shí)鐘信號(hào)RqCkO同步，傳送到存儲(chǔ)芯片MO (圖 11:步驟1)。
如請(qǐng)求允許信號(hào)RqEnO為低電平(圖ll:步驟2)，則來(lái)自信息 處理裝置CPU—CHIP的請(qǐng)求不存儲(chǔ)到存儲(chǔ)芯片MO的請(qǐng)求隊(duì)列電路 RqQI。如請(qǐng)求允許信號(hào)RqEnO為高電平(圖ll:步驟2)，則到存儲(chǔ) 芯片MO的請(qǐng)求R叫BAbOmO和請(qǐng)求R叫RD32b0m0依次存儲(chǔ)到存儲(chǔ)芯 片MO的、請(qǐng)求隊(duì)列電路RqQI的請(qǐng)求隊(duì)列RqQI-O及RqQI-l (圖ll: 步驟3)。
因此，請(qǐng)求隊(duì)列電路RqQI的全部請(qǐng)求隊(duì)列被進(jìn)入，不可能接收來(lái) 自信息處理裝置CPU—CHIP的新的請(qǐng)求，因此使請(qǐng)求允許信號(hào)RqEnO 為低電平。通過(guò)請(qǐng)求允許信號(hào)RqEnO變?yōu)榈碗娖?，信息處理裝置 CPU—CHIP可獲知存儲(chǔ)芯片MO無(wú)法接收請(qǐng)求。
之后，ID比較電路CPQ比較進(jìn)入到請(qǐng)求隊(duì)列RqQI-0的請(qǐng)求 ReqBAbOmO中含有的ID值2、及由ID寄存器電路IDR保存的ID值2(圖ll:步驟4)。因比較結(jié)果一致，所以請(qǐng)求ReqBAbOmO傳送到請(qǐng) 求隊(duì)列電路RqQXI (圖11:步驟5)。當(dāng)比較結(jié)果不一致時(shí)，含有ID 值和請(qǐng)求號(hào)碼R叫N值的請(qǐng)求傳送到請(qǐng)求隊(duì)列電路RqQXO，并傳送到 存儲(chǔ)芯片M1 (圖11:步驟12)。
接著，請(qǐng)求隊(duì)列電路RqQXI檢查所存儲(chǔ)的請(qǐng)求是否含有讀出命令 (圖ll:步驟6)。含有讀出命令時(shí)，請(qǐng)求隊(duì)列電路RqQXI檢查響應(yīng) 隊(duì)列電路RsQo的響應(yīng)隊(duì)列RqQp-O及RqQp-l中是否有空間(圖11: 步驟7)。請(qǐng)求ReqBAb0m0不含有讀出命令，所以請(qǐng)求隊(duì)列電路RqQXI 將存儲(chǔ)的請(qǐng)求ReqBAbOmO傳送到存儲(chǔ)電路MemVL(圖11:步驟10)。 存儲(chǔ)電路MemVL根據(jù)請(qǐng)求R叫BAb0m0進(jìn)行動(dòng)作(圖11:步驟11)。 具體而言，存儲(chǔ)電路MemVL通過(guò)請(qǐng)求ReqBAb0m0中含有的庫(kù)激活命 令BA、庫(kù)地址BK0、行地址Row63，激活與庫(kù)0內(nèi)的行63連接的lk 字節(jié)的存儲(chǔ)單元，傳送到庫(kù)0內(nèi)的讀出放大器(圖ll:步驟ll)。
請(qǐng)求ReqBAbOmO被處理，從而使請(qǐng)求隊(duì)列RqQI-0空出一個(gè)，因 此存儲(chǔ)芯片M0使請(qǐng)求允許信號(hào)RqEnO為高電平，通知信息處理裝置 CPU—CHIP可接收新的請(qǐng)求。信息處理裝置CPU—CHIP確認(rèn)存儲(chǔ)芯片 MO的請(qǐng)求允許信號(hào)RqEnO變?yōu)楦唠娖?，作為新的?qǐng)求，通過(guò)請(qǐng)求信號(hào) RqMuxO，將使ID值2、請(qǐng)求號(hào)碼ReqN值3、 32字節(jié)寫入命令WT、 庫(kù)地址BK0、列地址Coll27、 32字節(jié)寫入數(shù)據(jù)多重化了的請(qǐng)求 ReqWT23bOmO與時(shí)鐘信號(hào)RqCkO同步，傳送到存儲(chǔ)芯片M0 (圖11: 步驟1)。
檢査請(qǐng)求允許信號(hào)RqEnO(圖11:步驟2),因請(qǐng)求允許信號(hào)RqEnO 為高電平，因此存儲(chǔ)芯片M0將來(lái)自信息處理裝置CPU—CHIP的請(qǐng)求 ReqWT23b0m0存儲(chǔ)到本身的請(qǐng)求隊(duì)列控制電路RqCT內(nèi)的請(qǐng)求隊(duì)列 RqQI-0 (圖11:步驟3)。
存儲(chǔ)芯片M0可與將新的請(qǐng)求ReqWT23b0m0存儲(chǔ)到本身的請(qǐng)求隊(duì)列電路RqQI內(nèi)的請(qǐng)求隊(duì)列RqAI-0 (圖11:步驟3)獨(dú)立且并行地 進(jìn)行對(duì)已經(jīng)存儲(chǔ)到請(qǐng)求隊(duì)列RqQI-l的請(qǐng)求ReqRD32b0m0的處理(圖 11:步驟4之后)。
接著說(shuō)明已經(jīng)存儲(chǔ)到請(qǐng)求隊(duì)列RqQI-l的請(qǐng)求ReqRD32bOmO的動(dòng)作。
ID比較電路CPQ比較進(jìn)入到請(qǐng)求隊(duì)列RqQI-l的請(qǐng)求 ReqRD32b0m0中含有的ID值2及由ID寄存器電路IDR保存的ID值 2 (圖11:步驟4)。因比較結(jié)果一致，所以請(qǐng)求ReqRD32b0m0傳送 到請(qǐng)求隊(duì)列電路RqQXI (圖11:步驟5)。當(dāng)比較結(jié)果不一致時(shí)，請(qǐng) 求ReqRD32b0m0傳送到請(qǐng)求隊(duì)列電路RqQXO，并傳送到存儲(chǔ)芯片Ml (圖11:步驟12)。接著，請(qǐng)求隊(duì)列電路RqQXI檢查存儲(chǔ)的請(qǐng)求是否 含有讀出命令(圖11:步驟6)。
由于含有請(qǐng)求ReqRD32b0m0讀出命令，因此請(qǐng)求隊(duì)列電路RqQXI 檢査響應(yīng)隊(duì)列電路RsQo的響應(yīng)隊(duì)列RqQp-0及RqQp-l中是否有空間 (圖11:步驟7)。響應(yīng)隊(duì)列電路RsQo的響應(yīng)隊(duì)列RqQp-O及RqQp-l 中如無(wú)空間，則直到有空間為止，請(qǐng)求隊(duì)列電路RqQXI中斷請(qǐng)求 ReqRD32bOmO的傳送。響應(yīng)隊(duì)列電路RsQo的響應(yīng)隊(duì)列RqQp-0及 RqQp-l中如有空間，則請(qǐng)求隊(duì)列電路RqQXI將存儲(chǔ)的請(qǐng)求 ReqRD32bOmO傳送到存儲(chǔ)電路MemVL (圖11:步驟8)。存儲(chǔ)電路 MemVL根據(jù)請(qǐng)求ReqRD32b0m0進(jìn)行動(dòng)作(圖ll:步驟9)。具體而 言，存儲(chǔ)電路MemVL通過(guò)請(qǐng)求R叫RD32b0m0中含有的ID值2、請(qǐng) 求號(hào)碼R叫N值2、 32字節(jié)數(shù)字讀出命令RD、庫(kù)地址BKO、列地址 Co1255,在庫(kù)0的讀出放大器保存的數(shù)據(jù)中，讀出以列地址255為開 始地址的32字節(jié)數(shù)據(jù)(圖11:步驟9)，包括ID寄存器值2、與請(qǐng)求 號(hào)碼ReqN值2相等的響應(yīng)號(hào)碼ResN值2在內(nèi)，作為響應(yīng)ResRD32bOmO 而進(jìn)入到響應(yīng)隊(duì)列控制電路RsCT內(nèi)的響應(yīng)隊(duì)列RsQo的響應(yīng)隊(duì)列 RsQo-0 (圖12:步驟13)。響應(yīng)進(jìn)入到響應(yīng)隊(duì)列電路RsQo及響應(yīng)隊(duì)列電路RsQp時(shí)，進(jìn)行對(duì) 該響應(yīng)的延時(shí)(圖12:步驟4)。接著，檢查響應(yīng)允許信號(hào)RsEnO (圖 12:步驟15)，當(dāng)響應(yīng)允許信號(hào)RsEnO為高電平時(shí)，將響應(yīng)號(hào)碼ResN 和延時(shí)值發(fā)送到信息處理裝置CPLLCHIP (圖12:步驟16)。
響應(yīng)排序電路SCH將進(jìn)入到響應(yīng)隊(duì)列電路RsQo及響應(yīng)隊(duì)列電路 RsQp的響應(yīng)數(shù)保存到狀態(tài)寄存器STReg (圖12:步驟17)。進(jìn)一步， 確定對(duì)進(jìn)入到響應(yīng)隊(duì)列電路RsQo及響應(yīng)隊(duì)列電路RsQp的響應(yīng)的響應(yīng) 優(yōu)先順序(圖12:步驟18)。接著，檢測(cè)響應(yīng)允許信號(hào)RsEnO (圖12: 步驟19)，當(dāng)響應(yīng)允許信號(hào)RsEnO為高電平時(shí)，使響應(yīng)優(yōu)先順序最高 的響應(yīng)通過(guò)響應(yīng)信號(hào)RsMuxO發(fā)送到信息處理裝置CPU一CHIP (圖12: 步驟20)。如響應(yīng)允許信號(hào)RsEnO為低電平時(shí)，不向信息處理裝置 CPU一CHIP進(jìn)行發(fā)送。
當(dāng)響應(yīng)隊(duì)列電路RsQo及響應(yīng)隊(duì)列電路RsQp的一個(gè)響應(yīng)完全發(fā)送 到信息處理裝置CPU—CHIP時(shí)，響應(yīng)排序電路SCH檢査進(jìn)入到響應(yīng)隊(duì) 列電路RsQo及響應(yīng)隊(duì)列電路RsQp的響應(yīng)數(shù)，將最新的響應(yīng)數(shù)保存到 狀態(tài)寄存器STReg (圖12:步驟21)。
其中，響應(yīng)允許信號(hào)RsEnO為高電平，進(jìn)入到響應(yīng)隊(duì)列電路RsQo 及響應(yīng)隊(duì)列電路RsQp的響應(yīng)僅是響應(yīng)ResRD32b0m0，因此計(jì)算對(duì)響 應(yīng)ResRD32b0m0的延時(shí)值Lat32b0m0，將響應(yīng)ResRD32b0m0中含有 的響應(yīng)號(hào)碼ResN值2和延時(shí)值Lat32b0m0發(fā)送到信息處理裝置 CPU_CHIP。
信息處理裝置CPU_CHIP接收和請(qǐng)求ReqRD32b0m0的請(qǐng)求號(hào)碼 ReqN值2對(duì)應(yīng)的響應(yīng)號(hào)碼值2和延時(shí)值Lat32b0m0，從而可確認(rèn)響應(yīng) ResRD32bOmO輸入到信息處理裝置CPU CHIP為止的延時(shí)值。接著，響應(yīng)排序電路SCH將響應(yīng)數(shù)1保存到狀態(tài)寄存器STReg， 進(jìn)一步將響應(yīng)ResRD32b0m0的響應(yīng)優(yōu)先順序設(shè)定為最高位，將響應(yīng) ResRD32b0m0發(fā)送到信息處理裝置CPU—CHIP。
響應(yīng)ResRD32bOmO中含有ID寄存器值2、與請(qǐng)求號(hào)碼ReqN值2 相等的響應(yīng)號(hào)碼值2、 32字節(jié)的數(shù)據(jù)。
信息處理裝置CPU—CHIP接收和請(qǐng)求ReqRD32b0m0的請(qǐng)求號(hào)碼 ReqN值2對(duì)應(yīng)的響應(yīng)號(hào)碼值2，從而可確認(rèn)響應(yīng)ResRD32b0m0是請(qǐng) 求ReqRD32bOmO的響應(yīng)。
響應(yīng)ResRD32bOmO發(fā)送到信息處理裝置CPU—CHIP后，響應(yīng)排 序電路SCH因?yàn)椴淮嬖谳斎氲巾憫?yīng)隊(duì)列電路RsQo及響應(yīng)隊(duì)列電路 RsQp的響應(yīng)，因此將響應(yīng)數(shù)0保存到狀態(tài)寄存器STRge。
和請(qǐng)求ReqRD32b0m0對(duì)應(yīng)的響應(yīng)ResRD32bOmO輸入到響應(yīng)隊(duì)列 電路RsQo時(shí)，即使響應(yīng)ResRD32bOmO正在輸出到信息處理裝置 CPU—CHIP,也可進(jìn)行對(duì)請(qǐng)求ReqWT23b0m0的處理(圖11:步驟4
之后)。
接著說(shuō)明對(duì)已經(jīng)存儲(chǔ)到請(qǐng)求隊(duì)列RqQI-0的請(qǐng)求ReqWT23b0m0的 動(dòng)作。ID比較電路CPQ比較輸入到請(qǐng)求隊(duì)列RqQI-0的請(qǐng)求 ReqWT23b0m0中含有的ID值2、及由ID寄存器電路IDR保存的ID 值2 (圖ll:步驟4)。因比較結(jié)果一致，所以請(qǐng)求ReqWT23b0m0傳 送到請(qǐng)求隊(duì)列電路RqQXI (圖11:步驟5)。當(dāng)比較結(jié)果不一致時(shí)， 請(qǐng)求ReqWT23b0m0傳送到請(qǐng)求隊(duì)列電路RqQXO，并傳送到存儲(chǔ)芯片 Ml (圖11:步驟12)。
接著，請(qǐng)求隊(duì)列電路RqQXI檢査存儲(chǔ)的響應(yīng)是否含有讀出命令(圖 lh步驟6)。含有讀出命令時(shí)，請(qǐng)求隊(duì)列電路RqQXI檢查響應(yīng)隊(duì)列電路RsQo的響應(yīng)隊(duì)列RqQp-O及RqQp-l中是否有空間(圖ll:步驟 7)。請(qǐng)求ReqWT23b0m0不含有讀出命令，所以請(qǐng)求隊(duì)列電路RqQXI 將存儲(chǔ)的請(qǐng)求ReqWT23bOmO傳送到存儲(chǔ)電路MemVL (圖11:步驟 10)。存儲(chǔ)電路MemVL根據(jù)請(qǐng)求ReqWT23b0m0進(jìn)行動(dòng)作(圖11: 步驟11)。具體而言，存儲(chǔ)電路MemVL通過(guò)請(qǐng)求ReqWT23b0m0中 含有的ID值2、 32字節(jié)寫入命令WT、庫(kù)地址BKO、列地址Co1127 及32字節(jié)的寫入數(shù)據(jù)，向存儲(chǔ)庫(kù)0的讀出放大器寫入以列地址127為 開始地址的32字節(jié)的數(shù)據(jù)。
圖13是表示從存儲(chǔ)芯片Ml向存儲(chǔ)芯片MO發(fā)生響應(yīng)時(shí)的動(dòng)作的 一例的流程圖。
從響應(yīng)信號(hào)RsMuxl，與響應(yīng)時(shí)鐘信號(hào)RqCKl同步地，含有響應(yīng) 號(hào)碼ResN值15和延時(shí)值Latml的響應(yīng)ResLatml發(fā)送到存儲(chǔ)芯片M0 時(shí)(圖13:步驟1)，如響應(yīng)允許信號(hào)ResEnl為低電平(圖13:步驟 2)，則不存儲(chǔ)到存儲(chǔ)芯片MO的響應(yīng)隊(duì)列電路RsQp。如響應(yīng)允許信號(hào) ResEnl為高電平(圖13:步驟2)，則存儲(chǔ)到存儲(chǔ)芯片M0的響應(yīng)隊(duì) 列電路RsQp (圖13:步驟3)。
當(dāng)響應(yīng)ResLatm 1輸入到響應(yīng)隊(duì)列電路RsQp時(shí)，對(duì)該響應(yīng)的延時(shí) 根據(jù)延時(shí)值Latml計(jì)算，求出延時(shí)值LatmlmO (圖13:步驟4)。接 著，檢查響應(yīng)允許信號(hào)RsEnO(圖13:步驟5)，當(dāng)響應(yīng)允許信號(hào)ResEnO 為高電平時(shí)，含有響應(yīng)號(hào)碼ResN值15和延時(shí)值LatmlmO的響應(yīng) ResLatmlmO發(fā)送到信息處理裝置CPU—CHIP (圖13:步驟6)。
信息處理裝置CPU—CHIP通過(guò)接收響應(yīng)號(hào)碼ResN值15和延時(shí)值 LatmlmO，可確認(rèn)對(duì)具有請(qǐng)求號(hào)碼ReqN值15的請(qǐng)求的、具有響應(yīng)號(hào) 碼ResN值15的響應(yīng)輸入到信息處理裝置CPU—CHIP為止的延時(shí)值。
向存儲(chǔ)芯片M0發(fā)送含有響應(yīng)號(hào)碼ResN值20和讀出數(shù)據(jù)RDdata
86的響應(yīng)ResRDmlmO時(shí)(圖13:步驟7)，如響應(yīng)允許信號(hào)ResEnl為 低電平(圖13:步驟8)，則不存儲(chǔ)到存儲(chǔ)芯片MO的響應(yīng)隊(duì)列電路 RsQp。如響應(yīng)允許信號(hào)ResEnl為高電平(圖13:步驟8)，則存儲(chǔ)到 存儲(chǔ)芯片MO的響應(yīng)隊(duì)列電路RsQp (圖13:步驟9)。
當(dāng)響應(yīng)ResRDmlmO進(jìn)入到響應(yīng)隊(duì)列電路RsQp時(shí)，響應(yīng)排序電路 SCH將進(jìn)入到響應(yīng)隊(duì)列電路RsQo及響應(yīng)隊(duì)列電路RsQp的響應(yīng)數(shù)保存 到狀態(tài)寄存器STReg (圖13:步驟10)。進(jìn)一步，確定對(duì)進(jìn)入到響應(yīng) 隊(duì)列電路RsQo及響應(yīng)隊(duì)列電路RsQp的響應(yīng)的響應(yīng)優(yōu)先順序(圖13: 步驟11)。接著，檢查響應(yīng)允許信號(hào)RsEnO (圖13:步驟12)，當(dāng)響 應(yīng)允許信號(hào)RsEnO為高電平時(shí)，將響應(yīng)優(yōu)先順序最高的響應(yīng)從響應(yīng)信 號(hào)RsMuxO發(fā)送到信息處理裝置CPU_CHIP (圖13:步驟13)。如響 應(yīng)允許信號(hào)RsEnO為低電平，則不進(jìn)行對(duì)信息處理裝置CPU_CHIP的 發(fā)送。
信息處理裝置CPU—CHIP通過(guò)接收具有響應(yīng)號(hào)碼ResN值15的響 應(yīng)ResRDmlmO,可確認(rèn)該響應(yīng)是對(duì)具有響應(yīng)號(hào)碼ReqN值15的請(qǐng)求 的響應(yīng)。
當(dāng)響應(yīng)隊(duì)列電路RsQo及響應(yīng)隊(duì)列電路RsQp的一個(gè)響應(yīng)完全發(fā)送 到信息處理裝置CPU_CHIP時(shí)，響應(yīng)排序電路SCH檢査進(jìn)入到響應(yīng)隊(duì) 列電路RsQo及響應(yīng)隊(duì)列電路RsQp的響應(yīng)數(shù)，將最新的響應(yīng)數(shù)保存到 狀態(tài)寄存器STReg (圖13:步驟14)。
說(shuō)明響應(yīng)排序電路SCH的動(dòng)作。
圖14是表示響應(yīng)排序電路SCH的動(dòng)作的流程圖。在響應(yīng)排序電 路SCH中，首先檢查響應(yīng)是否進(jìn)入到響應(yīng)隊(duì)列電路RsQo及響應(yīng)隊(duì)列 電路RsQp(步驟l)。在響應(yīng)隊(duì)列電路RsQo及響應(yīng)隊(duì)列電路RsQp中 無(wú)任何響應(yīng)進(jìn)入，則再次檢查到響應(yīng)隊(duì)列電路RsQo及響應(yīng)隊(duì)列電路RsQp的輸入。如在響應(yīng)隊(duì)列電路RsQo及響應(yīng)隊(duì)列電路RsQp的任意 一個(gè)中有響應(yīng)進(jìn)入，則檢查響應(yīng)的優(yōu)先順序，進(jìn)行具有最高位響應(yīng)優(yōu) 先順序的響應(yīng)的發(fā)送準(zhǔn)備(步驟2)。
接著，檢査響應(yīng)允許信號(hào)RsEnO (步驟3)，在是低電平時(shí)不輸出 響應(yīng)，響應(yīng)允許信號(hào)ReEnO具有高電平響應(yīng)允許信號(hào)RsEnO具有高電 平。響應(yīng)允許信號(hào)ReEnO為高電平時(shí)，輸出具有最高位的響應(yīng)優(yōu)先順 序的響應(yīng)(步驟4)。輸出響應(yīng)后，改變響應(yīng)所相關(guān)的輸出優(yōu)先順序(步 驟5)。
說(shuō)明通過(guò)存儲(chǔ)芯片M0的響應(yīng)排序電路SCH進(jìn)行的響應(yīng)優(yōu)先順序 的變更動(dòng)作的一例。圖15表示裝備了存儲(chǔ)芯片M0的響應(yīng)排序電路SCH 進(jìn)行的動(dòng)態(tài)響應(yīng)優(yōu)先順序的控制。
首先說(shuō)明存儲(chǔ)芯片MO中的、響應(yīng)優(yōu)先順序的控制。在電源接通 后的初始設(shè)定(Initial)中，進(jìn)入到響應(yīng)隊(duì)列電路RsQo的存儲(chǔ)芯片MO 的響應(yīng)的優(yōu)先順序(PRsQo(MO))設(shè)定為1，進(jìn)入到響應(yīng)隊(duì)列電路RsQp 的存儲(chǔ)芯片Ml的響應(yīng)的優(yōu)先順序(PRsQp(Ml))設(shè)定為2，進(jìn)入到響 應(yīng)隊(duì)列電路RsQp的存儲(chǔ)芯片M2的響應(yīng)的優(yōu)先順序(PRsQp(M2))設(shè) 定為3。雖無(wú)特別限定，但響應(yīng)順序小的響應(yīng)順序高。進(jìn)入到響應(yīng)隊(duì)列 電路RsQo的存儲(chǔ)芯片MO的響應(yīng)(RsQo (MO))輸出Ntime次時(shí)， 進(jìn)入到響應(yīng)隊(duì)列電路RsQo的存儲(chǔ)芯片MO的響應(yīng)的優(yōu)先順序 (PRsQo(MO))是最低的3，存儲(chǔ)芯片Ml的響應(yīng)的優(yōu)先順序 (PRsQp(Ml))是最高的l，進(jìn)入到響應(yīng)電路RsQP的存儲(chǔ)芯片M2的 響應(yīng)的優(yōu)先順序(PRsQp(M2))是2。
進(jìn)入到響應(yīng)隊(duì)列電路RsQp的存儲(chǔ)芯片Ml的響應(yīng)(PRsQp(Ml)) 輸出Mtime次時(shí)，進(jìn)入到響應(yīng)隊(duì)列電路RsQp的存儲(chǔ)芯片Ml的響應(yīng)的 優(yōu)先順序(PRsQp(Ml))是最低的3，進(jìn)入到響應(yīng)電路RsQP的存儲(chǔ)芯 片M2的響應(yīng)的優(yōu)先順序(PRsQp(Ml))是最高的l,進(jìn)入到響應(yīng)隊(duì)列電路RsQPo的存儲(chǔ)芯片MO的響應(yīng)的優(yōu)先順序(PrsQo(MO))是2。
其次，進(jìn)入到響應(yīng)隊(duì)列電路RsQp的存儲(chǔ)芯片M2的響應(yīng)(PRsQp (M2))輸入Ltime次時(shí)，進(jìn)入到響應(yīng)隊(duì)列電路RsQP的存儲(chǔ)芯片M2 的響應(yīng)的優(yōu)先順序(PRsQp(M2))是最低的3，進(jìn)入到響應(yīng)電路RsQPo 的存儲(chǔ)芯片M0的響應(yīng)的優(yōu)先順序(PrsQo(MO))是最高的1。進(jìn)入到 響應(yīng)隊(duì)列電路RsQP的存儲(chǔ)芯片M2的響應(yīng)的優(yōu)先順序(PRsQo(Ml)) 是2。用于變更來(lái)自進(jìn)入到響應(yīng)隊(duì)列電路RsQo的存儲(chǔ)芯片M0的響應(yīng) 的響應(yīng)優(yōu)先順序的響應(yīng)輸出次數(shù)Ntime、用于變更來(lái)自進(jìn)入到響應(yīng)隊(duì)列 電路RsQp的存儲(chǔ)芯片Ml的響應(yīng)的響應(yīng)優(yōu)先順序的響應(yīng)輸出次數(shù) Mtime、用于變更來(lái)自進(jìn)入到響應(yīng)隊(duì)列電路RsQp的存儲(chǔ)芯片M2的響 應(yīng)的響應(yīng)優(yōu)先順序的響應(yīng)輸出次數(shù)Ltime，在電源接通后的初始設(shè)定 (Initial)中，雖無(wú)特別限定，但設(shè)定為10次、2次、l次。
進(jìn)一步，響應(yīng)輸出次數(shù)Ntime、 Mtime、 Ltime可由信息處理裝置 CPU_CHIP設(shè)定，對(duì)應(yīng)于利用本發(fā)明的移動(dòng)設(shè)備等系統(tǒng)構(gòu)成，為了實(shí) 現(xiàn)高性能化，可對(duì)它們分別設(shè)定。
(時(shí)鐘控制)
圖16 (a)是停止從存儲(chǔ)芯片M0輸出的響應(yīng)時(shí)鐘信號(hào)RsCkO的 動(dòng)作的一例。信息處理裝置CPU—CHIP為了確認(rèn)進(jìn)入到響應(yīng)隊(duì)列電路 RsQo及響應(yīng)隊(duì)列電路RsQp的響應(yīng)數(shù)ResN，從請(qǐng)求信號(hào)RqMuxO輸入 使存儲(chǔ)芯片MO的ID值2和響應(yīng)數(shù)確認(rèn)命令多重化了的請(qǐng)求R叫RNo
(步驟2)。存儲(chǔ)芯片MO的請(qǐng)求隊(duì)列電路RqQI存儲(chǔ)請(qǐng)求ReqRNo。 接著，ID比較電路CPQ比較存儲(chǔ)到請(qǐng)求隊(duì)列電路RqQI的請(qǐng)求ReqRNo 中含有的ID值2、及由ID寄存器電路IDR保存的ID值2，因其一致， 所以請(qǐng)求ReqBAb0m0傳送到請(qǐng)求隊(duì)列電路RqQXI。
請(qǐng)求隊(duì)列電路RqQXI使請(qǐng)求ReqBAb0m0輸入到狀態(tài)寄存器電路 STReg。狀態(tài)寄存器電路STReg包括ID值2在內(nèi)，將響應(yīng)數(shù)ResN發(fā)送到響應(yīng)隊(duì)列電路RsQo，響應(yīng)隊(duì)列電路RsQo通過(guò)響應(yīng)信號(hào)RsMuxO， 將ID值2及響應(yīng)數(shù)ResN發(fā)送到信息處理裝置CPU一CHIP (步驟3)。 接著，接收到ID值2及響應(yīng)數(shù)ResN的信息處理裝置CPU—CHIP檢查 響應(yīng)數(shù)ResN是否是O (步驟4)。響應(yīng)數(shù)ResN不是O時(shí)，還存在進(jìn)入 到響應(yīng)隊(duì)列電路RsQo及響應(yīng)隊(duì)列電路RsQp的響應(yīng)，因此再次將響應(yīng) 數(shù)確認(rèn)命令發(fā)送到存儲(chǔ)芯片MO (步驟2)。
響應(yīng)數(shù)ResN是0時(shí)，不存在保持到響應(yīng)隊(duì)列電路RsQo及響應(yīng)隊(duì) 列電路RsQp的響應(yīng)，因此從請(qǐng)求信號(hào)RqMuxO將響應(yīng)時(shí)鐘信號(hào)RsCkO 的停止命令發(fā)送到存儲(chǔ)芯片M0 (步驟5)。從請(qǐng)求信號(hào)RqMuxO，作 為請(qǐng)求，將ID值2、響應(yīng)時(shí)鐘停止命令多重化了的請(qǐng)求ReqStop2輸入 到存儲(chǔ)芯片M0。存儲(chǔ)芯片M0將請(qǐng)求ReqStop2存儲(chǔ)到本身的請(qǐng)求隊(duì) 列控制電路RqCT內(nèi)的請(qǐng)求隊(duì)列。之后，請(qǐng)求隊(duì)列控制電路RqCT內(nèi)的 ID比較電路比較請(qǐng)求ReqStop2中含有的ID值2和本身的ID寄存器的 值2。比較結(jié)果一致，請(qǐng)求隊(duì)列控制電路RqCT將請(qǐng)求ReqStop2發(fā)送 到響應(yīng)時(shí)鐘控制電路RsCkC內(nèi)的時(shí)鐘分頻電路Div2 (步驟5)。
時(shí)鐘分頻電路Div2根據(jù)請(qǐng)求ReqStop2，逐漸降低響應(yīng)時(shí)鐘信號(hào) RsCK0的時(shí)鐘頻率，在響應(yīng)時(shí)鐘信號(hào)RsCK0的停止準(zhǔn)備做好的時(shí)候， 通過(guò)響應(yīng)排序電路SCH，從響應(yīng)信號(hào)RsMuxO將ID值2及響應(yīng)時(shí)鐘停 止通知信息發(fā)送到信息處理裝置CPU—CHIP (步驟6)。之后，時(shí)鐘分 頻電路Div2停止時(shí)鐘信號(hào)ck3及響應(yīng)時(shí)鐘信號(hào)RsCK0 (步驟7)。
圖16 (b)是降低從存儲(chǔ)芯片M0輸出的響應(yīng)時(shí)鐘信號(hào)RsCkO的 時(shí)鐘頻率的動(dòng)作的一例。圖16 (b)的步驟1到步驟4為止的動(dòng)作和圖 16 (a)相同，因此從步驟5說(shuō)明。從 請(qǐng)求信號(hào)RqMuxO,作為請(qǐng)求， 將ID值2、響應(yīng)時(shí)鐘分頻命令、及分頻比8多重化了的請(qǐng)求ReqDIV8 發(fā)送到存儲(chǔ)芯片M0 (步驟5)。存儲(chǔ)芯片M0在本身的請(qǐng)求隊(duì)列控制 電路RqCT內(nèi)的ID比較電路中，比較請(qǐng)求ReqDIV8中含有的ID值2 和本身的ID寄存器的值2。比較結(jié)果一致，因此請(qǐng)求R叫DIV8發(fā)送到請(qǐng)求時(shí)鐘控制電路RqCkC內(nèi)的時(shí)鐘分頻電路Div2 (步驟5)。
時(shí)鐘分頻電路Div2根據(jù)請(qǐng)求ReqDIV8，逐漸降低響應(yīng)時(shí)鐘信號(hào) RsCK0的時(shí)鐘頻率，最終將使請(qǐng)求時(shí)鐘信號(hào)RqC2進(jìn)行八分之一分頻 的時(shí)鐘從時(shí)鐘CK3及響應(yīng)時(shí)鐘信號(hào)RsCk2輸出(步驟6)。響應(yīng)時(shí)鐘 信號(hào)RsCK0的時(shí)鐘頻率變更為所需的頻率后，時(shí)鐘分頻電路Div2通過(guò) 響應(yīng)排序電路SCH，從響應(yīng)信號(hào)RsMuxO將ID值2及響應(yīng)時(shí)鐘分頻完 成信息發(fā)送到信息處理裝置CPU—CHIP (步驟7)。
圖16 (c)是使頻率、停止的響應(yīng)時(shí)鐘信號(hào)RsCkO再次以和請(qǐng)求 時(shí)鐘信號(hào)RqCkO相同的頻率動(dòng)作時(shí)的動(dòng)作的一例。是用于降低從存儲(chǔ) 芯片M0輸出的響應(yīng)時(shí)鐘信號(hào)RsCkO的時(shí)鐘頻率的動(dòng)作的一例。從請(qǐng) 求信號(hào)RqMuxO，作為請(qǐng)求，將ID值2、響應(yīng)時(shí)鐘重開命令多重化了 的請(qǐng)求ReqStart2輸入存儲(chǔ)芯片M0。
存儲(chǔ)芯片M0將請(qǐng)求ReqStart2存儲(chǔ)到本身的請(qǐng)求隊(duì)列控制電路 RqCT內(nèi)的請(qǐng)求隊(duì)列(步驟2)。之后，請(qǐng)求隊(duì)列控制電路RqCT內(nèi)的 ID比較電路比較請(qǐng)求ReqStart2中含有的ID值2和本身的ID寄存器的 值2。比較結(jié)果一致，因此將請(qǐng)求ReqDIV4判斷為對(duì)本身的請(qǐng)求。請(qǐng) 求隊(duì)列控制電路RqCT將請(qǐng)求ReqStart2傳送到響應(yīng)時(shí)鐘控制電路 RsCkC內(nèi)的時(shí)鐘分頻電路Div2 (步驟2)。時(shí)鐘分頻電路Div3根據(jù)請(qǐng) 求ReqStart2,逐漸提高時(shí)鐘頻率，最終將具有和請(qǐng)求時(shí)鐘信號(hào)RqCkO 同樣的頻率的時(shí)鐘從時(shí)鐘ck3及響應(yīng)時(shí)鐘信號(hào)RsCK0輸出(步驟3)。
響應(yīng)時(shí)鐘信號(hào)RsCKO的時(shí)鐘頻率變更為所需的頻率后，時(shí)鐘分頻 電路Div2通過(guò)響應(yīng)排序電路SCH，從響應(yīng)信號(hào)RsMuxO將ID值2及 響應(yīng)時(shí)鐘重開完成信息發(fā)送到信息處理裝置CPU一CHIP (步驟4)。以 上說(shuō)明了響應(yīng)時(shí)鐘信號(hào)RsCkO的時(shí)鐘控制方法，當(dāng)然對(duì)請(qǐng)求時(shí)鐘信號(hào) RqCkl的時(shí)鐘控制也可同樣進(jìn)行。(存儲(chǔ)電路MemVL)
圖17是存儲(chǔ)芯片M0具有的存儲(chǔ)電路MemVL的電路框圖的一例。
存儲(chǔ)電路MemVL由命令解碼器CmdDec、控制電路ContLogic、 刷新計(jì)數(shù)器RefC、溫度計(jì)Thmo、寫入數(shù)據(jù)緩沖器WdataLat、讀出數(shù) 據(jù)緩沖器RdataLat、數(shù)據(jù)控制電路DataCont、及存儲(chǔ)庫(kù)BANKO BANK7構(gòu)成。
并且，各存儲(chǔ)庫(kù)BANK0 BANK7由行地址緩沖器RadLat、列地 址緩沖器CadLat、行解碼器RowDec、列解碼器CodDec、讀出放大器 SenseAmp、存儲(chǔ)電路MBankO MBank7構(gòu)成。
說(shuō)明存儲(chǔ)電路MemVL的讀出動(dòng)作。
向請(qǐng)求隊(duì)列RqQXI存儲(chǔ)庫(kù)地址7、行地址5，庫(kù)激活命令BA從 命令信號(hào)Command發(fā)送，庫(kù)地址7及行地址5從地址信號(hào)Address傳 送到存儲(chǔ)電路MemVL。命令解碼器CmdDec解讀庫(kù)激活命令BA，通 過(guò)控制電路ContLogic選擇存儲(chǔ)庫(kù)BANK7，向存儲(chǔ)庫(kù)BANK7的行地 址緩沖器RadLat存儲(chǔ)行地址5，輸入到列解碼器RowDec。之后，與存 儲(chǔ)電路MBank7內(nèi)的行地址5連接的存儲(chǔ)單元激活，lk字節(jié)的數(shù)據(jù)傳 送到讀出放大器SenseAmp。
接著，向請(qǐng)求隊(duì)列RqQXI存儲(chǔ)8字節(jié)數(shù)據(jù)讀出命令RD8、庫(kù)地址 7、列地址64， 8字節(jié)數(shù)據(jù)讀出命令RD8從命令信號(hào)Command發(fā)送， 庫(kù)地址7及列地址63從地址信號(hào)Address發(fā)送到存儲(chǔ)電路MemVL。
命令解碼器CmdDec解讀8字節(jié)數(shù)據(jù)讀出命令RD8，通過(guò)控制電 路ContLogic選擇存儲(chǔ)庫(kù)BANK7，向存儲(chǔ)庫(kù)BANK7的列地址緩沖器 CAddLat存儲(chǔ)列地址63，輸入到列解碼器ColDec。
92之后，以列地址64作為開始地址，8字節(jié)的數(shù)據(jù)從讀出放大器
SenseAmp讀出，通過(guò)數(shù)據(jù)控制電路DataCont傳送并存儲(chǔ)到讀出數(shù)據(jù)緩 沖器RDataLat。之后，讀出的8字節(jié)的數(shù)據(jù)傳送到響應(yīng)隊(duì)列電路RsQo。
接著說(shuō)明存儲(chǔ)電路MemVL的寫入動(dòng)作。向請(qǐng)求隊(duì)列RqQXI存儲(chǔ) 8字節(jié)數(shù)據(jù)讀出命令WT8、庫(kù)地址7、列地址128， 8字節(jié)的數(shù)據(jù)讀出 命令RD8從命令信號(hào)Command發(fā)送，庫(kù)地址7及列地址127從地址 信號(hào)Address發(fā)送，8字節(jié)的數(shù)據(jù)從寫入數(shù)據(jù)信號(hào)WData發(fā)送到存儲(chǔ)電 路MemVL。
命令解碼器CmdDec解讀8字節(jié)數(shù)據(jù)寫入命令8，通過(guò)控制電路 ContLogic向存儲(chǔ)庫(kù)BANK7的列地址緩沖器CAddLat存儲(chǔ)列地址128， 輸入到列解碼器ColDec， 8字節(jié)的寫入數(shù)據(jù)存儲(chǔ)到寫入數(shù)據(jù)緩沖器 WDataLat。
之后，以列地址128作為開始地址，8字節(jié)的數(shù)據(jù)從寫入放大器 WDataLat通過(guò)數(shù)據(jù)控制電路DataCont傳送到存儲(chǔ)庫(kù)Bank7內(nèi)的讀出放 大器SenseAmp，并寫入到存儲(chǔ)電路Mbank7。
各存儲(chǔ)庫(kù)BANK0 BANK7獨(dú)立動(dòng)作，因此在不同的庫(kù)之間，可 同時(shí)進(jìn)行讀出動(dòng)作和寫入動(dòng)作，可實(shí)現(xiàn)高速化。
接著說(shuō)明刷新動(dòng)作。存儲(chǔ)電路MemVL是易失性存儲(chǔ)器，因此為 了保存數(shù)據(jù)，需要定期進(jìn)行刷新動(dòng)作。存儲(chǔ)到請(qǐng)求隊(duì)列RqQXI的刷新 命令REF從命令信號(hào)Command輸入。命令解碼器CmdDec解讀刷新 命令REF，命令控制電路ContLogic指示刷新計(jì)數(shù)器RefC進(jìn)行刷新動(dòng) 作。刷新計(jì)數(shù)器RefC根據(jù)控制電路ContLogic的指示，進(jìn)行刷新動(dòng)作。
接著說(shuō)明自動(dòng)刷新動(dòng)作。當(dāng)對(duì)存儲(chǔ)電路MemVL的請(qǐng)求長(zhǎng)時(shí)間不 發(fā)生時(shí)，切換動(dòng)作模式到自動(dòng)刷新狀態(tài)，存儲(chǔ)電路MemVL可自己進(jìn)行刷新動(dòng)作。
存儲(chǔ)到請(qǐng)求隊(duì)列RqQXI中的自動(dòng)刷新/進(jìn)入命令SREF從命令信號(hào) Command輸入。命令解碼器CmdDec解讀自動(dòng)刷新/進(jìn)入命令SREF， 控制電路ContLogic進(jìn)行動(dòng)作模式切換，使全部電路為自動(dòng)刷新狀態(tài)。 進(jìn)一步，指示命令刷新計(jì)數(shù)器RefC自動(dòng)、定期地進(jìn)行自動(dòng)刷新動(dòng)作。 刷新計(jì)數(shù)器RefC根據(jù)控制電路ContLogic的命令，自動(dòng)、定期地進(jìn)行 自動(dòng)刷新動(dòng)作。
在此時(shí)的自動(dòng)刷新動(dòng)作中，可通過(guò)溫度改變自動(dòng)刷新的頻率。
一般情況下，在易失性存儲(chǔ)器中，溫度高時(shí)數(shù)據(jù)保存時(shí)間變短， 溫度低時(shí)變長(zhǎng)。因此，通過(guò)溫度計(jì)檢測(cè)溫度，當(dāng)溫度高時(shí)縮短自動(dòng)刷 新的周期，當(dāng)溫度低時(shí)延長(zhǎng)自動(dòng)刷新的周期，進(jìn)行自動(dòng)刷新動(dòng)作。這 樣一來(lái)，可減少無(wú)用的自動(dòng)刷新動(dòng)作，降低耗電。
從自動(dòng)刷新狀態(tài)脫離時(shí)，可通過(guò)從命令信號(hào)Command輸入自動(dòng)刷 新/解除命令SREFX來(lái)實(shí)現(xiàn)。脫離自動(dòng)刷新狀態(tài)后的、數(shù)據(jù)保存動(dòng)作通 過(guò)刷新命令REF進(jìn)行。
(存儲(chǔ)芯片M1的說(shuō)明) 圖18是存儲(chǔ)芯片M1的構(gòu)成圖的一例。
存儲(chǔ)芯片M1由請(qǐng)求接口電路ReqIF、響應(yīng)接口電路ResIF、初始 化電路INIT、存儲(chǔ)電路MemNVl構(gòu)成。請(qǐng)求接口電路ReqIF由請(qǐng)求時(shí) 鐘控制電路RqCkC及請(qǐng)求隊(duì)列控制電路RqCT構(gòu)成。請(qǐng)求隊(duì)列控制電 路RqCkC由時(shí)鐘驅(qū)動(dòng)器Drvl及時(shí)鐘分頻電路Divl構(gòu)成。
請(qǐng)求隊(duì)列控制電路RqCT由請(qǐng)求隊(duì)列電路RqQI、請(qǐng)求隊(duì)列電路 RqQXI、請(qǐng)求隊(duì)列電路RqQX0、ID寄存器電路IDR、ID比較電路CPQ、延時(shí)值輸出設(shè)定寄存器電路LRG、響應(yīng)順序設(shè)定寄存器電路RRG、請(qǐng) 求號(hào)碼設(shè)定電路RNB構(gòu)成。
雖無(wú)特別限定，但請(qǐng)求隊(duì)列電路RqQI由4個(gè)請(qǐng)求隊(duì)列構(gòu)成，請(qǐng)求 隊(duì)列電路RqQXI由4個(gè)請(qǐng)求隊(duì)列構(gòu)成，請(qǐng)求隊(duì)列電路RqQXO由4個(gè) 請(qǐng)求隊(duì)列構(gòu)成。響應(yīng)接口電路ResIF由響應(yīng)時(shí)鐘控制電路RsCkC及響 應(yīng)隊(duì)列控制電路RsCT構(gòu)成。響應(yīng)時(shí)鐘控制電路RsCkC由時(shí)鐘驅(qū)動(dòng)器 Drv2及時(shí)鐘分頻電路Div2構(gòu)成。
響應(yīng)隊(duì)列控制電路RsCT由響應(yīng)隊(duì)列電路RsQo、響應(yīng)隊(duì)列電路 RsQp、狀態(tài)寄存器電路STReg、響應(yīng)排序電路SCH、延時(shí)計(jì)算電路LA、 響應(yīng)號(hào)碼表TB構(gòu)成。
雖無(wú)特別限定，但響應(yīng)電路RsQo由4個(gè)響應(yīng)隊(duì)列構(gòu)成，響應(yīng)隊(duì) 列電路RsQp由4個(gè)響應(yīng)隊(duì)列構(gòu)成。
響應(yīng)時(shí)鐘控制電路RsCkC由時(shí)鐘驅(qū)動(dòng)器Drv2及時(shí)鐘分頻電路 Div2構(gòu)成。響應(yīng)隊(duì)列控制電路RsCT由響應(yīng)隊(duì)列電路RsQo、響應(yīng)隊(duì)列 電路RsQp、狀態(tài)寄存器電路STReg、響應(yīng)排序電路SCH構(gòu)成。
存儲(chǔ)電路MemNVl雖無(wú)特別限定，但其是非易失性存儲(chǔ)器，是利 用了 NOR型閃存單元的NOR型閃存。存儲(chǔ)電路MemNVl中存儲(chǔ)引導(dǎo) 設(shè)備ID值BotID及末端設(shè)備ID值Endl。存儲(chǔ)電路MemNVl及初始化 電路INITI以外的、構(gòu)成存儲(chǔ)芯片M1的電路及數(shù)據(jù)讀出、數(shù)據(jù)寫入等 動(dòng)作和圖10的存儲(chǔ)芯片M0相同。
說(shuō)明本存儲(chǔ)芯片M1電源接通時(shí)的動(dòng)作。電源接通到存儲(chǔ)芯片M1 時(shí)，初始化電路INIT1進(jìn)行存儲(chǔ)芯片Ml的初始化。存儲(chǔ)芯片Ml因引 導(dǎo)設(shè)備識(shí)別信號(hào)Bsig接地gnd，因此認(rèn)識(shí)到本身是引導(dǎo)設(shè)備，將自己 的存儲(chǔ)電路MemNVl保存的引導(dǎo)設(shè)備ID值1設(shè)定到ID寄存器IDR，
95使ID有效位為高電平。
接著，將響應(yīng)排序電路SCH具有的響應(yīng)隊(duì)列電路RsQo中輸入的 響應(yīng)的優(yōu)先順序設(shè)定為1，來(lái)自輸入到響應(yīng)隊(duì)列RsQo的存儲(chǔ)芯片M2 的響應(yīng)的優(yōu)選順序設(shè)定為2。時(shí)鐘分頻電路Divl及Div2的分頻比設(shè)定 為1。初始化電路INIT1的初始設(shè)定結(jié)束后，存儲(chǔ)芯片M1進(jìn)行確認(rèn)存 儲(chǔ)芯片Ml和存儲(chǔ)芯片M2之間可通信的通信確認(rèn)動(dòng)作。存儲(chǔ)芯片Ml 確認(rèn)請(qǐng)求允許信號(hào)RqEn2變?yōu)楦唠娖?，使響?yīng)允許信號(hào)RsEn2及請(qǐng)求 允許信號(hào)RqEnl為高電平。
接著，存儲(chǔ)芯片MO確認(rèn)請(qǐng)求允許信號(hào)RqEnl變?yōu)楦唠娖?，使?應(yīng)允許信號(hào)RsEnl為高電平。通信確認(rèn)動(dòng)作結(jié)束后，從存儲(chǔ)電路 MemNVl讀出引導(dǎo)數(shù)據(jù)，通過(guò)存儲(chǔ)芯片MO，發(fā)送到信息處理裝置 CPU一CHIP。接著說(shuō)明存儲(chǔ)芯片M1中的響應(yīng)優(yōu)先順序的控制。
圖19表示存儲(chǔ)芯片Ml具有的響應(yīng)排序電路SCH進(jìn)行的動(dòng)態(tài)響 應(yīng)優(yōu)先順序的控制。
如圖1所示，在對(duì)存儲(chǔ)芯片Ml不產(chǎn)生存儲(chǔ)芯片MO的響應(yīng)的連 接構(gòu)成下，僅對(duì)存儲(chǔ)芯片Ml的響應(yīng)及存儲(chǔ)芯片M2的響應(yīng)附加響應(yīng)優(yōu) 先順序。在電源接通后的初始設(shè)定(Initial)中，來(lái)自進(jìn)入到響應(yīng)隊(duì)列 電路RsQo的存儲(chǔ)電路MemVLl的響應(yīng)的優(yōu)先順序(PRsQo(Ml))設(shè) 定為1，來(lái)自進(jìn)入到響應(yīng)隊(duì)列電路RsQp的存儲(chǔ)芯片M2的響應(yīng)的優(yōu)先 順序(PRsQp(M2))設(shè)定為2。雖無(wú)特別限定，但響應(yīng)順序小的響應(yīng)順 序越高。
接著，進(jìn)入到響應(yīng)隊(duì)列電路RsQo的存儲(chǔ)電路MemNVl的響應(yīng) (RsQo(Ml))輸出Mltime次時(shí)，進(jìn)入到響應(yīng)隊(duì)列電路RsQo的響應(yīng)的 優(yōu)先順序(PRsQo(Ml))為最低的2，存儲(chǔ)芯片M2的響應(yīng)的優(yōu)先順序 (PRsQp(M2))為最高的1。
96接著，來(lái)自進(jìn)入到響應(yīng)隊(duì)列電路RsQp的存儲(chǔ)芯片M2的響應(yīng) PRsQp(M2)輸出Lltime次時(shí)，來(lái)自進(jìn)入到響應(yīng)隊(duì)列電路RsQp的存儲(chǔ) 芯片M2的響應(yīng)的優(yōu)先順序(PRsQp(M2))為最低的2，進(jìn)入到響應(yīng)隊(duì) 列電路RsQo的響應(yīng)的優(yōu)先順序(PrsQp(Ml))變?yōu)樽罡叩?。用于變 更來(lái)自進(jìn)入到響應(yīng)隊(duì)列電路RsQo的存儲(chǔ)電路MemNVl的響應(yīng)的響應(yīng) 優(yōu)先順序的響應(yīng)輸出次數(shù)Mltime、用于變更來(lái)自進(jìn)入到響應(yīng)隊(duì)列電路 RsQp的存儲(chǔ)芯片M2的響應(yīng)的響應(yīng)優(yōu)先順序的響應(yīng)輸出次數(shù)Lltime在 電源接通后的初始設(shè)定(Initial)中，雖無(wú)特別限定，但設(shè)定為10次、 1次。進(jìn)一步，響應(yīng)輸出次數(shù)Mltime、 Lltime可由信息處理裝置 CPU—CHIP設(shè)定，對(duì)應(yīng)于利用本發(fā)明的移動(dòng)設(shè)備等系統(tǒng)構(gòu)成，為了實(shí) 現(xiàn)高性能化，可對(duì)它們分別設(shè)定。
并且，存儲(chǔ)芯片Ml具有的響應(yīng)排序電路SCH進(jìn)行的動(dòng)態(tài)響應(yīng)優(yōu) 先順序的控制和圖14所示的動(dòng)作相同。并且，請(qǐng)求時(shí)鐘信號(hào)RqCk2 及響應(yīng)時(shí)鐘信號(hào)RsCkl的時(shí)鐘控制方法和圖16所示的時(shí)鐘控制方法相 同。
(存儲(chǔ)電路MemNVl)
圖20是存儲(chǔ)芯片M0具有的存儲(chǔ)電路MemNVl的電路框圖的一例。
存儲(chǔ)電路MemNVl由命令解碼器CmdDec、控制電路ContLogic、 寫入數(shù)據(jù)緩沖器WDataLat、讀出數(shù)據(jù)緩沖器RDataLat、數(shù)據(jù)控制電路 DataCont、及存儲(chǔ)庫(kù)NV1BANK0 NV1BANK7構(gòu)成。
并且，各存儲(chǔ)庫(kù)NV1BANK0 NV1BANK7由頁(yè)地址緩沖器 PadLat、列地址緩沖器CadLat、頁(yè)解碼器PageDec、列解碼器ColDec、 數(shù)據(jù)緩沖器DataLat、存儲(chǔ)單元電路NV1BK0 NV1BK7構(gòu)成。說(shuō)明存儲(chǔ)電路MemNVl的讀出動(dòng)作。
向請(qǐng)求隊(duì)列RqQXI存儲(chǔ)庫(kù)地址7、行地址5，庫(kù)激活命令BA從命令信號(hào)Command發(fā)送，庫(kù)地址7及頁(yè)地址5從地址信號(hào)Address發(fā)送到存儲(chǔ)電路MemNVl。命令解碼器CmdDec解讀庫(kù)激活命令BA，通過(guò)控制電路ContLogic選擇存儲(chǔ)庫(kù)NV1BANK7，向存儲(chǔ)庫(kù)NV1BANK7的頁(yè)地址緩沖器PadLat存儲(chǔ)頁(yè)地址5，輸入到頁(yè)解碼器PageDec。之后，與存儲(chǔ)單元電路NVlBank7內(nèi)的頁(yè)地址5連接的存儲(chǔ)被激活，雖無(wú)特別限定，但lk字節(jié)的數(shù)據(jù)傳送到數(shù)據(jù)緩沖器DataLat。
接著，向請(qǐng)求隊(duì)列RqQXI存儲(chǔ)8字節(jié)數(shù)據(jù)讀出命令RD8、庫(kù)地址7、列地址64, 8字節(jié)數(shù)據(jù)讀出命令RD8從命令信號(hào)Command發(fā)送，庫(kù)地址7及列地址63從地址信號(hào)Address發(fā)送到存儲(chǔ)電路MemNVl。
命令解碼器CmdDec解讀8字節(jié)數(shù)據(jù)讀出命令RD8，通過(guò)控制電路ContLogic選擇存儲(chǔ)庫(kù)NV1BANK7，向存儲(chǔ)庫(kù)NV1BANK7的列地址緩沖器CAddLat存儲(chǔ)列地址63，輸入到列解碼器ColDec。
之后，以列地址64作為開始地址，8字節(jié)的數(shù)據(jù)從數(shù)據(jù)緩沖器DataLat讀出，通過(guò)數(shù)據(jù)控制電路DataCont傳送并存儲(chǔ)到讀出數(shù)據(jù)緩沖器RDataLat。之后，讀出的8字節(jié)的數(shù)據(jù)傳送到響應(yīng)隊(duì)列電路RsQo。
接著說(shuō)明存儲(chǔ)電路MemNVl的寫入動(dòng)作。向請(qǐng)求隊(duì)列RqQXI存儲(chǔ)8字節(jié)數(shù)據(jù)寫入命令WT8、庫(kù)地址7、列地址128， 8字節(jié)的數(shù)據(jù)寫入命令RD8從命令信號(hào)Command發(fā)送，庫(kù)地址7及列地址127從地址信號(hào)Address發(fā)送，8字節(jié)數(shù)據(jù)從寫入數(shù)據(jù)信號(hào)WData發(fā)送到存儲(chǔ)電路MemNVl 。
命令解碼器CmdDec解讀8字節(jié)數(shù)據(jù)寫入命令WT8，通過(guò)控制電路Con仏ogic選擇存儲(chǔ)庫(kù)NV1BANK7，向存儲(chǔ)庫(kù)NV1BANK7的列地址緩沖器CAddLat存儲(chǔ)列地址128，輸入到行解碼器ColDec。
并且，通過(guò)控制電路ContLogic， 8字節(jié)的寫入數(shù)據(jù)存儲(chǔ)到寫入數(shù)據(jù)緩沖器WDataLat。
之后，以列地址128作為開始地址，8字節(jié)的數(shù)據(jù)從寫入緩沖器WDataLat通過(guò)數(shù)據(jù)控制電路DataCont傳送到存儲(chǔ)庫(kù)NVlBank7內(nèi)的數(shù)據(jù)緩沖器DataLat，并寫入到存儲(chǔ)電路NV1BK7。
各存儲(chǔ)庫(kù)NV1BANK0 NV1BANK7獨(dú)立動(dòng)作，因此在不同的庫(kù)之間，可同時(shí)進(jìn)行讀出動(dòng)作和寫入動(dòng)作，可實(shí)現(xiàn)高速化。
(存儲(chǔ)芯片M2的說(shuō)明)圖21是存儲(chǔ)芯片M2的構(gòu)成圖的一例。
存儲(chǔ)芯片M2由請(qǐng)求接口電路ReqIF、響應(yīng)接口電路ResIF、初始化電路INIT、存儲(chǔ)電路MemNVl構(gòu)成。請(qǐng)求接口電路ReqIF由請(qǐng)求時(shí)鐘控制電路RqCkC及請(qǐng)求隊(duì)列控制電路RqCT構(gòu)成。請(qǐng)求隊(duì)列控制電路RqCkC由時(shí)鐘驅(qū)動(dòng)器Drvl及時(shí)鐘分頻電路Divl構(gòu)成。
請(qǐng)求隊(duì)列控制電路RqCT由請(qǐng)求隊(duì)列電路RqQI、請(qǐng)求隊(duì)列電路RqQXI、請(qǐng)求隊(duì)列電路RqQXO、ID寄存器電路IDR、ID比較電路CPQ、延時(shí)值輸出設(shè)定寄存器電路LRG、響應(yīng)順序設(shè)定寄存器電路RRG、請(qǐng)求號(hào)碼設(shè)定電路RNB構(gòu)成。
雖無(wú)特別限定，但請(qǐng)求隊(duì)列電路RqQI由4個(gè)請(qǐng)求隊(duì)列構(gòu)成，請(qǐng)求隊(duì)列電路RqQXI由4個(gè)請(qǐng)求隊(duì)列構(gòu)成，請(qǐng)求隊(duì)列電路RqQXO由4個(gè)請(qǐng)求隊(duì)列構(gòu)成。響應(yīng)接口電路ResIF由響應(yīng)時(shí)鐘控制電路RsCkC及響應(yīng)隊(duì)列控制電路RsCT構(gòu)成。響應(yīng)時(shí)鐘控制電路RsCkC由時(shí)鐘驅(qū)動(dòng)器Drv2及時(shí)鐘分頻電路Div2構(gòu)成。
99響應(yīng)隊(duì)列控制電路RsCT由響應(yīng)隊(duì)列電路RsQo、響應(yīng)隊(duì)列電路RsQp、狀態(tài)寄存器電路STReg、響應(yīng)排序電路SCH、延時(shí)計(jì)算電路LA、響應(yīng)號(hào)碼表TB構(gòu)成。
雖無(wú)特別限定，但響應(yīng)電路RsQo由4個(gè)響應(yīng)隊(duì)列構(gòu)成，響應(yīng)隊(duì)列電路RsQp由4個(gè)響應(yīng)隊(duì)列構(gòu)成。
響應(yīng)時(shí)鐘控制電路RsCkC由時(shí)鐘驅(qū)動(dòng)器Drv2及時(shí)鐘分頻電路Div2構(gòu)成。響應(yīng)隊(duì)列控制電路RsCT由響應(yīng)隊(duì)列電路RsQo、響應(yīng)隊(duì)列電路RsQp、狀態(tài)寄存器電路STReg、響應(yīng)排序電路SCH構(gòu)成。
存儲(chǔ)電路MemNV2雖無(wú)特別限定，但其是非易失性存儲(chǔ)器，是利用了 NAND型閃存單元的NAND型閃存。存儲(chǔ)電路MemNV2及初始化電路INIT2以外的、構(gòu)成存儲(chǔ)芯片M2的電路、數(shù)據(jù)讀出及數(shù)據(jù)寫入等動(dòng)作和圖10的存儲(chǔ)芯片M0相同。
說(shuō)明本存儲(chǔ)芯片M2的電源接通時(shí)的動(dòng)作。電源接通到存儲(chǔ)芯片M2時(shí)，初始化電路INIT2進(jìn)行存儲(chǔ)芯片M2的初始化。首先，將ID寄存器電路IDR具有的ID寄存器的值初始設(shè)定為0，將ID有效位設(shè)定為低電平。接著將輸入到響應(yīng)排序電路SCH具有的響應(yīng)隊(duì)列電路RsQo的響應(yīng)的優(yōu)先順序設(shè)定為1。時(shí)鐘分頻電路Divl及Div2的分頻比設(shè)定為1。初始化電路INIT2的初始設(shè)定結(jié)束后，存儲(chǔ)芯片M2進(jìn)行確認(rèn)與存儲(chǔ)芯片Ml之間可通信的通信確認(rèn)動(dòng)作。存儲(chǔ)芯片M2通過(guò)使RqEn3、 RsMux3、 RqCk3接地(gnd)，確認(rèn)是串聯(lián)連接的存儲(chǔ)芯片的最末端的存儲(chǔ)芯片，使請(qǐng)求允許信號(hào)RqEn2為高電平。
接著，存儲(chǔ)芯片Ml確認(rèn)請(qǐng)求允許信號(hào)RqEn2變?yōu)楦唠娖剑鬼憫?yīng)允許信號(hào)RsEn2及請(qǐng)求允許信號(hào)RqEnl為高電平。接著說(shuō)明存儲(chǔ)芯片M2中的響應(yīng)優(yōu)先順序的控制。圖22表示存儲(chǔ)芯片M2具有的響應(yīng)排序電路SCH進(jìn)行的動(dòng)態(tài)響應(yīng)優(yōu)先順序的控制。如圖l所示，存儲(chǔ)芯片M2是串聯(lián)連接的最終芯片時(shí)，不對(duì)存儲(chǔ)芯片M2產(chǎn)生存儲(chǔ)芯片0及存儲(chǔ)芯片Ml的響應(yīng)。
因此，僅對(duì)存儲(chǔ)芯片M2的響應(yīng)附加響應(yīng)的優(yōu)先順序。因此，在電源接通后的初始設(shè)定(Initial)中，進(jìn)入到響應(yīng)隊(duì)列電路RsQO的存儲(chǔ)芯片M2的響應(yīng)的優(yōu)先順序(PRsQO(M2))設(shè)定為1后不變化。不會(huì)變更進(jìn)入到響應(yīng)隊(duì)列電路RsQo的存儲(chǔ)電路NV2的響應(yīng)的優(yōu)先順序(PRsQO (M2))，所以用于變更來(lái)自進(jìn)入到響應(yīng)隊(duì)列RsQo的存儲(chǔ)芯片M2的響應(yīng)的響應(yīng)優(yōu)先順序的、響應(yīng)輸出次數(shù)，在電源接通后的初始設(shè)定(Initial)中，雖無(wú)特別限定，但設(shè)定為0次，并無(wú)需變更。并且，響應(yīng)時(shí)鐘信號(hào)RsCk2的時(shí)鐘控制方法和圖16所示的時(shí)鐘控制方法相同。
(存儲(chǔ)電路MemNV2)
圖23是存儲(chǔ)芯片M0具有的存儲(chǔ)電路MemNV2的電路框圖的一例。
存儲(chǔ)電路MemNVl由命令解碼器CmdDec、控制電路ContLogic、寫入數(shù)據(jù)緩沖器WDataLat、讀出數(shù)據(jù)緩沖器RDataLat、數(shù)據(jù)控制電路DataCont、及存儲(chǔ)庫(kù)NV1BANK0 NV1BANK7構(gòu)成。
并且，各存儲(chǔ)庫(kù)NV1BANK0 NV1BANK7由頁(yè)地址緩沖器PadLat、列地址緩沖器CadLat、頁(yè)解碼器PageDec、列解碼器CodDec、數(shù)據(jù)緩沖器DataLat、存儲(chǔ)電路NV1BK0 NV1BK7構(gòu)成。
說(shuō)明存儲(chǔ)電路MemNVl的讀出動(dòng)作。
向請(qǐng)求隊(duì)列RqQXI存儲(chǔ)庫(kù)地址7、頁(yè)地址5，庫(kù)激活命令BA從命令信號(hào)Command發(fā)送，庫(kù)地址7及頁(yè)地址5從地址信號(hào)Address傳送到存儲(chǔ)電路MemNV2。命令解碼器CmdDec解讀庫(kù)激活命令BA，通過(guò)控制電路ContLogic選擇存儲(chǔ)庫(kù)NV2BANK7，向存儲(chǔ)庫(kù)NV1BANK7的頁(yè)地址緩沖器PadLat存儲(chǔ)頁(yè)地址5，輸入到頁(yè)解碼器PageDec。之后，與存儲(chǔ)電路NV2Bank7內(nèi)的頁(yè)地址5連接的存儲(chǔ)單元被激活，雖無(wú)特別限定，但2k字節(jié)的數(shù)據(jù)傳送到數(shù)據(jù)緩沖器DataLat。
接著，向請(qǐng)求隊(duì)列RqQXI存儲(chǔ)32字節(jié)數(shù)據(jù)讀出命令RD32、庫(kù)地址7、列地址64， 32字節(jié)數(shù)據(jù)讀出命令RD32從命令信號(hào)Command發(fā)送，庫(kù)地址7及列地址64從地址信號(hào)Address發(fā)送到存儲(chǔ)電路MemNV2。
命令解碼器CmdDec解讀32字節(jié)數(shù)據(jù)讀出命令RD32，通過(guò)控制電路ContLogic選擇存儲(chǔ)庫(kù)NV1BANK7，向存儲(chǔ)庫(kù)NV1BANK7的列地址緩沖器CAddLat存儲(chǔ)列地址64，輸入到列解碼器ColDec。
之后，以列地址64作為開始地址，32字節(jié)的數(shù)據(jù)從數(shù)據(jù)緩沖器DataLat讀出，通過(guò)數(shù)據(jù)控制電路DataCont傳送并存儲(chǔ)到讀出數(shù)據(jù)緩沖器RDataLat。之后，讀出的32字節(jié)的數(shù)據(jù)傳送到響應(yīng)隊(duì)列電路RsQo。
接著說(shuō)明存儲(chǔ)電路MemNV2的寫入動(dòng)作。向請(qǐng)求隊(duì)列RqQXI存儲(chǔ)8字節(jié)數(shù)據(jù)寫入命令WT32、庫(kù)地址7、列地址128， 32字節(jié)的數(shù)據(jù)寫入命令RD32從命令信號(hào)Command發(fā)送，庫(kù)地址7及列地址127從地址信號(hào)Address發(fā)送，32字節(jié)的數(shù)據(jù)從寫入數(shù)據(jù)信號(hào)WData發(fā)送到存儲(chǔ)電路MemNV2。
命令解碼器CmdDec解讀32字節(jié)數(shù)據(jù)寫入命令32，通過(guò)控制電路ContLogic選擇存儲(chǔ)庫(kù)NV2BANK7，向存儲(chǔ)庫(kù)NV2BANK7的列地址緩沖器CAddLat存儲(chǔ)列地址128，輸入到列解碼器ColDec。
102并且，通過(guò)控制電路ContLogic， 32字節(jié)的寫入數(shù)據(jù)存儲(chǔ)到寫入數(shù)據(jù)緩沖器WDataLat。
之后，以列地址128作為開始地址，32字節(jié)的數(shù)據(jù)從寫入數(shù)據(jù)緩沖器WDataLat通過(guò)數(shù)據(jù)控制電路DataCont傳送到存儲(chǔ)庫(kù)NV2Bank7內(nèi)的數(shù)據(jù)緩沖器DataLat ，并寫入到存儲(chǔ)電路NV2BK7 。
各存儲(chǔ)庫(kù)NV2BANK0 NV2BANK7獨(dú)立動(dòng)作，因此在不同的庫(kù)之間，可同時(shí)進(jìn)行讀出動(dòng)作和寫入動(dòng)作，可實(shí)現(xiàn)高速化。
圖24是表示從信息處理裝置CPU—CHIP發(fā)送到存儲(chǔ)模塊MEM的請(qǐng)求中含有的ID值與存儲(chǔ)芯片MO、 Ml及M2的ID寄存器值均不一致、發(fā)生錯(cuò)誤時(shí)的動(dòng)作的一例的流程圖。請(qǐng)求和ID值從信息處理裝置CPU—CHIP發(fā)送到存儲(chǔ)模塊MEM (步驟1)。如請(qǐng)求允許信號(hào)RqEnO為低電平(步驟2)，則來(lái)自信息處理裝置CPU_CHIP的請(qǐng)求不存儲(chǔ)到存儲(chǔ)芯片MO的請(qǐng)求隊(duì)列電路RqQI。如請(qǐng)求允許信號(hào)RqEnO為高電平(步驟2)，則存儲(chǔ)到存儲(chǔ)芯片MO的、請(qǐng)求隊(duì)列電路RqQI(步驟3)。
之后，ID比較電路CPQ比較進(jìn)入到響應(yīng)隊(duì)列電路RqQI的請(qǐng)求中含有的ID值和ID寄存器電路IDR中保存的ID值(步驟4)。如比較結(jié)果一致，則進(jìn)入到請(qǐng)求隊(duì)列電路RqQI的請(qǐng)求傳送到請(qǐng)求隊(duì)列電路RqQXI(步驟5)。比較結(jié)果不一致時(shí)，檢査存儲(chǔ)芯片MO是否是最末端的存儲(chǔ)芯片(步驟6)。因存儲(chǔ)芯片MO不是最末端的設(shè)備，所以進(jìn)入到請(qǐng)求隊(duì)列電路RqQI的請(qǐng)求傳送到請(qǐng)求隊(duì)列電路RqQXO，進(jìn)一步傳送到下一存儲(chǔ)芯片Ml (步驟9)。在存儲(chǔ)芯片Ml中，反復(fù)步驟1到步驟9。在存儲(chǔ)芯片M2中，進(jìn)行步驟1到步驟4。如步驟4中的比較結(jié)果一致，則進(jìn)入到請(qǐng)求隊(duì)列電路RqQI的請(qǐng)求傳送到請(qǐng)求隊(duì)列電路RqQXI (步驟5)。當(dāng)比較結(jié)果不一致時(shí)，檢查存儲(chǔ)芯片MO是否是最末端的存儲(chǔ)芯片(步驟6)。存儲(chǔ)芯片M2是最末端的存儲(chǔ)芯片，因此從信息處理裝置
CPU—CHIP發(fā)送到存儲(chǔ)模塊MEM的請(qǐng)求中含有的ID值與存儲(chǔ)芯片 M0、 Ml及M2的ID寄存器值均不一致，ID錯(cuò)誤(步驟7) 。 ID錯(cuò)誤 從最末端的存儲(chǔ)芯片M2經(jīng)由存儲(chǔ)芯片Ml及M2傳送到信息處理裝置 CPU一CHIP。
接著說(shuō)明輸入到存儲(chǔ)模塊MEM的請(qǐng)求的動(dòng)作波形。圖25及圖26 是信息處理裝置CPU_CHIP發(fā)送到存儲(chǔ)模塊MEM的請(qǐng)求的動(dòng)作波形、 及從存儲(chǔ)模塊MEM到信息處理裝置CPU—CHIP的響應(yīng)的動(dòng)作波形的 一例。
圖25 (a)是包括到存儲(chǔ)芯片MO的庫(kù)激活命令BA在內(nèi)的庫(kù)激活 請(qǐng)求的一例。雖無(wú)特別限定，但庫(kù)激活請(qǐng)求在請(qǐng)求允許信號(hào)RqEN0為 高電平時(shí)，與請(qǐng)求時(shí)鐘信號(hào)RqCkO同步，使存儲(chǔ)芯片MO的ID2、庫(kù) 激活命令BA、地址AD20及AD2多重化，輸入到存儲(chǔ)芯片MO。地址 AD20及AD21中，含有庫(kù)地址及行地址。通過(guò)該庫(kù)激活請(qǐng)求，存儲(chǔ)芯 片MO內(nèi)的存儲(chǔ)庫(kù)之一激活。
圖25 (b)是包括到存儲(chǔ)芯片MO的4字節(jié)數(shù)據(jù)讀出命令RD4在 內(nèi)的讀出請(qǐng)求的一例。雖無(wú)特別限定，但讀出請(qǐng)求在請(qǐng)求允許信號(hào) RqENO為高電平時(shí)，與請(qǐng)求時(shí)鐘信號(hào)RqCkO同步，使存儲(chǔ)芯片MO的 ID2、讀出命令RD4、地址AD22及AD23多重化，輸入到存儲(chǔ)芯片 MO。地址AD22及AD23中，含有庫(kù)地址及列地址。通過(guò)該讀出請(qǐng)求， 從存儲(chǔ)芯片MO內(nèi)的激活的存儲(chǔ)庫(kù)讀出數(shù)據(jù)。
圖25 (c)是發(fā)送來(lái)自存儲(chǔ)芯片MO的響應(yīng)的延時(shí)值的延時(shí)響應(yīng)的 一例。雖無(wú)特別限定，但延時(shí)響應(yīng)中含有存儲(chǔ)芯片M0的ID值ID2、 延時(shí)發(fā)送標(biāo)記LF、延時(shí)值Lat。
延時(shí)響應(yīng)在響應(yīng)允許信號(hào)RsENO為高電平時(shí)，與響應(yīng)時(shí)鐘信號(hào)RsCkO的上升及下降同步，輸入到信息處理裝置CPU_CHIP。
圖25 (d)是含有存儲(chǔ)芯片MO的ID值及從存儲(chǔ)芯片MO讀出的 數(shù)據(jù)的讀出響應(yīng)。雖無(wú)特別限定，但讀出響應(yīng)在響應(yīng)允許信號(hào)RsEN0 為高電平時(shí)，與響應(yīng)時(shí)鐘信號(hào)RsCkO的上升及下降同步，存儲(chǔ)芯片M0 的ID值ID2、 4字節(jié)數(shù)據(jù)D0、 Dl、 D2及D3多重化，輸入到信息處 理裝置CPU—CHIP。
圖26 (a)是包括到存儲(chǔ)芯片MO的庫(kù)激活命令BA在內(nèi)的庫(kù)激活 請(qǐng)求的另一例。雖無(wú)特別限定，但庫(kù)激活請(qǐng)求在請(qǐng)求允許信號(hào)RqEN0 為高電平時(shí)，與請(qǐng)求時(shí)鐘信號(hào)RqCk0同步，使存儲(chǔ)芯片M0的ID值ID2、 請(qǐng)求號(hào)碼RqNl、庫(kù)激活命令BA、地址AD20及AD2多重化，輸入到 存儲(chǔ)芯片MO。地址AD20及AD21中，含有庫(kù)地址及行地址。通過(guò)該 庫(kù)激活請(qǐng)求，存儲(chǔ)芯片MO內(nèi)的存儲(chǔ)庫(kù)之一激活。
圖26 (b)是包括到存儲(chǔ)芯片M0的4字節(jié)數(shù)據(jù)讀出命令RD4在 內(nèi)的讀出請(qǐng)求的另一例。雖無(wú)特別限定，但讀出請(qǐng)求在請(qǐng)求允許信號(hào) RqENO為高電平時(shí)，與請(qǐng)求時(shí)鐘信號(hào)RqCkO同步，使存儲(chǔ)芯片M0的 ID2、請(qǐng)求號(hào)碼RqN2、讀出命令RD4、地址AD22及AD23多重化， 輸入到存儲(chǔ)芯片MO。地址AD22及AD23中，含有庫(kù)地址及列地址。 通過(guò)該讀出請(qǐng)求，從存儲(chǔ)芯片MO內(nèi)的激活的存儲(chǔ)庫(kù)讀出數(shù)據(jù)。
圖26 (c)是發(fā)送來(lái)自存儲(chǔ)芯片MO的響應(yīng)的延時(shí)值的延時(shí)響應(yīng)的 另一例。雖無(wú)特別限定，但延時(shí)響應(yīng)中含有請(qǐng)求號(hào)碼RqN2、延時(shí)發(fā)送 標(biāo)記LF、延時(shí)值Lat。
延時(shí)響應(yīng)在響應(yīng)允許信號(hào)RsENO為高電平時(shí)，與響應(yīng)時(shí)鐘信號(hào) RsCkO的上升及下降同步，輸入到信息處理裝置CPU_CHIP。
圖26(d)是含有從存儲(chǔ)芯片M0讀出的數(shù)據(jù)的讀出響應(yīng)的另一例。
105雖無(wú)特別限定，但讀出響應(yīng)在響應(yīng)允許信號(hào)RsENO為高電平時(shí)，與響 應(yīng)時(shí)鐘信號(hào)RsCkO的上升及下降同步，請(qǐng)求號(hào)碼RqN2、 4字節(jié)數(shù)據(jù) D0、 Dl、 D2及D3多重化，輸入到信息處理裝置CPU—CHIP。
圖27 (a)是包括到存儲(chǔ)芯片M0的1字節(jié)數(shù)據(jù)的寫入命令WT2 在內(nèi)的寫入請(qǐng)求的一例。雖無(wú)特別限定，但寫入請(qǐng)求在請(qǐng)求允許信號(hào) RqENO為高電平時(shí)，與請(qǐng)求時(shí)鐘信號(hào)RqCkO同步，使存儲(chǔ)芯片M0的 ID2、寫入命令WT1、地址AD24及AD25多重化，輸入到存儲(chǔ)芯片 M0。地址AD22及AD23中，含有庫(kù)地址及列地址。通過(guò)該寫入請(qǐng)求， 數(shù)據(jù)寫入到存儲(chǔ)芯片MO。
圖27 (b)是包括到存儲(chǔ)芯片M0的1字節(jié)數(shù)據(jù)寫入命令WT2在 內(nèi)的寫入請(qǐng)求的另一例。雖無(wú)特別限定，但寫入請(qǐng)求在請(qǐng)求允許信號(hào) RqENO為高電平時(shí)，與請(qǐng)求時(shí)鐘信號(hào)RqCkO同步，使存儲(chǔ)芯片M0的 ID值ID2、請(qǐng)求號(hào)碼RqN3、寫入命令WT1、地址AD24及AD25多重 化，輸入到存儲(chǔ)芯片MO。地址AD22及AD23中，含有庫(kù)地址及列地 址。通過(guò)該寫入請(qǐng)求，數(shù)據(jù)寫入到存儲(chǔ)芯片MO。
圖28 (a)是用于預(yù)約到存儲(chǔ)芯片M0的請(qǐng)求隊(duì)列及響應(yīng)隊(duì)列的隊(duì) 列預(yù)約請(qǐng)求ReqNQRv的 一 例。
雖無(wú)特別限定，但隊(duì)列預(yù)約請(qǐng)求ReqNQRv在請(qǐng)求允許信號(hào)RqENO 為高電平時(shí)，與請(qǐng)求時(shí)鐘信號(hào)RqCkO同步，將使ID值ID2、隊(duì)列預(yù)約 命令QRv、預(yù)約的隊(duì)列的數(shù)QRvN多重化了的請(qǐng)求ReqNQRv傳送到存 儲(chǔ)芯片MO。通過(guò)該請(qǐng)求，存儲(chǔ)芯片MO的請(qǐng)求隊(duì)列及響應(yīng)隊(duì)列分別預(yù) 約了由QRvN值指定的數(shù)量。
圖28 (b)是通知到存儲(chǔ)芯片M0的隊(duì)列的預(yù)約完成的預(yù)約完成響應(yīng)。
106雖無(wú)特別限定，但預(yù)定完成響應(yīng)在響應(yīng)允許信號(hào)ReENO為高電平 時(shí)，與響應(yīng)時(shí)鐘信號(hào)RsCkO的上升及下降同步，將使ID值ID2、預(yù)約 完成信號(hào)RvFlg多重化了的預(yù)約完成響應(yīng)輸入到信息處理裝置 CPU_CHIP。信息處理裝置CPU一CHIP通過(guò)接收預(yù)約完成響應(yīng)，可確認(rèn) 隊(duì)列的預(yù)約完成。
圖28 (c)是用于預(yù)約到存儲(chǔ)芯片M0的請(qǐng)求隊(duì)列及響應(yīng)隊(duì)列的隊(duì) 列預(yù)約請(qǐng)求ReqNQRv的另一例。
雖無(wú)特別限定，但隊(duì)列預(yù)約請(qǐng)求R叫NQRv在請(qǐng)求允許信號(hào)RqEN0 為高電平時(shí)，與請(qǐng)求時(shí)鐘信號(hào)RqCkO同步，將使ID值ID2、請(qǐng)求號(hào)碼 RqN5、隊(duì)列預(yù)約命令QRv、預(yù)約的隊(duì)列的數(shù)QRvN值多重化了的請(qǐng)求 ReqNQRv傳送到存儲(chǔ)芯片M0。通過(guò)該請(qǐng)求，存儲(chǔ)芯片M0的請(qǐng)求隊(duì)列 及響應(yīng)隊(duì)列分別預(yù)約了由QRvN值指定的數(shù)量。
圖28 (d)是通知到存儲(chǔ)芯片M0的隊(duì)列的預(yù)約完成的預(yù)約完成響應(yīng)。
雖無(wú)特別限定，但預(yù)定完成響應(yīng)在響應(yīng)允許信號(hào)ReEN0為高電平 時(shí)，與響應(yīng)時(shí)鐘信號(hào)RsCkO的上升及下降同步，將使響應(yīng)號(hào)碼RsN5、 預(yù)約完成信號(hào)RvFlg多重化了的預(yù)約完成響應(yīng)輸入到信息處理裝置 CPU一CHIP。信息處理裝置CPU—CHIP通過(guò)接收預(yù)約完成響應(yīng)，可確認(rèn) 隊(duì)列的預(yù)約完成。
圖29 (a)是含有從信息處理裝置CPU—CHIP通過(guò)存儲(chǔ)芯片MO 輸入到存儲(chǔ)芯片Ml的庫(kù)激活命令BA的庫(kù)激活請(qǐng)求的一例。雖無(wú)特別 限定，但庫(kù)激活請(qǐng)求在請(qǐng)求允許信號(hào)RqENl為高電平時(shí)，與請(qǐng)求時(shí)鐘 信號(hào)RqCkO同步，存儲(chǔ)芯片M0的ID值ID1、庫(kù)激活命令BA、地址 AD20及AD21多重化，輸入到存儲(chǔ)芯片M1。地址AD20及AD21中， 含有庫(kù)地址及頁(yè)地址。通過(guò)該庫(kù)激活請(qǐng)求，存儲(chǔ)芯片M1內(nèi)的存儲(chǔ)庫(kù)之一激活。
圖29 (b)是含有從信息處理裝置CPU_CHIP通過(guò)存儲(chǔ)芯片MO 輸入到存儲(chǔ)芯片Ml的4字節(jié)數(shù)據(jù)讀出命令RD4的讀出請(qǐng)求的一例。 雖無(wú)特別限定，但讀出請(qǐng)求在請(qǐng)求允許信號(hào)RqENl為高電平時(shí)，與請(qǐng) 求時(shí)鐘信號(hào)RqCkl同步，存儲(chǔ)芯片M0的ID值ID1、讀出命令RD4、 地址AD22及AD23多重化，輸入到存儲(chǔ)芯片Ml。地址AD22及AD23 中，含有庫(kù)地址及列地址。通過(guò)該讀出請(qǐng)求，從存儲(chǔ)芯片M1內(nèi)激活的 存儲(chǔ)庫(kù)讀出數(shù)據(jù)。
圖29 (c)是發(fā)送來(lái)自存儲(chǔ)芯片M1的響應(yīng)的延時(shí)值的延時(shí)響應(yīng)的 一例。雖無(wú)特別限定，但延時(shí)響應(yīng)中含有存儲(chǔ)芯片M1的ID值ID1、 延時(shí)發(fā)送標(biāo)記LF、延時(shí)值Lat。
延時(shí)響應(yīng)在延時(shí)允許信號(hào)RsENl為高電平時(shí)，與響應(yīng)時(shí)鐘信號(hào) RsCkl的上升及下降同步，發(fā)送到存儲(chǔ)芯片MO，進(jìn)一步發(fā)送到信息處 理裝置CPU—CHIP 。
圖29 (d)是含有存儲(chǔ)芯片M1的ID值及從存儲(chǔ)芯片Ml讀出的 數(shù)據(jù)的讀出響應(yīng)。雖無(wú)特別限定，但讀出響應(yīng)在響應(yīng)允許信號(hào)RsENl 為高電平時(shí)，與響應(yīng)時(shí)鐘信號(hào)RsCkl的上升及下降同步，存儲(chǔ)芯片M1 的ID值ID1、 4字節(jié)數(shù)據(jù)D0、 Dl、 D2及D3多重化，發(fā)送到存儲(chǔ)芯 片M0，并進(jìn)一步發(fā)送信息處理裝置CPU—CHIP。
圖30 (a)是含有從信息處理裝置CPU—CHIP通過(guò)存儲(chǔ)芯片MO 輸入到存儲(chǔ)芯片Ml的庫(kù)激活命令BA的庫(kù)激活請(qǐng)求的另一例。雖無(wú)特 別限定，但庫(kù)激活請(qǐng)求在請(qǐng)求允許信號(hào)RqENl為高電平時(shí)，與請(qǐng)求時(shí) 鐘信號(hào)RqCkl同步，存儲(chǔ)芯片M1的ID值ID1、請(qǐng)求號(hào)碼RqNl、庫(kù) 激活命令BA、地址AD20及AD21多重化，輸入到存儲(chǔ)芯片Ml。地 址AD20及AD21中，含有庫(kù)地址及行地址。通過(guò)該庫(kù)激活請(qǐng)求，存儲(chǔ)芯片M1內(nèi)的存儲(chǔ)庫(kù)之一激活。
圖30 (b)是含有從信息處理裝置CPU_CHIP通過(guò)存儲(chǔ)芯片MO 輸入到存儲(chǔ)芯片M1的4字節(jié)數(shù)據(jù)讀出命令RD4的讀出請(qǐng)求的另一例。 雖無(wú)特別限定，但讀出請(qǐng)求在請(qǐng)求允許信號(hào)RqENl為高電平時(shí)，與請(qǐng) 求時(shí)鐘信號(hào)RqCkl同步，存儲(chǔ)芯片Ml的ID值ID1、請(qǐng)求號(hào)碼RqN2、 讀出命令RD4、地址AD22及AD23多重化，輸入到存儲(chǔ)芯片M1。地 址AD22及AD23中，含有庫(kù)地址及列地址。通過(guò)該讀出請(qǐng)求，從存儲(chǔ) 芯片M1內(nèi)激活的存儲(chǔ)庫(kù)讀出數(shù)據(jù)。
圖30(c)是發(fā)送來(lái)自存儲(chǔ)芯片M1的響應(yīng)的延時(shí)值的延時(shí)響應(yīng)的 另一例。雖無(wú)特別限定，但延時(shí)響應(yīng)中含有請(qǐng)求號(hào)碼RqN2、延時(shí)發(fā)送 標(biāo)記LF、延時(shí)值Lat。
延時(shí)響應(yīng)在延時(shí)允許信號(hào)RsENl為高電平時(shí)，與響應(yīng)時(shí)鐘信號(hào) RsCkl的上升及下降同步，發(fā)送到存儲(chǔ)芯片MO，進(jìn)一步發(fā)送到信息處 理裝置CPU_CHIP。
圖30(d)是含有從存儲(chǔ)芯片Ml讀出的數(shù)據(jù)的讀出響應(yīng)的另一例。 雖無(wú)特別限定，但讀出響應(yīng)在響應(yīng)允許信號(hào)RsENl為高電平時(shí)，與響 應(yīng)時(shí)鐘信號(hào)RsCkl的上升及下降同步，請(qǐng)求號(hào)碼RqN2、 4字節(jié)數(shù)據(jù) D0、 Dl、 D2及D3多重化，發(fā)送到存儲(chǔ)芯片MO，并進(jìn)一步發(fā)送信息 處理裝置CPU—CHIP。
圖31 (a)是含有從信息處理裝置CPU—CHIP通過(guò)存儲(chǔ)芯片MO 輸入到存儲(chǔ)芯片Ml的1字節(jié)數(shù)據(jù)的寫入命令WT2的寫入請(qǐng)求的一例。 雖無(wú)特別限定，但寫入請(qǐng)求在請(qǐng)求允許信號(hào)RqENl為高電平時(shí)，與請(qǐng) 求時(shí)鐘信號(hào)RqCkl同步，存儲(chǔ)芯片M1的ID值ID1、寫入命令WTl、 地址AD24及AD25多重化，輸入到存儲(chǔ)芯片Ml。地址AD22及AD23 中，含有庫(kù)地址及列地址。通過(guò)該寫入請(qǐng)求，數(shù)據(jù)寫入到存儲(chǔ)芯片Ml。圖31 (b)是含有從信息處理裝置CPU—CHIP通過(guò)存儲(chǔ)芯片MO 輸入到存儲(chǔ)芯片Ml的1字節(jié)數(shù)據(jù)的寫入命令WT2的寫入請(qǐng)求的另一 例。雖無(wú)特別限定，但寫入請(qǐng)求在請(qǐng)求允許信號(hào)RqENl為高電平時(shí)， 與請(qǐng)求時(shí)鐘信號(hào)RqCkl同步，存儲(chǔ)芯片Ml的ID值ID1、請(qǐng)求號(hào)碼 RqN3、寫入命令WT1、地址AD24及AD25多重化，輸入到存儲(chǔ)芯片 Ml。地址AD22及AD23中，含有庫(kù)地址及列地址。通過(guò)該寫入請(qǐng)求， 數(shù)據(jù)寫入到存儲(chǔ)芯片Ml。
圖32 (a)是用于預(yù)約從信息處理裝置CPU_CHIP通過(guò)存儲(chǔ)芯片 MO到存儲(chǔ)芯片Ml的請(qǐng)求隊(duì)列及響應(yīng)隊(duì)列的隊(duì)列預(yù)約請(qǐng)求ReqNQRv 的一例。
雖無(wú)特別限定，但隊(duì)列預(yù)約請(qǐng)求ReqNQRv在請(qǐng)求允許信號(hào)RqENl 為高電平時(shí)，與請(qǐng)求時(shí)鐘信號(hào)RqCkl同步，將使ID值ID1、隊(duì)列預(yù)約 命令QRv、預(yù)約的隊(duì)列的數(shù)QRvN多重化了的請(qǐng)求ReqNQRv傳送到存 儲(chǔ)芯片MO。通過(guò)該請(qǐng)求，存儲(chǔ)芯片M1的請(qǐng)求隊(duì)列及響應(yīng)隊(duì)列分別預(yù) 約了由QRvN值指定的數(shù)量。
圖32 (b)是通知到存儲(chǔ)芯片Ml的隊(duì)列的預(yù)約完成的預(yù)約完成響 應(yīng)。雖無(wú)特別限定，但預(yù)定完成響應(yīng)在響應(yīng)允許信號(hào)RsENl為高電平 時(shí)，與響應(yīng)時(shí)鐘信號(hào)RsCkl的上升及下降同步，將使ID值ID1、預(yù)約 完成信號(hào)RvFlg多重化了的預(yù)約完成響應(yīng)發(fā)送到存儲(chǔ)芯片MO，進(jìn)一步 發(fā)送到信息處理裝置CPU_CHIP。信息處理裝置CPU—CHIP通過(guò)接收 預(yù)約完成響應(yīng)，可確認(rèn)隊(duì)列的預(yù)約完成。
圖32 (c)是用于預(yù)約從信息處理裝置CPU_CHIP通過(guò)存儲(chǔ)芯片 MO到存儲(chǔ)芯片Ml的請(qǐng)求隊(duì)列及響應(yīng)隊(duì)列的隊(duì)列預(yù)約請(qǐng)求R叫NQRv 的另一例。雖無(wú)特別限定，但隊(duì)列預(yù)約請(qǐng)求ReqNQRv在請(qǐng)求允許信號(hào)RqENO 為高電平時(shí)，與請(qǐng)求時(shí)鐘信號(hào)RqCkl同步，將使ID值ID1、請(qǐng)求號(hào)碼 RqN5、隊(duì)列預(yù)約命令QRv、預(yù)約的隊(duì)列的數(shù)QRvN值多重化了的請(qǐng)求 ReqNQRv傳送到存儲(chǔ)芯片Ml。通過(guò)該請(qǐng)求，存儲(chǔ)芯片Ml的請(qǐng)求隊(duì)列 及響應(yīng)隊(duì)列分別預(yù)約了由QRvN值指定的數(shù)量。
圖32 (d)是通知到存儲(chǔ)芯片Ml的隊(duì)列的預(yù)約完成的預(yù)約完成響應(yīng)。
雖無(wú)特別限定，但預(yù)定完成響應(yīng)在響應(yīng)允許信號(hào)RsENl為高電平 時(shí)，與響應(yīng)時(shí)鐘信號(hào)RsCkl的上升及下降同步，將使響應(yīng)號(hào)碼RsN5、 預(yù)約完成信號(hào)RvFlg多重化了的預(yù)約完成響應(yīng)發(fā)送到存儲(chǔ)芯片MO，進(jìn) 一步發(fā)送到信息處理裝置CPU_CHIP。信息處理裝置CPU_CHIP通過(guò) 接收預(yù)約完成響應(yīng)，可確認(rèn)隊(duì)列的預(yù)約完成。
圖33 (a)是含有從信息處理裝置CPU—CHIP通過(guò)存儲(chǔ)芯片MO 及存儲(chǔ)芯片Ml輸入到存儲(chǔ)芯片M2的庫(kù)激活命令BA的庫(kù)激活請(qǐng)求的 一例。雖無(wú)特別限定，但庫(kù)激活請(qǐng)求在請(qǐng)求允許信號(hào)RqEN2為高電平 時(shí)，與請(qǐng)求時(shí)鐘信號(hào)RqCk2同步，存儲(chǔ)芯片M2的ID值ID3、庫(kù)激活 命令BA、地址AD20及AD21多重化，輸入到存儲(chǔ)芯片Ml。地址AD20 及AD21中，含有庫(kù)地址及頁(yè)地址。通過(guò)該庫(kù)激活請(qǐng)求，存儲(chǔ)芯片M3 內(nèi)的存儲(chǔ)庫(kù)之一激活。
圖33 (b)是含有從信息處理裝置CPU—CHIP通過(guò)存儲(chǔ)芯片MO 及存儲(chǔ)芯片Ml輸入到存儲(chǔ)芯片M2的4字節(jié)數(shù)據(jù)讀出命令RD4的讀 出請(qǐng)求的一例。雖無(wú)特別限定，但讀出請(qǐng)求在請(qǐng)求允許信號(hào)RqEN2為 高電平時(shí)，與請(qǐng)求時(shí)鐘信號(hào)RqCk2同步，存儲(chǔ)芯片M2的ID值ID3、 讀出命令RD4、地址AD22及AD23多重化，輸入到存儲(chǔ)芯片M2。地 址AD22及AD23中，含有庫(kù)地址及列地址。通過(guò)該讀出請(qǐng)求，從存儲(chǔ) 芯片M3內(nèi)激活的存儲(chǔ)庫(kù)讀出數(shù)據(jù)。圖33 (c)是發(fā)送來(lái)自存儲(chǔ)芯片M2的響應(yīng)的延時(shí)值的延時(shí)響應(yīng)的 另一例。雖無(wú)特別限定，但延時(shí)響應(yīng)中含有存儲(chǔ)芯片M2的ID值ID3、 延時(shí)發(fā)送標(biāo)記LF、延時(shí)值Lat。
延時(shí)響應(yīng)在延時(shí)允許信號(hào)RsEN2為高電平時(shí)，與響應(yīng)時(shí)鐘信號(hào) RsCk2的上升及下降同步，發(fā)送到存儲(chǔ)芯片M1，進(jìn)一步通過(guò)存儲(chǔ)芯片 M0發(fā)送到信息處理裝置CPU_CHIP。
圖33 (d)是含有存儲(chǔ)芯片M2的ID值及從存儲(chǔ)芯片M2讀出的 數(shù)據(jù)的讀出響應(yīng)。雖無(wú)特別限定，但讀出響應(yīng)在響應(yīng)允許信號(hào)RsEN2 為高電平時(shí)，與響應(yīng)時(shí)鐘信號(hào)RsCk2的上升及下降同步，存儲(chǔ)芯片M2 的ID值ID3、 4字節(jié)數(shù)據(jù)D0、 Dl、 D2及D3多重化，發(fā)送到存儲(chǔ)芯 片Ml，并進(jìn)一步通過(guò)存儲(chǔ)芯片M0發(fā)送信息處理裝置CPU一CHIP。
圖34 (a)是含有從信息處理裝置CPU—CHIP通過(guò)存儲(chǔ)芯片MO 及存儲(chǔ)芯片Ml輸入到存儲(chǔ)芯片M2的庫(kù)激活命令BA的庫(kù)激活請(qǐng)求的 另一例。雖無(wú)特別限定，但庫(kù)激活請(qǐng)求在請(qǐng)求允許信號(hào)RqEN2為高電 平時(shí)，與請(qǐng)求時(shí)鐘信號(hào)RqCk2同步，存儲(chǔ)芯片M2的ID值ID1、請(qǐng)求 號(hào)碼RqNl、庫(kù)激活命令BA、地址AD20及AD21多重化，輸入到存 儲(chǔ)芯片M2。地址AD20及AD21中，含有庫(kù)地址及行地址。通過(guò)該庫(kù) 激活請(qǐng)求，存儲(chǔ)芯片M2內(nèi)的存儲(chǔ)庫(kù)之一激活。
圖34 (b)是含有從信息處理裝置CPU_CHIP通過(guò)存儲(chǔ)芯片M0 及存儲(chǔ)芯片Ml輸入到存儲(chǔ)芯片M2的4字節(jié)數(shù)據(jù)讀出命令RD4的讀 出請(qǐng)求的另一例。雖無(wú)特別限定，但讀出請(qǐng)求在請(qǐng)求允許信號(hào)RqEN2 為高電平時(shí)，與請(qǐng)求時(shí)鐘信號(hào)RqCk2同步，存儲(chǔ)芯片M2的ID值ID3、 請(qǐng)求號(hào)碼RqN2、讀出命令RD4、地址AD22及AD23多重化，輸入到 存儲(chǔ)芯片M2。地址AD22及AD23中，含有庫(kù)地址及列地址。通過(guò)該 讀出請(qǐng)求，從存儲(chǔ)芯片M2內(nèi)激活的存儲(chǔ)庫(kù)讀出數(shù)據(jù)。圖34 (c)是發(fā)送來(lái)自存儲(chǔ)芯片M2的響應(yīng)的延時(shí)值的延時(shí)響應(yīng)的 另一例。雖無(wú)特別限定，但延時(shí)響應(yīng)中含有響應(yīng)號(hào)碼RqN2、延時(shí)發(fā)送 標(biāo)記LF、延時(shí)值Lat。
延時(shí)響應(yīng)在延時(shí)允許信號(hào)RsENl為高電平時(shí)，與響應(yīng)時(shí)鐘信號(hào) RsCk2的上升及下降同步，發(fā)送到存儲(chǔ)芯片M1，進(jìn)一步通過(guò)存儲(chǔ)芯片 M0發(fā)送到信息處理裝置CPU_CHIP。
圖34(d)是含有從存儲(chǔ)芯片M2讀出的數(shù)據(jù)的讀出響應(yīng)的另一例。 雖無(wú)特別限定，但讀出響應(yīng)在響應(yīng)允許信號(hào)RsEN2為高電平時(shí)，與響 應(yīng)時(shí)鐘信號(hào)RsCk2的上升及下降同步，請(qǐng)求號(hào)碼RqN2、 4字節(jié)數(shù)據(jù) D0、 Dl、 D2及D3多重化，發(fā)送到存儲(chǔ)芯片M1，并進(jìn)一步通過(guò)存儲(chǔ) 芯片M0發(fā)送信息處理裝置CPU_CHIP。
圖35 (a)是含有從信息處理裝置CPU_CHIP通過(guò)存儲(chǔ)芯片MO 及存儲(chǔ)芯片Ml輸入到存儲(chǔ)芯片M2的1字節(jié)數(shù)據(jù)的寫入命令WT2的 寫入請(qǐng)求的一例。雖無(wú)特別限定，但寫入請(qǐng)求在請(qǐng)求允許信號(hào)RqEN2 為高電平時(shí)，與請(qǐng)求時(shí)鐘信號(hào)RqCk2同步，存儲(chǔ)芯片M1的ID值ID3、 寫入命令WT1、地址AD24及AD25多重化，輸入到存儲(chǔ)芯片M1。地 址AD22及AD23中，含有庫(kù)地址及列地址。通過(guò)該寫入請(qǐng)求，數(shù)據(jù)寫 入到存儲(chǔ)芯片M2。
圖35 (b)是含有從信息處理裝置CPU—CHIP通過(guò)存儲(chǔ)芯片MO 及存儲(chǔ)芯片Ml輸入到存儲(chǔ)芯片M2的1字節(jié)數(shù)據(jù)寫入命令WT2的寫 入請(qǐng)求的另一例。雖無(wú)特別限定，但寫入請(qǐng)求在請(qǐng)求允許信號(hào)RqEN2 為高電平時(shí)，與請(qǐng)求時(shí)鐘信號(hào)RqCk2同步，存儲(chǔ)芯片M2的ID值ID3、 請(qǐng)求號(hào)碼RqN3、寫入命令WT1、地址AD24及AD25多重化，輸入到 存儲(chǔ)芯片M1。地址AD22及AD23中，含有庫(kù)地址及列地址。通過(guò)該 寫入請(qǐng)求，數(shù)據(jù)寫入到存儲(chǔ)芯片M2。
113圖36 (a)是用于預(yù)約從信息處理裝置CPU—CHIP通過(guò)存儲(chǔ)芯片 MO及存儲(chǔ)芯片Ml輸入到存儲(chǔ)芯片M2的請(qǐng)求隊(duì)列及響應(yīng)隊(duì)列的隊(duì)列 預(yù)約請(qǐng)求ReqNQRv的 一 例。
雖無(wú)特別限定，但隊(duì)列預(yù)約請(qǐng)求ReqNQRv在請(qǐng)求允許信號(hào)RqEN2 為高電平時(shí)，與請(qǐng)求時(shí)鐘信號(hào)RqCk2同步，將使ID值ID3、隊(duì)列預(yù)約 命令QRv、預(yù)約的隊(duì)列的數(shù)QRvN多重化了的請(qǐng)求ReqNQRv傳送到存 儲(chǔ)芯片MO。通過(guò)該請(qǐng)求，存儲(chǔ)芯片M2的請(qǐng)求隊(duì)列及響應(yīng)隊(duì)列分別預(yù) 約了由QRvN值指定的數(shù)量。
圖36(b)是通知存儲(chǔ)芯片M2的隊(duì)列的預(yù)約完成的預(yù)約完成響應(yīng)。 雖無(wú)特別限定，但預(yù)定完成響應(yīng)在響應(yīng)允許信號(hào)RsEN2為高電平時(shí)， 與響應(yīng)時(shí)鐘信號(hào)RsCkl的上升及下降同步，將使ID值ID3、預(yù)約完成 信號(hào)RvFlg多重化了的預(yù)約完成響應(yīng)發(fā)送到存儲(chǔ)芯片Ml，進(jìn)一步經(jīng)由 存儲(chǔ)芯片MO發(fā)送到信息處理裝置CPU—CHIP。信息處理裝置 CPUj:HIP通過(guò)接收預(yù)約完成響應(yīng)，可確認(rèn)隊(duì)列的預(yù)約完成。
圖36 (c)是用于預(yù)約從信息處理裝置CPU_CHIP通過(guò)存儲(chǔ)芯片 MO及存儲(chǔ)芯片Ml輸入到存儲(chǔ)芯片M2的請(qǐng)求隊(duì)列及響應(yīng)隊(duì)列的隊(duì)列 預(yù)約請(qǐng)求ReqNQRv的另 一例。
雖無(wú)特別限定，但隊(duì)列預(yù)約請(qǐng)求ReqNQRv在請(qǐng)求允許信號(hào)RqEN2 為高電平時(shí)，與請(qǐng)求時(shí)鐘信號(hào)RqCkl同步，將使ID值ID3、請(qǐng)求號(hào)碼 RqN5、隊(duì)列預(yù)約命令QRv、預(yù)約的隊(duì)列的數(shù)QRvN值多重化了的請(qǐng)求 ReqNQRv傳送到存儲(chǔ)芯片M2。通過(guò)該請(qǐng)求，存儲(chǔ)芯片M2的請(qǐng)求隊(duì)列 及響應(yīng)隊(duì)列分別預(yù)約了由QRvN值指定的數(shù)量。
圖36 (d)是通知到存儲(chǔ)芯片M2的隊(duì)列的預(yù)約完成的預(yù)約完成響應(yīng)。雖無(wú)特別限定，但預(yù)定完成響應(yīng)在響應(yīng)允許信號(hào)RsEN2為高電平
時(shí)，與響應(yīng)時(shí)鐘信號(hào)RsCk2的上升及下降同步，將使響應(yīng)號(hào)碼RsN5、 預(yù)約完成信號(hào)RvFlg多重化了的預(yù)約完成響應(yīng)發(fā)送到存儲(chǔ)芯片M2，進(jìn) 一步通過(guò)存儲(chǔ)芯片MO發(fā)送到信息處理裝置CPU_CHIP。信息處理裝置 CPILCHIP通過(guò)接收預(yù)約完成響應(yīng)，可確認(rèn)隊(duì)列的預(yù)約完成。
以上說(shuō)明了含有庫(kù)激活命令、讀出命令、寫入命令、隊(duì)列預(yù)約命 令等信息的請(qǐng)求及含有讀出數(shù)據(jù)、延時(shí)值等信息的響應(yīng)的動(dòng)作，當(dāng)然 對(duì)含有除此之外的信息在內(nèi)的請(qǐng)求、響應(yīng)也可進(jìn)行同樣的動(dòng)作。
圖37表示從信息處理裝置CPU—CHIP到存儲(chǔ)芯片Ml產(chǎn)生讀出請(qǐng) 求，并連續(xù)地對(duì)存儲(chǔ)芯片MO產(chǎn)生請(qǐng)求時(shí)的數(shù)據(jù)傳送波形。
信息處理裝置CPU_CHIP通過(guò)請(qǐng)求信號(hào)RqMuxO，將使ID值1、 2字節(jié)數(shù)據(jù)讀出命令NRD2及地址AD0、AD1多重化了的請(qǐng)求ReqNRD2 傳送到存儲(chǔ)芯片MO。
接著，通過(guò)請(qǐng)求信號(hào)RqMuxO，將使ID值2、 2字節(jié)數(shù)據(jù)讀出命 令RD2、地址ADO、 AD1多重化了的請(qǐng)求ReqRD2發(fā)送到存儲(chǔ)芯片 MO。
向存儲(chǔ)芯片MO的請(qǐng)求隊(duì)列RqQI輸入請(qǐng)求ReqNRD2及請(qǐng)求 ReqRD2。
請(qǐng)求ReqNRD2為了對(duì)存儲(chǔ)芯片Ml的請(qǐng)求而傳送到存儲(chǔ)芯片MO 的請(qǐng)求隊(duì)列RqQXO。并且，請(qǐng)求ReqNRD2通過(guò)請(qǐng)求信號(hào)RqMuxl傳 送到存儲(chǔ)芯片M1。
請(qǐng)求ReqNRD2輸入到存儲(chǔ)芯片Ml的請(qǐng)求隊(duì)列RqQI，接著傳送
115到請(qǐng)求隊(duì)列RqQXI。和請(qǐng)求ReqNRD2對(duì)應(yīng)的數(shù)據(jù)從存儲(chǔ)芯片Ml的存 儲(chǔ)電路MemNVl讀出，包括ID寄存器值1在內(nèi)，作為響應(yīng)RsNRD2 而輸入到響應(yīng)隊(duì)列RsQo。
輸入到響應(yīng)隊(duì)列RsQo的響應(yīng)RsNRD2通過(guò)響應(yīng)信號(hào)RqMuxl傳 送，存儲(chǔ)到存儲(chǔ)芯片MO的響應(yīng)隊(duì)列RsQp。存儲(chǔ)到響應(yīng)隊(duì)列RsQp的 響應(yīng)RsNRD2通過(guò)響應(yīng)信號(hào)ResMuxO，作為ID值1和讀出數(shù)據(jù)而輸出。
響應(yīng)ReqRD2為了對(duì)存儲(chǔ)芯片MO的請(qǐng)求而傳送到存儲(chǔ)芯片MO 的請(qǐng)求隊(duì)列RqQXI。
和請(qǐng)求ReqRD2對(duì)應(yīng)的數(shù)據(jù)從存儲(chǔ)芯片MO的存儲(chǔ)電路MemVL 讀出，包括ID寄存器值2在內(nèi)，作為響應(yīng)RsRD2而輸入到響應(yīng)隊(duì)列 RsQo。
輸入到響應(yīng)隊(duì)列RsQo的響應(yīng)RsRD2通過(guò)響應(yīng)信號(hào)RqMuxO，作 為ID值2和讀出數(shù)據(jù)而輸出。
請(qǐng)求ReqRD2輸入到存儲(chǔ)芯片MO的請(qǐng)求隊(duì)列RqQI，對(duì)該請(qǐng)求的 響應(yīng)ResRD2從響應(yīng)信號(hào)ResMuxO輸出的時(shí)間約為15ns 。
另一方面，響應(yīng)ReqNRD2輸入到存儲(chǔ)芯片Ml的請(qǐng)求隊(duì)列RqQI， 對(duì)該請(qǐng)求的響應(yīng)ResRD2從響應(yīng)信號(hào)ResMuxO輸出的時(shí)間為約70ns。
因此，雖然請(qǐng)求ReqRD2在請(qǐng)求ReqNRD2之后輸入，但可先輸出。
在本實(shí)施方式中，以數(shù)據(jù)讀出為中心進(jìn)行了說(shuō)明，但在數(shù)據(jù)寫入 動(dòng)作中當(dāng)然也可進(jìn)行同樣的動(dòng)作。
并且，在本實(shí)施方式中，說(shuō)明了存儲(chǔ)芯片M0和Ml的數(shù)據(jù)傳送動(dòng)作，但Ml和其他的存儲(chǔ)芯片當(dāng)然也可進(jìn)行同樣的數(shù)據(jù)傳送動(dòng)作。
(第1實(shí)施方式的效果)以下對(duì)上述實(shí)施方式的構(gòu)成和效果進(jìn)行總結(jié)。
(1) 電源接通后，進(jìn)行串聯(lián)連接的確認(rèn)動(dòng)作，從而可確認(rèn)存儲(chǔ)器之間是否切實(shí)連接。進(jìn)一步，明確引導(dǎo)設(shè)備及最末端的存儲(chǔ)芯片，自動(dòng)進(jìn)行對(duì)各存儲(chǔ)器的ID附加，從而能夠容易地僅連接所需量的存儲(chǔ)芯片，并擴(kuò)展存儲(chǔ)容量。
(2) 通過(guò)向請(qǐng)求附加ID，從信息處理裝置CPU一CHIP可切實(shí)地向各存儲(chǔ)芯片M0、 M1及M2傳送請(qǐng)求。并且，通過(guò)對(duì)信息處理裝置CPU一CHIP的響應(yīng)附加ID，可確認(rèn)從各存儲(chǔ)器正確地進(jìn)行了數(shù)據(jù)傳送，通過(guò)信息處理裝置CPU—CHIP及存儲(chǔ)芯片M0、 Ml、 M2的串聯(lián)連接，可減少連接信號(hào)數(shù)量，并且信息處理裝置CPU—CHIP可進(jìn)行所需的處理。
(3) 在發(fā)送數(shù)據(jù)前，發(fā)送該數(shù)據(jù)的延時(shí)值，從而信息處理裝置CPU—CHIP可獲知數(shù)據(jù)的到達(dá)時(shí)間，在數(shù)據(jù)到達(dá)前可進(jìn)行必要的處理，提高性能。
(4) 向請(qǐng)求附加請(qǐng)求號(hào)碼，并且向響應(yīng)附加響應(yīng)號(hào)碼，從而即使在為了提高數(shù)據(jù)傳送性能而以和請(qǐng)求的輸入順序不同的順序發(fā)送響應(yīng)時(shí)，信息處理裝置CPU—CHIP也可知曉從存儲(chǔ)芯片發(fā)送了對(duì)哪個(gè)請(qǐng)求的響應(yīng)，可高速進(jìn)行所需處理。
(5) 因請(qǐng)求接口電路ReIF和響應(yīng)接口電路可獨(dú)立動(dòng)作，因此可同時(shí)進(jìn)行數(shù)據(jù)的讀出動(dòng)作和寫入動(dòng)作，提高數(shù)據(jù)傳送性能。
(6) 與請(qǐng)求的輸入順序無(wú)關(guān)地，早讀出的數(shù)據(jù)不用等待讀出晚的數(shù)據(jù)，可立刻讀出，因此可實(shí)現(xiàn)高速化。
(7) 可根據(jù)需要使各存儲(chǔ)芯片M0、M1及M2的時(shí)鐘以低速動(dòng)作，
或停止，或恢復(fù)，因此可實(shí)現(xiàn)低耗電。
(8) 從存儲(chǔ)芯片M2讀出時(shí)，進(jìn)行錯(cuò)誤檢查和校正，寫入時(shí)對(duì)寫入未正確進(jìn)行的不良地址進(jìn)行替代處理，因此可保證可靠性。
并且，在本實(shí)施方式中，說(shuō)明了存儲(chǔ)模塊MEM中含有一個(gè)易失性存儲(chǔ)器、 一個(gè)NOR型閃存、 一個(gè)NAND型閃存的例子，但在存儲(chǔ)模塊中含有多個(gè)易失性存儲(chǔ)器、多個(gè)NOR型閃存及NAND型閃存時(shí)，當(dāng)然也可實(shí)現(xiàn)本發(fā)明。
(第2實(shí)施方式)
圖38是本發(fā)明的第2實(shí)施方式。是表示由信息處理裝置CPU_CHIP和存儲(chǔ)模塊MEM24構(gòu)成的信息處理系統(tǒng)的實(shí)施方式。
存儲(chǔ)模塊MEM24由動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DRAMO及DRAM1、NOR型閃存NOR及NAND型閃存NAND構(gòu)成。
信息處理裝置CPU—CHIP和圖1所示的結(jié)構(gòu)相同。動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DRAMO和DRAMl與圖10所示的存儲(chǔ)器相同。NOR型閃存NOR和圖18所示的存儲(chǔ)器相同。NAND型閃存NAND和圖21所示的
存儲(chǔ)器相同。
在本發(fā)明中，能夠容易地連接多個(gè)動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器，可有意識(shí)地?cái)U(kuò)展信息處理裝置CPU—CHIP所需的工作區(qū)域及復(fù)制區(qū)域，可進(jìn)行高速處理。
在本實(shí)施方式中，說(shuō)明了動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器的多個(gè)連接，但NOR
118型閃存NOR、 NAND型閃存NAND根據(jù)需要也可連接多個(gè)，容易擴(kuò)展程序區(qū)域、數(shù)據(jù)區(qū)域，可靈活地對(duì)應(yīng)移動(dòng)設(shè)備的系統(tǒng)構(gòu)成。
(第3實(shí)施方式)
圖39是本發(fā)明的第3實(shí)施方式。是表示由信息處理裝置CPU_CHIP和存儲(chǔ)模塊MEM25構(gòu)成的信息處理系統(tǒng)的實(shí)施方式。信息處理裝置CPU_CHIP和圖1所示的結(jié)構(gòu)相同。NOR型閃存NOR和圖18所示的相同。動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DRAM和圖IO所示的存儲(chǔ)器相同。NAND型閃存NAND和圖21所示的存儲(chǔ)器相同。
存儲(chǔ)模塊MEM25中，構(gòu)成該存儲(chǔ)模塊MEM25的存儲(chǔ)器的連接順序按照距離信息處理裝置CPU—CHIP從近到遠(yuǎn)的順序?yàn)槔昧?NOR型閃存的NOR型閃存NOR、利用了動(dòng)態(tài)存儲(chǔ)單元的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DRAM、利用了 NAND型閃存的NAND型閃存NADN。
在移動(dòng)電話中，等待接收電話及郵件時(shí)，主流是對(duì)存儲(chǔ)了OS、通信用程序的NOR型閃存NOR進(jìn)行間歇性存取。因此，在將作為非易失性存儲(chǔ)器的NOR型閃存NOR連接成與信息處理裝置CPU—CHIP最近的本實(shí)施方式中，使動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DRAM為自動(dòng)刷新狀態(tài)，并停止對(duì)動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DRAM及NAND型閃存NAND的請(qǐng)求時(shí)鐘(RqCkl及RqCkO)、響應(yīng)時(shí)鐘(RsCkl、 RsCk2)，可僅使NOR型閃存NOR動(dòng)作，降低等待接收電話及郵件時(shí)的耗電。
(第4實(shí)施方式)
圖40表示由信息處理裝置CPU—CHIP和存儲(chǔ)模塊MEM26構(gòu)成的信息處理系統(tǒng)。存儲(chǔ)模塊MEM26由動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DRAM、NAND型閃存NANDO及NAND1構(gòu)成。信息處理裝置CPU_CHIP和圖1所示的結(jié)構(gòu)相同。動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DRAM和圖10所示的相同。NAND型閃存NAND 0及NAND 1和圖21所示的存儲(chǔ)器相同。NAND型閃存NANDO及NAND1和NOR型閃存相比，容量大且成本低。通過(guò)替代NOR型閃存而利用NAND型閃存NAND0，可向NAND型閃存 NANDO存儲(chǔ)OS、應(yīng)用程序，實(shí)現(xiàn)大容量且低成本的信息處理系統(tǒng)。 進(jìn)一步，通過(guò)將存儲(chǔ)到NAND型閃存NANDO的OS、應(yīng)用程序預(yù)先傳 送到動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DRAM，可實(shí)現(xiàn)信息處理系統(tǒng)的高性能化。
(第5實(shí)施方式)
圖41表示由信息處理裝置CPU_CHIP和存儲(chǔ)模塊MEM27構(gòu)成的 信息處理系統(tǒng)。存儲(chǔ)模塊MEM27由動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DRAM、 NOR 型閃存NOR、 NAND型閃存NAND及硬盤HDD構(gòu)成。信息處理裝置 CPUj:HIP和圖l所示的結(jié)構(gòu)相同。動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DRAM和圖 IO所示的存儲(chǔ)器相同。NOR型閃存NOR和圖18所示的存儲(chǔ)器相同。 NAND型閃存NAND和圖21所示的存儲(chǔ)器相同。硬盤HDD和NAND 型閃存NAND相比，容量大且成本低。
數(shù)據(jù)的讀出單位、地址管理方法、錯(cuò)誤檢測(cè)校正方法由閃存延用 在硬盤HDD中實(shí)現(xiàn)的數(shù)據(jù)的讀出單位、地址管理方法、錯(cuò)誤檢測(cè)校正 方法等，因此容易增加并連接硬盤HDD，實(shí)現(xiàn)大容量低成本的存儲(chǔ)模 塊。
(第6實(shí)施方式)
圖42表示由信息處理裝置CPU_CHIP和存儲(chǔ)模塊MEM28構(gòu)成的 信息處理系統(tǒng)。存儲(chǔ)模塊MEM28由第1非易失性存儲(chǔ)器MRAM、第 2非易失性存儲(chǔ)器NOR、第3非易失性存儲(chǔ)器NAND構(gòu)成。信息處理 裝置CPU一CHIP和圖1所示的結(jié)構(gòu)相同。第1非易失性存儲(chǔ)器MRAM 是圖10所示的存儲(chǔ)電路MemVL由非易失性磁性存儲(chǔ)單元構(gòu)成的磁性 隨機(jī)存取存儲(chǔ)器MRAM。第2非易失性存儲(chǔ)器NOR和圖18所示的NOR 型閃存相同。第3非易失性存儲(chǔ)器NAND和圖21所示的NAND型閃 存NAND相同。
通過(guò)替代易失性動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DRAM而使用非易失性磁性隨機(jī)存取存儲(chǔ)器MRAM，無(wú)需定期進(jìn)行存儲(chǔ)電路內(nèi)的數(shù)據(jù)保存動(dòng)作，
因此可實(shí)現(xiàn)低耗電。并且，第2非易失性存儲(chǔ)器M280也可以是圖12 所示的存儲(chǔ)電路NV1由非易失性的相變存儲(chǔ)器構(gòu)成的相變存儲(chǔ)器。
(第7實(shí)施方式)
圖43表示本發(fā)明中的第7實(shí)施方式。圖43 (A)是俯視圖，圖43 (B)是沿著俯視圖所示的A-A'線的部分的剖視圖。
本實(shí)施方式的多芯片模塊在通過(guò)球形觸點(diǎn)陣列(BGA)安裝到裝 置上的基板(例如由玻璃環(huán)氧基板做成的印刷電路板)PCB上搭載有 CHIPM1、 CHIPM2、 CHIPM3。雖無(wú)特別限定，但CHIPM1是第1非 易失性存儲(chǔ)器，CHIPM2是第2非易失性存儲(chǔ)器，CHIPM3是第1易失
性存儲(chǔ)器。
通過(guò)該多芯片模塊，可將圖1所示的存儲(chǔ)模塊MEM、圖39所示 的存儲(chǔ)模塊MEM25、圖40所示的存儲(chǔ)模塊MEM26、圖42所示的存 儲(chǔ)模塊MEM28集成到一個(gè)封裝體上。
CHIPM1和基板PCB上的焊墊由焊線(PATH2)連接，CHIPM2 和基板PCB上的焊墊由焊線(PATH1)連接。CHIPM3和基板PCB上 的焊墊由焊線(PATH4)連接。CHIPM1和CHIPM2由焊線(PATH3) 連接，CHIPM2和CHIPM3由焊線(PATH5)連接。
搭載了芯片的基板PCB的上表面進(jìn)行樹脂鑄模，保護(hù)各芯片和連 接布線。此外，在其上也可使用金屬、陶瓷或樹脂的罩(COVER)。
在本實(shí)施方式中，因在印刷電路板PCB上直接搭載裸芯片，所以 可構(gòu)成安裝面積小的存儲(chǔ)模塊。并且，由于可層疊各芯片，所以可縮 短芯片和基板PCB之間的布線長(zhǎng)度，減小安裝面積。將芯片間的布線 及各芯片和基板之間的布線統(tǒng)一為焊線方式，能夠以較少的步驟制造存儲(chǔ)模塊。
進(jìn)一步，通過(guò)用焊線直接布線在芯片之間，可減少基板上的焊墊 個(gè)數(shù)和焊線根數(shù)，以較少的步驟制造存儲(chǔ)模塊。使用樹脂罩時(shí)，可構(gòu) 成堅(jiān)韌的存儲(chǔ)模塊。使用陶瓷、金屬罩時(shí)，除了強(qiáng)度外，還可實(shí)現(xiàn)具 有良好散熱性、屏蔽效果的存儲(chǔ)模塊。
(第8實(shí)施方式)
圖44表示本發(fā)明中的第8實(shí)施方式。圖44(A)是其俯視圖，圖 44 (B)是沿著俯視圖所示的A-A'線的部分的剖視圖。
本實(shí)施方式的多芯片模塊在通過(guò)球形觸點(diǎn)陣列(BGA)安裝到裝 置上的基板(例如由玻璃環(huán)氧基板做成的印刷電路板)PCB上搭載有 CHIPM1、 CHIPM2、 CHIPM3。雖無(wú)特別限定，但CHIPM1是第1非 易失性存儲(chǔ)器，CHIPM2是第2非易失性存儲(chǔ)器，CHIPM3是隨機(jī)存取 存儲(chǔ)器。通過(guò)該多芯片模塊，可將圖1所示的存儲(chǔ)模塊MEM、圖39 所示的存儲(chǔ)模塊MEM25、圖40所示的存儲(chǔ)模塊MEM26、圖42所示 的存儲(chǔ)模塊MEM28集成到一個(gè)封裝體上。
CHIPM1和基板PCB上的焊墊由焊線(PATH2)連接，CHIPM2 和基板PCB上的焊墊由焊線(PATH1)連接。CHIPM1和CHIPM2由 焊線(PATH3)連接。并且，CHIPM3的安裝及布線使用球形觸點(diǎn)陣 列。
在該安裝方法中，可層疊3個(gè)芯片，因此可使安裝面積較小。進(jìn) 一步，不需要CHIPM3和基板間的焊接，可減少焊接布線的根數(shù)，因 此可減少組裝步驟，并且可實(shí)現(xiàn)高可靠性的多芯片模塊。
(第9實(shí)施方式)
圖45表示本發(fā)明涉及的多芯片模塊的第9實(shí)施方式。圖45 (A)
122是俯視圖，圖45 (B)是沿著俯視圖所示的A-A'線的部分的剖視圖。
本實(shí)施方式的存儲(chǔ)模塊在通過(guò)球形觸點(diǎn)陣列(BGA)安裝到裝置 上的基板(例如由玻璃環(huán)氧基板做成的印刷電路板)PCB上，搭載有 CHIPM1、 CHIPM2、 CHIPM3、 CHIPM4。 CHIPM1及CHIPM2是非易 失性存儲(chǔ)器，CHIPM3是隨機(jī)存取存儲(chǔ)器。
CHIPM4是信息處理裝置CPU—CHIP。在本安裝方法中，可將圖1 所示的信息處理系統(tǒng)、圖39所示的信息處理系統(tǒng)、圖40所示的信息 處理系統(tǒng)、圖42所示的信息處理系統(tǒng)集成到一個(gè)封裝體上。
CHIPM1和基板PCB上的焊墊由焊線(PATH2)連接，CHIPM2 和基板PCB上的焊墊由焊線(PATH4)連接。CHIPM3和基板PCB上 的焊墊由焊線(PATH1)連接。
CHIPM1禾卩CHIPM3由焊線(PATH3)連接，CHIPM2和CHIPM3 由焊線(PATH5)連接。CHIPM4的安裝及布線使用球形觸點(diǎn)陣列 (BGA)。在本安裝方法中，在印刷電路板PCB上直接搭載裸芯片， 因此可構(gòu)成安裝面積小的存儲(chǔ)模塊。并且，可使各芯片靠近配置，因 此可縮短芯片間的布線長(zhǎng)度。
在芯片之間用焊線直接布線，從而可減少基板上的焊墊數(shù)和焊線 根數(shù)，以較少的步驟制造存儲(chǔ)模塊。進(jìn)一步，CHIPM4和基板間的焊接 不再需要，可減少焊接布線的根數(shù)，可減少組裝步驟，并可實(shí)現(xiàn)高可 靠性的多芯片模塊。
(第IO實(shí)施方式)
圖46表示本發(fā)明涉及的存儲(chǔ)系統(tǒng)的第10實(shí)施方式。圖46 (A) 是俯視圖，圖46 (B)是沿著俯視圖所示的A-A'線的部分的剖視圖。
123本實(shí)施方式的存儲(chǔ)模塊在通過(guò)球形觸點(diǎn)陣列(BGA)安裝到裝置 上的基板(例如由玻璃環(huán)氧基板做成的印刷電路板)PCB上，搭載有
CHIPM1、 CHIPM2、 CHIPM3。 CHIPM1及CHIPM2是非易失性存儲(chǔ)器， CHIPM3是隨機(jī)存取存儲(chǔ)器。
將芯片間的布線及各芯片和基板之間的布線統(tǒng)一為焊線方式，能 夠以較少的步驟制造存儲(chǔ)模塊。在本安裝方法中，可將圖1所示的存 儲(chǔ)模塊MEM、圖39所示的存儲(chǔ)模塊MEM25、圖40所示的存儲(chǔ)模塊 MEM26、圖42所示的存儲(chǔ)模塊MEM28集成到一個(gè)封裝體。
CHIPM1和基板PCB上的焊墊由焊線(PATH2)連接，CHIPM2 和基板PCB上的焊墊由焊線(PATH1)連接，CHIPM3和基板PCB上 的焊墊由焊線(PATH3)連接。在本實(shí)施方式中，在印刷電路板PCB 上直接搭載裸芯片，因此可構(gòu)成安裝面積小的存儲(chǔ)模塊。并且，可使 各芯片靠近配置，因此可縮短芯片間的布線長(zhǎng)度。
將各芯片和基板間的布線統(tǒng)一為焊線方式，能夠以較少的步驟制 造存儲(chǔ)模塊。
(第11實(shí)施方式)
圖47表示本發(fā)明涉及的存儲(chǔ)系統(tǒng)的第11實(shí)施方式。圖47 (A) 是俯視圖，圖47 (B)是沿著俯視圖所示的A-A'線的部分的剖視圖。
本實(shí)施方式的存儲(chǔ)模塊在通過(guò)球形觸點(diǎn)陣列(BGA)安裝到裝置 上的基板(例如由玻璃環(huán)氧基板做成的印刷電路板)PCB上搭載有 CHIPM1、 CHIPM2、 CHIPM3、 CHIPM4。 CHIPM1及CHIPM2是非易 失性存儲(chǔ)器，CHIPM3是隨機(jī)存取存儲(chǔ)器。CHIPM4是信息處理裝置 CPU—CHIP 。
在本安裝方法中，可將圖1所示的信息處理系統(tǒng)、圖39所示的信息處理系統(tǒng)、圖40所示的信息處理系統(tǒng)及圖42所示的信息處理系統(tǒng) 集成到一個(gè)封裝體。
CHIPM1和基板PCB上的焊墊由焊線(PATH2)連接，CHIPM2 和基板PCB上的焊墊由焊線(PATH1)連接，CHIPM3和基板PCB上 的焊墊由焊線(PATH3)連接。CHIPM4的安裝及布線使用球形觸點(diǎn) 陣歹U (BGA)。
在本實(shí)施方式中，在印刷電路板PCB上直接搭載裸芯片，因此可 構(gòu)成安裝面積小的存儲(chǔ)模塊。并且，可使各芯片靠近配置，因此可縮 短芯片間的布線長(zhǎng)度。CHIPM4和基板間的焊接不再需要，可減少焊接 布線的根數(shù)，可減少組裝步驟，并可實(shí)現(xiàn)高可靠性的多芯片模塊。
(第12實(shí)施方式)
圖48表示利用了本發(fā)明涉及的存儲(chǔ)模塊的移動(dòng)電話的第12實(shí)施 方式。移動(dòng)電話由天線ANT、無(wú)線塊RF、聲音編譯碼器塊SP、揚(yáng)聲 器SK、麥克風(fēng)MK、信息處理裝置CPU、液晶顯示部LCD、鍵盤KEY 及本發(fā)明的存儲(chǔ)模塊MSM構(gòu)成。信息處理裝置CPU一MAIN具有多個(gè) 信息處理電路，其中的一個(gè)信息處理電路CPUO作為基帶處理電路BB， 其余中的至少一個(gè)信息處理電路CPU1作為應(yīng)用程序處理器AP而動(dòng) 作。
說(shuō)明通話時(shí)的動(dòng)作。通過(guò)天線ANT接收的聲音由無(wú)線塊RF放大， 輸入到信息處理裝置CPUO。在信息處理裝置CPUO中，將聲音的模擬 信號(hào)變換為數(shù)字信號(hào)，進(jìn)行錯(cuò)誤校正和解碼處理，輸出到聲音編譯碼 器塊SP。聲音編譯碼器塊SP將數(shù)字信號(hào)變換為模擬信號(hào)并輸出到揚(yáng) 聲器SK時(shí)，從揚(yáng)聲器可聽到對(duì)方的聲音。
從移動(dòng)電話訪問(wèn)因特網(wǎng)的主頁(yè)，下載音樂(lè)數(shù)據(jù)，重放并欣賞，最 后保存下載的音樂(lè)數(shù)據(jù)，對(duì)進(jìn)行上述一系列的作業(yè)時(shí)的動(dòng)作進(jìn)行說(shuō)明。存儲(chǔ)模塊MEM中存儲(chǔ)OS、應(yīng)用程序(郵件、Web瀏覽器、音樂(lè) 重放程序、動(dòng)作重放程序、游戲程序等)、聲音數(shù)據(jù)、靜態(tài)圖像數(shù)據(jù)、 動(dòng)態(tài)圖像數(shù)據(jù)等。
通過(guò)鍵盤命令起動(dòng)Web瀏覽器時(shí)，存儲(chǔ)到存儲(chǔ)模塊MSM內(nèi)的 NOR型閃存的Web瀏覽器的程序由信息處理電路CPU1讀出并執(zhí)行， 在液晶顯示LCD上顯示W(wǎng)eb瀏覽器。訪問(wèn)所需的主頁(yè)，通過(guò)鍵盤KEY 命令下載滿意的音樂(lè)數(shù)據(jù)時(shí)，音樂(lè)數(shù)據(jù)通過(guò)天線ANT被接收，由無(wú)線 塊RF放大，輸入到信息處理裝置CPU0。在信息處理裝置CPU0中， 將作為模塊信號(hào)的音樂(lè)數(shù)據(jù)變換為數(shù)字信號(hào)，進(jìn)行錯(cuò)誤校正和解碼處 理。數(shù)字信號(hào)化的音樂(lè)數(shù)據(jù)暫時(shí)由存儲(chǔ)模塊MSM內(nèi)的動(dòng)態(tài)隨機(jī)存取存 儲(chǔ)器DRAM保存，最終傳送并存儲(chǔ)到存儲(chǔ)模塊MEM的NAND型閃存。
接著，通過(guò)鍵盤KEY命令起動(dòng)音樂(lè)重放程序時(shí)，存儲(chǔ)到存儲(chǔ)模塊 MSM內(nèi)的NOR型閃存的音樂(lè)重放程序由信息處理電路CPU1讀出并 執(zhí)行，在液晶顯示LCD上顯示音樂(lè)重放程序。
通過(guò)鍵盤KEY命令欣賞下載到存儲(chǔ)模塊內(nèi)NAND型閃存的音樂(lè) 數(shù)據(jù)時(shí)，信息處理電路CPU1執(zhí)行音樂(lè)重放程序，處理保存在NAND 型閃存的音樂(lè)數(shù)據(jù)，最終從揚(yáng)聲器SK聽取音樂(lè)。本發(fā)明的存儲(chǔ)模塊 MSM內(nèi)的NOR型閃存中，存儲(chǔ)Web瀏覽器和音樂(lè)重放程序、電子郵 件程序等多個(gè)程序，信息處理裝置CPU—MAIN具有多個(gè)信息處理電路 CPU0 CPU3，因此可同時(shí)執(zhí)行多個(gè)程序。
等待接收電話及電子郵件時(shí)，信息處理裝置CPU_MAIN能夠以最 小限度的頻率使到存儲(chǔ)模塊MSM的時(shí)鐘動(dòng)作，可使耗電極其小。
因此，通過(guò)使用本發(fā)明涉及的存儲(chǔ)模塊，可存儲(chǔ)大量的郵件、音 樂(lè)重放、應(yīng)用程序、音樂(lè)數(shù)據(jù)、靜態(tài)圖像數(shù)據(jù)、動(dòng)態(tài)圖像數(shù)據(jù)等，進(jìn)
126一步可同時(shí)執(zhí)行多個(gè)程序。
(第13實(shí)施方式) 圖49表示利用了本發(fā)明涉及的存儲(chǔ)系統(tǒng)的移動(dòng)電話的第13實(shí)施
方式。移動(dòng)電話由天線ANT、無(wú)線塊RF、聲音編譯碼器塊SP、揚(yáng)聲 器SK、麥克風(fēng)MK、液晶顯示部LCD、鍵盤KEY、及將存儲(chǔ)模塊MSM 和信息處理裝置CPILMAIN集成到一個(gè)封裝體的本發(fā)明的信息處理系 統(tǒng)SLP構(gòu)成。
通過(guò)使用本發(fā)明的信息處理系統(tǒng)SLP，可減少配件個(gè)數(shù)，因此可 實(shí)現(xiàn)低成本化，提高移動(dòng)電話的可靠性，減小構(gòu)成移動(dòng)電話的配件的 安裝面積，實(shí)現(xiàn)移動(dòng)電話的小型化。
(第14實(shí)施方式)
圖51是本發(fā)明的第14實(shí)施方式。是表示由信息處理裝置 CPU—CHIP0、 CPU一CHIP1、 CPU—CHIP2、 CPU—CHIP3禾P存儲(chǔ)模土央 MEM30、 MEM31、 MEM32、 MEM33構(gòu)成的信息處理系統(tǒng)的實(shí)施方式。
信息處理裝置CPU—CHIPO 、 CPU_CHIP1 、 CPU_CHIP2 、 CPU_CHIP3和圖1所示的信息處理裝置CPU—CHIP相同。存儲(chǔ)模塊 MEM30、 MEM31、 MEM32、 MEM33和圖1所示的存儲(chǔ)模塊MEM相 同。
RqCO至lj RqC7是i青求日寸鐘，RsCO至lj RsC7是響應(yīng)時(shí)鐘。RqEO至lj RqE7是請(qǐng)求允許信號(hào)，RsEO到RsEN7是響應(yīng)允許信號(hào)。RqMO到RqM7 是請(qǐng)求信號(hào)，RsM0到RsM7是響應(yīng)信號(hào)。
在本發(fā)明中，容易連接多個(gè)信息處理裝置，可進(jìn)行高速處理。進(jìn) 一步，根據(jù)移動(dòng)設(shè)備的系統(tǒng)構(gòu)成、所需的性能，可靈活連接信息處理 裝置及存儲(chǔ)模塊。在本實(shí)施方式中，表示了圖1所示的存儲(chǔ)模塊MEM的連接例，
但也可連接圖38至圖42所示的存儲(chǔ)模塊。
(各實(shí)施方式的發(fā)明效果的總結(jié)) 如上所述，通過(guò)本說(shuō)明書公開的發(fā)明獲得的主要效果如下。
第1，電源接通后，進(jìn)行串聯(lián)連接的確認(rèn)動(dòng)作，從而能夠確認(rèn)存 儲(chǔ)器之間是否切實(shí)連接。進(jìn)一步，明確引導(dǎo)設(shè)備及最末端的存儲(chǔ)芯片，
自動(dòng)進(jìn)行對(duì)各存儲(chǔ)器的ID附加，從而能夠容易地僅連接所需量的存儲(chǔ) 芯片，并擴(kuò)展存儲(chǔ)容量。
第2，通過(guò)向請(qǐng)求附加ID，從信息處理裝置CPU—CHIP能夠切實(shí) 地向各存儲(chǔ)芯片MO、 M1及M2傳送請(qǐng)求。并且，通過(guò)對(duì)信息處理裝 置CPU—CHIP的響應(yīng)附加ID，能夠確認(rèn)從各存儲(chǔ)器正確地進(jìn)行了數(shù)據(jù) 傳送，通過(guò)信息處理裝置CPU—CHIP及存儲(chǔ)芯片M0、 Ml、 M2的串聯(lián) 連接，能夠減少連接信號(hào)數(shù)量，并且信息處理裝置CPU—CHIP可進(jìn)行 所需的處理。
第3，在發(fā)送數(shù)據(jù)前，發(fā)送該數(shù)據(jù)的延時(shí)值，從而信息處理裝置 CPU—CHIP能夠獲知數(shù)據(jù)的到達(dá)時(shí)間，在數(shù)據(jù)到達(dá)前能夠進(jìn)行必要的 處理，提高性能。
第4，向請(qǐng)求附加請(qǐng)求號(hào)碼，并且向響應(yīng)附加響應(yīng)號(hào)碼，從而即 使在為了提高數(shù)據(jù)傳送性能而以和請(qǐng)求的輸入順序不同的順序發(fā)送響 應(yīng)時(shí)，信息處理裝置CPU—CHIP也能夠知曉從存儲(chǔ)芯片發(fā)送了對(duì)哪個(gè) 請(qǐng)求的響應(yīng)，能夠高速進(jìn)行所需處理。
第5，因請(qǐng)求接口電路ReIF和響應(yīng)接口電路能夠獨(dú)立動(dòng)作，因此 能夠同時(shí)進(jìn)行數(shù)據(jù)的讀出動(dòng)作和寫入動(dòng)作，提高數(shù)據(jù)傳送性能。第6，與請(qǐng)求的輸入順序無(wú)關(guān)地，早讀出的數(shù)據(jù)不用等待讀出晚 的數(shù)據(jù)，能夠立刻讀出，因此能夠?qū)崿F(xiàn)高速化。
第7，能夠根據(jù)需要使各存儲(chǔ)芯片M0、 Ml及M2的時(shí)鐘以低速
動(dòng)作，或停止，或恢復(fù)，因此能夠?qū)崿F(xiàn)低耗電。
第8，從存儲(chǔ)芯片M2讀出時(shí)，進(jìn)行錯(cuò)誤檢査和校正，寫入時(shí)對(duì)寫 入未正確進(jìn)行的不良地址進(jìn)行替代處理，因此能夠保證可靠性。
第9，從各存儲(chǔ)器到信息處理裝置的響應(yīng)順序與讀出次數(shù)對(duì)應(yīng)地 動(dòng)態(tài)變化，因此能夠提高數(shù)據(jù)傳送性能。進(jìn)一步，讀出次數(shù)可程序化， 能夠靈活地對(duì)應(yīng)所使用的系統(tǒng)。
第10，由于可能從存儲(chǔ)芯片向信息處理裝置發(fā)送錯(cuò)誤，因此信息 處理裝置檢測(cè)出錯(cuò)誤，能夠迅速處理錯(cuò)誤，能夠構(gòu)建一個(gè)可靠性強(qiáng)的 信息處理系統(tǒng)。
第11，根據(jù)需要能夠變更各存儲(chǔ)芯片M0、 Ml、 M2的時(shí)鐘的動(dòng) 作頻率，能夠?qū)崿F(xiàn)低耗電。
第12，通過(guò)將多個(gè)半導(dǎo)體芯片安裝到一個(gè)封裝體，能夠提供一種 安裝面積較小的系統(tǒng)存儲(chǔ)模塊。
129
權(quán)利要求
1.一種半導(dǎo)體裝置，具有請(qǐng)求接口電路和響應(yīng)接口電路，其特征在于，上述請(qǐng)求接口電路接收含有請(qǐng)求號(hào)碼的請(qǐng)求，上述響應(yīng)接口電路發(fā)送含有響應(yīng)號(hào)碼的響應(yīng)。
2. 根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置，其特征在于，上述請(qǐng)求接口電路接收到含有上述請(qǐng)求號(hào)碼的請(qǐng)求后，發(fā)送含有 上述請(qǐng)求號(hào)碼的請(qǐng)求，上述響應(yīng)接口電路接收到含有上述響應(yīng)號(hào)碼的響應(yīng)后，發(fā)送含有 上述響應(yīng)號(hào)碼的響應(yīng)。
3. 根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置，其特征在于， 接收到上述請(qǐng)求的請(qǐng)求接口電路生成與上述請(qǐng)求對(duì)應(yīng)的請(qǐng)求號(hào)碼。
4. 根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其特征在于， 上述請(qǐng)求接口電路發(fā)送含有上述請(qǐng)求號(hào)碼的請(qǐng)求。
5. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 上述半導(dǎo)體裝置具有存儲(chǔ)控制電路。
6. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 上述半導(dǎo)體裝置具有信息處理電路。
7. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于， 上述半導(dǎo)體裝置具有存儲(chǔ)設(shè)備。
8. 根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置，其特征在于，上述半導(dǎo)體裝置具有串聯(lián)連接的多個(gè)存儲(chǔ)設(shè)備，上述多個(gè)存儲(chǔ)設(shè)備分別具有上述請(qǐng)求接口電路和上述響應(yīng)接口電 路，接收含有請(qǐng)求號(hào)碼的請(qǐng)求，在發(fā)送對(duì)上述請(qǐng)求的響應(yīng)時(shí)，發(fā)送含 有響應(yīng)號(hào)碼的響應(yīng)。
9. 根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其特征在于，上述多個(gè)存儲(chǔ)設(shè)備具有第1存儲(chǔ)設(shè)備和連接到上述第1存儲(chǔ)設(shè)備的后段的第2存儲(chǔ)設(shè)備，上述第1存儲(chǔ)設(shè)備將上述請(qǐng)求中含有的請(qǐng)求號(hào)碼發(fā)送到上述第2 存儲(chǔ)設(shè)備，并且接收上述第2存儲(chǔ)設(shè)備輸出的響應(yīng)中含有的響應(yīng)號(hào)碼。
10. 根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其特征在于， 上述多個(gè)存儲(chǔ)設(shè)備分別獨(dú)立地具有和上述請(qǐng)求相關(guān)的信號(hào)的輸入輸出電路；和對(duì)上述請(qǐng)求的響應(yīng)相關(guān)的信號(hào)的輸入輸出電路。
11. 根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其特征在于， 上述多個(gè)存儲(chǔ)設(shè)備分別獨(dú)立地具有用于和上述請(qǐng)求相關(guān)的信號(hào)的時(shí)鐘；用于發(fā)送對(duì)上述請(qǐng)求的響應(yīng)的信號(hào)的時(shí)鐘。
12. 根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其特征在于， 上述多個(gè)存儲(chǔ)設(shè)備分別在接收到上述請(qǐng)求后，生成對(duì)上述請(qǐng)求的請(qǐng)求號(hào)碼。
13. 根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置，其特征在于， 上述多個(gè)存儲(chǔ)設(shè)備具有第1存儲(chǔ)設(shè)備和連接到上述第1存儲(chǔ)設(shè)備的后段的第2存儲(chǔ)設(shè)備，上述第1存儲(chǔ)設(shè)備將上述第1存儲(chǔ)設(shè)備生成的上述請(qǐng)求號(hào)碼發(fā)送 到上述第2存儲(chǔ)設(shè)備。
14. 一種半導(dǎo)體裝置，具有請(qǐng)求接口電路和響應(yīng)接口電路，其特征在于，上述請(qǐng)求接口電路中具有多個(gè)請(qǐng)求隊(duì)列， 上述響應(yīng)接口電路中具有多個(gè)響應(yīng)隊(duì)列，上述請(qǐng)求接口電路接收含有隊(duì)列預(yù)約命令的請(qǐng)求，上述隊(duì)列預(yù)約 命令用于預(yù)約隊(duì)列。
15. 根據(jù)權(quán)利要求14所述的半導(dǎo)體裝置，其特征在于， 根據(jù)上述隊(duì)列預(yù)約命令，完成請(qǐng)求隊(duì)列及響應(yīng)隊(duì)列的預(yù)約后，上述響應(yīng)接口電路發(fā)送表示隊(duì)列預(yù)約完成的預(yù)約完成信息。
16. 根據(jù)權(quán)利要求14所述的半導(dǎo)體裝置，其特征在于， 上述半導(dǎo)體裝置具有存儲(chǔ)控制電路。
17. 根據(jù)權(quán)利要求14所述的半導(dǎo)體裝置，其特征在于， 上述半導(dǎo)體裝置具有信息處理電路。
18. 根據(jù)權(quán)利要求14所述的半導(dǎo)體裝置，其特征在于， 上述半導(dǎo)體裝置具有存儲(chǔ)設(shè)備。
19. 根據(jù)權(quán)利要求14所述的半導(dǎo)體裝置，其特征在于， 上述半導(dǎo)體裝置具有串聯(lián)連接的多個(gè)存儲(chǔ)設(shè)備， 上述多個(gè)存儲(chǔ)設(shè)備分別具有上述請(qǐng)求接口電路和上述響應(yīng)接口電路，并具有收發(fā)請(qǐng)求的多個(gè)請(qǐng)求隊(duì)列和收發(fā)響應(yīng)的多個(gè)響應(yīng)隊(duì)列，并接收含有隊(duì)列預(yù)約命令的請(qǐng)求，上述隊(duì)列預(yù)約命令用于預(yù)約隊(duì)列。
20. 根據(jù)權(quán)利要求19所述的半導(dǎo)體裝置，其特征在于， 上述多個(gè)存儲(chǔ)設(shè)備分別在根據(jù)上述隊(duì)列預(yù)約命令完成請(qǐng)求隊(duì)列及響應(yīng)隊(duì)列的預(yù)約后，發(fā)送表示隊(duì)列預(yù)約完成的預(yù)約完成信息。
21. 根據(jù)權(quán)利要求19所述的半導(dǎo)體裝置，其特征在于，上述多個(gè)存儲(chǔ)設(shè)備具有第1存儲(chǔ)設(shè)備和連接到上述第1存儲(chǔ)設(shè)備的后段的第2存儲(chǔ)設(shè)備，上述第1存儲(chǔ)設(shè)備將上述第1存儲(chǔ)設(shè)備所接收的隊(duì)列預(yù)約命令發(fā) 送到上述第2存儲(chǔ)設(shè)備。
22. 根據(jù)權(quán)利要求20所述的半導(dǎo)體裝置，其特征在于， 上述多個(gè)存儲(chǔ)設(shè)備具有第1存儲(chǔ)設(shè)備和連接到上述第1存儲(chǔ)設(shè)備的后段的第2存儲(chǔ)設(shè)備，上述第2存儲(chǔ)設(shè)備向上述第1存儲(chǔ)設(shè)備發(fā)送預(yù)約完成信息。
23. —種半導(dǎo)體裝置，具有請(qǐng)求接口電路、響應(yīng)接口電路、存儲(chǔ) 電路，其特征在于，上述請(qǐng)求接口電路在接收到讀出請(qǐng)求后，計(jì)算從上述存儲(chǔ)電路讀 出的數(shù)據(jù)的讀出延時(shí)值。
24. 根據(jù)權(quán)利要求23所述的半導(dǎo)體裝置，其特征在于， 上述響應(yīng)接口電路發(fā)送含有上述延時(shí)值的響應(yīng)。
25. 根據(jù)權(quán)利要求24所述的半導(dǎo)體裝置，其特征在于， 上述響應(yīng)接口電路在接收到含有上述延時(shí)值的響應(yīng)后，計(jì)算新的延時(shí)值。
26. 根據(jù)權(quán)利要求25所述的半導(dǎo)體裝置，其特征在于， 上述響應(yīng)接口電路發(fā)送含有上述新的延時(shí)值的響應(yīng)。
27. 根據(jù)權(quán)利要求23所述的半導(dǎo)體裝置，其特征在于， 上述半導(dǎo)體裝置具有存儲(chǔ)控制電路。
28. 根據(jù)權(quán)利要求23所述的半導(dǎo)體裝置，其特征在于， 上述半導(dǎo)體裝置具有信息處理電路。
29. 根據(jù)權(quán)利要求23所述的半導(dǎo)體裝置，其特征在于， 上述半導(dǎo)體裝置具有存儲(chǔ)設(shè)備。
30. 根據(jù)權(quán)利要求23所述的半導(dǎo)體裝置，其特征在于， 上述半導(dǎo)體裝置具有串聯(lián)連接的多個(gè)存儲(chǔ)設(shè)備， 上述多個(gè)存儲(chǔ)設(shè)備分別具有上述請(qǐng)求接口電路、上述響應(yīng)接口電路、上述存儲(chǔ)電路，并且在接收到請(qǐng)求后，計(jì)算從上述存儲(chǔ)設(shè)備讀出 的數(shù)據(jù)的讀出延時(shí)值。
31. 根據(jù)權(quán)利要求30所述的半導(dǎo)體裝置，其特征在于， 上述多個(gè)存儲(chǔ)設(shè)備分別發(fā)送含有上述延時(shí)值的響應(yīng)。
32. 根據(jù)權(quán)利要求31所述的半導(dǎo)體裝置，其特征在于， 上述多個(gè)存儲(chǔ)設(shè)備分別在接收到含有上述延時(shí)值的響應(yīng)后，計(jì)算新的延時(shí)值。
33. 根據(jù)權(quán)利要求32所述的半導(dǎo)體裝置，其特征在于， 上述多個(gè)存儲(chǔ)設(shè)備分別發(fā)送含有上述新的延時(shí)值的響應(yīng)。
全文摘要
本發(fā)明的目的在于提供一種高速且低成本的信息處理系統(tǒng)，能夠確保存儲(chǔ)容量的擴(kuò)展性，且使用性良好。構(gòu)成含有信息處理裝置、易失性存儲(chǔ)器及非易失性存儲(chǔ)器的信息處理系統(tǒng)。信息處理裝置、易失性存儲(chǔ)器及非易失性存儲(chǔ)器串聯(lián)連接，通過(guò)減少連接信號(hào)個(gè)數(shù)，確保存儲(chǔ)器容量的擴(kuò)展性，并實(shí)現(xiàn)高速化。將非易失性存儲(chǔ)器的數(shù)據(jù)傳送到易失性存儲(chǔ)器時(shí)，進(jìn)行錯(cuò)誤校正，能夠提高可靠性。上述由多個(gè)芯片構(gòu)成的信息處理系統(tǒng)構(gòu)成為如下的信息處理系統(tǒng)模塊使各芯片彼此層疊配置，通過(guò)球柵陣列(BGA)、芯片間的焊接來(lái)進(jìn)行布線。
文檔編號(hào)G06F12/06GK101669097SQ200880013489
公開日2010年3月10日 申請(qǐng)日期2008年4月25日 優(yōu)先權(quán)日2007年4月26日
發(fā)明者三浦誓士, 原口嘉典, 金子昭二, 阿部和彥 申請(qǐng)人:爾必達(dá)存儲(chǔ)器株式會(huì)社