專利名稱：主板供電電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種主板供電電路。
背景技術(shù)：
電腦主板上的供電電路通常用于給主板上的不同芯片及零組件供電，其中包括給主板上的一MCH(Memory Controller Hub,內(nèi)存控制中心，即傳統(tǒng)意義上的北橋芯片)提供
一 1. 25V的電壓脈沖信號。主板的MCH負(fù)責(zé)連接CPU, AGP總線和內(nèi)存。然而，由于現(xiàn)有主板供電電路提供給MCH的1. 25V電壓脈沖信號存在干擾信號，因而不夠穩(wěn)定，導(dǎo)致計(jì)算機(jī)經(jīng)常出現(xiàn)死機(jī)。

發(fā)明內(nèi)容
鑒于上述內(nèi)容，有必要提供一種主板供電電路，可提供穩(wěn)定的電壓脈沖信號給內(nèi)存控制中心。 —種主板供電電路，包括一第一 NMOS場效應(yīng)管、一第二 NMOS場效應(yīng)管、一第一電容、一第一電感以及一延時電路，所述第一NMOS場效應(yīng)管的柵極與一電壓調(diào)節(jié)模塊的一高端門極驅(qū)動輸出引腳相連，所述第一 NMOS場效應(yīng)管的源極與所述電壓調(diào)節(jié)模塊的一相位引腳相連，并通過所述第一電容與所述電壓調(diào)節(jié)模塊的一驅(qū)動引腳相連，同時還通過所述第一電感與一內(nèi)存控制中心相連，所述第一NMOS場效應(yīng)管的漏極與一系統(tǒng)電源相連；所述第二NMOS場效應(yīng)管的柵極與所述電壓調(diào)節(jié)模塊的一低端門極驅(qū)動輸出引腳相連，所述第
二 NMOS場效應(yīng)管的源極接地，其漏極與所述第一 NMOS場效應(yīng)管的源極及所述延時電路相連；其中，所述電壓調(diào)節(jié)模塊的高端門極驅(qū)動輸出引腳及低端門極驅(qū)動輸出引腳分別用于驅(qū)動所述第一 NMOS場效應(yīng)管及第二 NMOS場效應(yīng)管，所述相位引腳輸出一電壓脈沖信號通過所述第一 NMOS場效應(yīng)管及第二 NMOS場效應(yīng)管交替導(dǎo)通為所述內(nèi)存控制中心供電。
上述主板供電電路通過所述第二 NMOS場效應(yīng)管、第一 NMOS場效應(yīng)管交替導(dǎo)通，并經(jīng)過所述延時電路為所述內(nèi)存控制中心提供一穩(wěn)定的電壓脈沖信號。


圖1為本發(fā)明主板供電電路的較佳實(shí)施方式的電路圖。
具體實(shí)施例方式
下面參照附圖結(jié)合具體實(shí)施方式
對本發(fā)明作進(jìn)一步的描述 請參照圖l，本發(fā)明主板供電電路的較佳實(shí)施方式包括一第一NMOS場效應(yīng)管Ql、一第二 NMOS場效應(yīng)管Q2、兩電感LI和L2、五電阻Rl、 R2、 R3、 R4和R5、六電容Cl、 C2、 C3、C4、 C5和C6、一 VRM(Voltage Regulator Module,電壓調(diào)節(jié)模塊)10以及一 P麗(PulseWidthModulation，脈沖寬度調(diào)制)控制器20。 所述第一 NMOS場效應(yīng)管Ql的柵極通過所述電阻Rl與所述VRM10的一UGATE(U卯er Gatedrive output,第一門極驅(qū)動輸出)引腳相連。所述第一 NM0S場效應(yīng)管Ql的源極與所述VRM10的一 PHASE (相位)引腳相連，并經(jīng)過所述電感LI與一MCH(MemoryController Hub,內(nèi)存控制中心)30相連，同時還依次通過所述電容CI以及電阻R2與所述VRM10的一 BOOT(驅(qū)動)引腳相連。其中，所述電感L1可提供分流、濾波等作用。所述第一NMOS場效應(yīng)管Ql的漏極通過所述電感L2與一電壓為12V的系統(tǒng)電源12V_SYS相連，同時還分別通過所述電容C2、 C3以及C4接地。 所述第二 NMOS場效應(yīng)管Q2的柵極通過所述電阻R3與所述VRMIO的一LGATE(Lower Gatedrive output,第二門極驅(qū)動輸出)引腳相連。所述第二 NMOS場效應(yīng)管Q2的源極接地。所述第二 NMOS場效應(yīng)管Q2的漏極與所述第一 NMOS場效應(yīng)管Ql的源極相連，并通過所述電阻R4與所述P麗(Pulse Width Modulation，脈沖寬度調(diào)制)控制器20的一VTTJ)PS(Externalbuffer P麗current protection signal,過電流保護(hù))引展卩相連，所述VTTJ)PS引腳用于為所述主板供電電路提供過電流保護(hù)作用。所述第二NMOS場效應(yīng)管Q2的漏極還與一 RC延時電路40相連。所述RC延時電路40包括所述電阻R5和所述電容C5。所述R5的電阻值介于2. 090hm-2. 310hm之間，所述電容C5的電容值為lnF。所述電阻R5的一端與所述第二 NM0S場效應(yīng)管Q2的漏極相連，另一端通過所述電容C5接地。其中，所述VRM10的UGATE引腳和LGATE引腳交替輸出高電平信號驅(qū)動所述第一 NM0S場效應(yīng)管Ql、第二 NM0S場效應(yīng)管Q2導(dǎo)通，所述PHASE引腳通過所述第一 NM0S場效應(yīng)管Ql、第二 NM0S場效應(yīng)管Q2交替導(dǎo)通為所述MCH 30提供一 1. 25V的電壓脈沖信號。
所述VRM10還包括一 PVCC(Upper gate drive supply bias，高端門極驅(qū)動電壓)引腳、一 VCC(+12Supply voltage,電壓)引展卩、一 P麗(Input P麗signal forcontrollingthe driver,脈沖寬度調(diào)制)引腳以及一GND(接地)引腳，所述PVCC引腳及VCC引腳與所述系統(tǒng)電源12—SYS相連，并通過所述電容C6接地。所述VRM10的P麗引腳與所述P麗控制器20的一 VT乙P麗(脈沖寬度調(diào)制電壓)引腳相連。所述GND引腳接地。
當(dāng)所述VRM10啟動時，所述VCC引腳的工作電壓未達(dá)到額定工作值12V時，所述UGATE引腳及LGATE引腳輸出均為低電平，所述第一 NMOS場效應(yīng)管Ql及第二 NMOS場效應(yīng)管Q2均截止。當(dāng)所述VCC引腳的工作電壓達(dá)到額定工作值12V時，所述P麗控制器20的VT乙P麗弓I腳輸出一 P麗信號給所述VRMIO的P麗引腳，使所述VRMIO的UGATE弓|腳和LGATE弓|腳輪流輸出高/低電平信號從而控制所述第一 NMOS場效應(yīng)管Ql及第二 NMOS場效應(yīng)管Q2交替導(dǎo)通。具體工作原理如下開始時，從所述P麗控制器20輸入到所述VRMIO的P麗信號為低電平，所述LGATE引腳輸出高電平使第二 NMOS場效應(yīng)管Q2導(dǎo)通，所述第一 NMOS場效應(yīng)管Q1截止，所述電容C1被充電。當(dāng)P麗信號上升為高電平時，所述LGATE引腳輸出低電平使所述第二 NMOS場效應(yīng)管Q2截止，所述電容CI被充電至12V，其內(nèi)部儲存的電能使所述B00T引腳和UGATE引腳之間的內(nèi)部開關(guān)(圖未示)導(dǎo)通，所述UGATE輸出高電平使所述第一 NMOS場效應(yīng)管Ql導(dǎo)通。當(dāng)P麗信號又下降為低電平時，所述UGATE引腳輸出低電平使所述第一 NMOS場效應(yīng)管Ql截止，所述LGATE引腳輸出高電平時使所述第二 NMOS場效應(yīng)管Q2導(dǎo)通，即實(shí)現(xiàn)所述第一 NMOS場效應(yīng)管Ql及第二 NMOS場效應(yīng)管Q2交替導(dǎo)通，使所述VRMIO的PHASE引腳提供1. 25V的電壓脈沖信號給所述MCH30。所述RC延時電路40將所述VRM 10的PHASE引腳輸出的1. 25V電壓脈沖信號進(jìn)行時序延時，從而降低現(xiàn)有技術(shù)中干擾信號對1. 25V電壓脈沖信號的影響，使得本發(fā)明主板供電電路相較于現(xiàn)有主板供電電路能夠提供穩(wěn)定的1. 25V電壓脈沖信號為所述MCH 30供電。 本較佳實(shí)施例中，所述電感L2、電容C2、C3、C4、C6用于濾波，在其他實(shí)施例中可選擇性地省略以節(jié)約成本。 上述主板供電電路通過所述第一 NM0S場效應(yīng)管Ql 、第二 NMOS場效應(yīng)管Q2交替導(dǎo)通并經(jīng)過所述RC延時電路40為所述MCH30提供一穩(wěn)定的1. 25V電壓脈沖信號。
權(quán)利要求
一種主板供電電路，包括一第一NMOS場效應(yīng)管、一第二NMOS場效應(yīng)管、一第一電容、一第一電感以及一延時電路，所述第一NMOS場效應(yīng)管的柵極與一電壓調(diào)節(jié)模塊的一高端門極驅(qū)動輸出引腳相連，所述第一NMOS場效應(yīng)管的源極與所述電壓調(diào)節(jié)模塊的一相位引腳相連，并通過所述第一電容與所述電壓調(diào)節(jié)模塊的一驅(qū)動引腳相連，同時還通過所述第一電感與一內(nèi)存控制中心相連，所述第一NMOS場效應(yīng)管的漏極與一系統(tǒng)電源相連；所述第二NMOS場效應(yīng)管的柵極與所述電壓調(diào)節(jié)模塊的一低端門極驅(qū)動輸出引腳相連，所述第二NMOS場效應(yīng)管的源極接地，其漏極與所述第一NMOS場效應(yīng)管的源極及所述延時電路相連；其中，所述電壓調(diào)節(jié)模塊的高端門極驅(qū)動輸出引腳及低端門極驅(qū)動輸出引腳分別用于驅(qū)動所述第一NMOS場效應(yīng)管及第二NMOS場效應(yīng)管，所述相位引腳輸出一電壓脈沖信號通過所述第一NMOS場效應(yīng)管及第二NMOS場效應(yīng)管交替導(dǎo)通為所述內(nèi)存控制中心供電。
2. 如權(quán)利要求1所述的主板供電電路，其特征在于所述第一NMOS場效應(yīng)管的漏極通 過一第二電感與所述系統(tǒng)電源相連。
3. 如權(quán)利要求1所述的主板供電電路，其特征在于所述第二NMOS場效應(yīng)管的漏極還 通過一電阻與一脈沖寬度調(diào)制控制器的一過電流保護(hù)引腳相連。
4. 如權(quán)利要求3所述的主板供電電路，其特征在于所述電壓調(diào)節(jié)模塊還包括一高端 門極驅(qū)動電壓引腳、一電壓引腳、一脈沖寬度調(diào)制引腳以及一接地引腳，所述高端門極驅(qū)動 電壓引腳與所述電壓引腳相連，并與所述系統(tǒng)電源相連，同時還通過一第二電容接地；所述 脈沖寬度調(diào)制引腳與所述脈沖寬度調(diào)制控制器的一脈沖寬度調(diào)制電壓引腳相連以接收一 脈沖寬度調(diào)制信號；所述接地引腳接地。
5. 如權(quán)利要求1所述的主板供電電路，其特征在于所述第一NMOS場效應(yīng)管的柵極通 過一電阻與所述電壓調(diào)節(jié)模塊的高端門極驅(qū)動輸出引腳相連。
6. 如權(quán)利要求1所述的主板供電電路，其特征在于所述第一電容通過一電阻與所述 電壓調(diào)節(jié)模塊的驅(qū)動引腳相連。
7. 如權(quán)利要求1所述的主板供電電路，其特征在于所述第二NMOS場效應(yīng)管的柵極通 過一電阻與所述電壓調(diào)節(jié)模塊的低端門極驅(qū)動輸出引腳相連。
8. 如權(quán)利要求1所述的主板供電電路，其特征在于所述第一NMOS場效應(yīng)管的漏極還 分別通過一第二電容、一第三電容及一第四電容接地。
9. 如權(quán)利要求1所述的主板供電電路，其特征在于所述延時電路包括一電阻及一第二電容，所述電阻的一端與所述第二 NMOS場效應(yīng)管的漏極相連，另一端通過所述第二電容 接地。
10. 如權(quán)利要求8所述的主板供電電路，其特征在于所述電阻的電阻值介于 2. 090hm-2. 310hm之間，所述第二電容的電容值為lnF。
全文摘要
一種主板供電電路，包括一第一、一第二NMOS場效應(yīng)管、一第一電容、一第一電感及一延時電路，所述第一NMOS場效應(yīng)管的柵極與一電壓調(diào)節(jié)模塊的一高端門極驅(qū)動輸出引腳相連，其源極與所述電壓調(diào)節(jié)模塊的一相位引腳相連，并通過所述第一電容與電壓調(diào)節(jié)模塊的一驅(qū)動引腳相連，同時還通過所述第一電感與一內(nèi)存控制中心相連，其漏極與一系統(tǒng)電源相連；所述第二NMOS場效應(yīng)管的柵極與所述電壓調(diào)節(jié)模塊的一低端門極驅(qū)動輸出引腳相連，其源極接地，其漏極與所述第一NMOS場效應(yīng)管的源極及延時電路相連。所述主板供電電路控制所述第一、第二NMOS場效應(yīng)管交替導(dǎo)通并經(jīng)過所述延時電路提供一穩(wěn)定的電壓脈沖信號為所述內(nèi)存控制中心供電。
文檔編號G06F1/26GK101727158SQ20081030494
公開日2010年6月9日 申請日期2008年10月16日 優(yōu)先權(quán)日2008年10月16日
發(fā)明者胡可友 申請人:鴻富錦精密工業(yè)(深圳)有限公司;鴻海精密工業(yè)股份有限公司