專利名稱：柔性可重構(gòu)任務(wù)處理單元結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種高效能計(jì)算系統(tǒng)的可重構(gòu)任務(wù)處理結(jié)構(gòu)， 特別涉及一種柔性可重構(gòu)任務(wù)處理單元結(jié)構(gòu)。
(二) 背景技術(shù)：
隨著可配置器件(如FPGA)規(guī)模和性能的不斷提高，基 于可配置器件的可重構(gòu)超級計(jì)算機(jī)正在興起，高效能計(jì)算機(jī)正從"通用"和"專 用"走向體現(xiàn)通專結(jié)合的"可重構(gòu)"。從國際高性能計(jì)算機(jī)最近幾年的研究進(jìn)展 中可以看到，超級計(jì)算機(jī)系統(tǒng)研制明顯呈現(xiàn)出多核化、高效能、可重構(gòu)等發(fā)展 趨勢?？芍貥?gòu)高性能計(jì)算技術(shù)結(jié)合了傳統(tǒng)硬件和軟件實(shí)現(xiàn)方案的優(yōu)點(diǎn)，既具有 硬件并行計(jì)算的高性能，又具有軟件的靈活性，它為以低代價(jià)進(jìn)行超級計(jì)算提 供了一條可能的途徑。
當(dāng)前在研的可重構(gòu)計(jì)算系統(tǒng)往往由一個(gè)或幾個(gè)可重構(gòu)邏輯器件以協(xié)處理器 的方式和一個(gè)通用處理器耦合而成，可重構(gòu)邏輯器件是系統(tǒng)定制的或商業(yè)化的 部件(如FPGA芯片)，對可重構(gòu)邏輯器件進(jìn)行的配置可以使它實(shí)現(xiàn)相應(yīng)的功能， 能夠以準(zhǔn)ASIC的計(jì)算速度對應(yīng)用中的計(jì)算密集部分給予加速執(zhí)行以提高整個(gè) 應(yīng)用的執(zhí)行性能，系統(tǒng)中的通用處理器主要負(fù)責(zé)對可重構(gòu)邏輯器件進(jìn)行資源管 理和任務(wù)調(diào)度。
可重構(gòu)計(jì)算系統(tǒng)的這種協(xié)處理模式，其并行處理方式和可重構(gòu)資源不能根 據(jù)不同的并行應(yīng)用問題而合理匹配。并行可重構(gòu)計(jì)算系統(tǒng)結(jié)構(gòu)要比傳統(tǒng)的分布 式并行系統(tǒng)復(fù)雜很多，將一個(gè)高效運(yùn)行應(yīng)用在可重構(gòu)計(jì)算系統(tǒng)上，首先需要對 應(yīng)用進(jìn)行軟/硬件任務(wù)劃分，將軟/硬件任務(wù)分別映射到通用處理器和可重構(gòu)邏輯 器件上并行執(zhí)行?？芍貥?gòu)資源的規(guī)模和可重構(gòu)邏輯器件與通用處理器之間的耦 合關(guān)系將直接影響到應(yīng)用的執(zhí)行效能，特別是針對大規(guī)模應(yīng)用中的硬件任務(wù)無 法一次性配置到可重構(gòu)單元上的情況，可能還涉及到軟/硬件任務(wù)遷移和重載。 目前在根據(jù)任務(wù)規(guī)模和并行執(zhí)行機(jī)制進(jìn)行動態(tài)資源配置和結(jié)構(gòu)重組方面，還缺 乏有力的技術(shù)支持。此外，現(xiàn)在的可重構(gòu)計(jì)算系統(tǒng)并沒有給應(yīng)用開發(fā)者提供統(tǒng)一的應(yīng)用開發(fā)模 型。可重構(gòu)計(jì)算系統(tǒng)中有軟件和硬件任務(wù)的區(qū)分，而軟件程序員往往缺乏對硬 件平臺的深入理解和編寫硬件任務(wù)的能力，從而導(dǎo)致利用可重構(gòu)計(jì)算技術(shù)時(shí)困 難重重。這就要求可重構(gòu)計(jì)算系統(tǒng)的底層實(shí)現(xiàn)對應(yīng)用開發(fā)者透明化，通過給應(yīng) 用開發(fā)者提供統(tǒng)一的應(yīng)用開發(fā)模型，使他們能夠按照問題的固有特點(diǎn)進(jìn)行開發(fā)， 經(jīng)過可重構(gòu)系統(tǒng)集成開發(fā)環(huán)境處理后，可以直接在相應(yīng)的可重構(gòu)計(jì)算系統(tǒng)上運(yùn) 行。
由此可見，現(xiàn)有的可重構(gòu)技術(shù)還缺少柔性，不能做到通專融合和實(shí)現(xiàn)真正 意義上的高效能，因此有必要深入研究柔性可重構(gòu)技術(shù)及其在高效能計(jì)算系統(tǒng) 應(yīng)用。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是針對現(xiàn)有技術(shù)不足，提供一種柔性可重構(gòu)任 務(wù)處理單元結(jié)構(gòu)，通過該結(jié)構(gòu)可有效提高高效能計(jì)算機(jī)對不同任務(wù)流的適用性 和高效性。
本發(fā)明的技術(shù)方案
一種柔性可重構(gòu)任務(wù)處理單元結(jié)構(gòu)RcTPU，它能根據(jù)任務(wù)功能、資源、形 態(tài)、存儲、通信特性以及任務(wù)間的相關(guān)性，通過多重并行機(jī)制的柔性重構(gòu)，滿
足對不同任務(wù)的適用性和對特定任務(wù)的高效性需求,它含有n個(gè)通用處理器和m 個(gè)可重構(gòu)處理器，n和m大于等于2，它還含有p個(gè)存儲控制器和q個(gè)存儲器以 及交叉開關(guān)、交換網(wǎng)絡(luò)，通用處理器和可重構(gòu)處理器的開關(guān)端口與交叉開關(guān)連 接，n個(gè)通用處理器和m個(gè)可重構(gòu)處理器的存儲端口直接與p個(gè)存儲控制器連 接，或者通過r個(gè)網(wǎng)絡(luò)接口與交換網(wǎng)絡(luò)連接，存儲控制器的通訊端口直接與交換 網(wǎng)絡(luò)連接，或者通過網(wǎng)絡(luò)接口與交換網(wǎng)絡(luò)連接，存儲控制器的數(shù)據(jù)端口與存儲 器連接，p、 q和r大于等于l。
p與q相等；n個(gè)通用處理器和m個(gè)可重構(gòu)處理器的存儲端口直接與p個(gè)存 儲控制器連接時(shí)， 一個(gè)存儲控制器與至少一個(gè)通用處理器連接；n個(gè)通用處理器 和m個(gè)可重構(gòu)處理器通過r個(gè)網(wǎng)絡(luò)接口與交換網(wǎng)絡(luò)連接時(shí)， 一個(gè)網(wǎng)絡(luò)接口與至 少一個(gè)通用處理器連接。通用處理器含有單核處理器或多核處理器，可重構(gòu)處理器含有大容量現(xiàn)場
可編程邏輯器件或可配置的專用宏單元器件或ASIC專用處理器，ASIC專用處 理器為根據(jù)用戶需要定制的單核或多核處理器，或者為完成某特定功能的專門 處理單元。
交叉開關(guān)含有單層開關(guān)陣列或多層開關(guān)陣列，多層開關(guān)陣列中的各層開關(guān) 陣列通過級連的方式連接。
單層開關(guān)陣列分別以n和m為列數(shù)和行數(shù)，多層開關(guān)陣列含有至少兩層開 關(guān)陣列，每層開關(guān)陣列的行數(shù)的乘積為m，所有最低層開關(guān)陣列的列數(shù)的和為n。
對于單層開關(guān)陣列和多層開關(guān)陣列還可以描述為單層開關(guān)陣列分別以n 和m為行數(shù)和列數(shù)，多層開關(guān)陣列含有至少兩層開關(guān)陣列，每層開關(guān)陣列的列 數(shù)的乘積為m，所有最低層開關(guān)陣列的行數(shù)的和為n。
n和m為等于2或大于2的自然數(shù)；p、 q和r為等于1或大于1的自然數(shù)。
圖1中的柔性可重構(gòu)任務(wù)處理單元結(jié)構(gòu)說明了 n個(gè)通用處理器和m個(gè)可重 構(gòu)處理器的存儲端口直接與存儲控制器連接時(shí)的情況，交叉開關(guān)為單層開關(guān)， 以n個(gè)通用處理器為主構(gòu)成的n個(gè)任務(wù)處理部件通過交換網(wǎng)絡(luò)實(shí)施通信。
圖2中的柔性可重構(gòu)任務(wù)處理單元結(jié)構(gòu)說明了 n個(gè)通用處理器和m個(gè)可重 構(gòu)處理器的存儲端口通過網(wǎng)絡(luò)接口與交換網(wǎng)絡(luò)連接時(shí)的情況，交叉開關(guān)為單層 開關(guān)，以n個(gè)通用處理器為主構(gòu)成的n個(gè)任務(wù)處理部件通過交換網(wǎng)絡(luò)實(shí)施內(nèi)存 共享訪問。
圖3中的柔性可重構(gòu)任務(wù)處理單元結(jié)構(gòu)說明了 kxn個(gè)通用處理器和kxm 個(gè)可重構(gòu)處理器的存儲端口直接與存儲控制器連接時(shí)的情況，存儲控制器的通 訊端口通過網(wǎng)絡(luò)接口與交換網(wǎng)絡(luò)連接，交叉開關(guān)為兩層開關(guān)陣列，含有k個(gè)一級 交叉開關(guān)和一個(gè)二級交叉開關(guān)，以通用處理器為主構(gòu)成的k個(gè)任務(wù)處理部件通過 交換網(wǎng)絡(luò)實(shí)施通信。
本發(fā)明的有益效果
1、 本發(fā)明含通用處理器、可重構(gòu)處理器、存儲控制器、存儲器、交叉 開關(guān)和交換網(wǎng)絡(luò)，可根據(jù)任務(wù)流的不同對整個(gè)高效能計(jì)算機(jī)系統(tǒng)的資源進(jìn)行重 新合理配置，提高了整個(gè)高效能計(jì)算機(jī)系統(tǒng)的適用性和高效性。2、 本發(fā)明的交叉開關(guān)含有多層開關(guān)陣列，多層開關(guān)陣列中的各層開關(guān) 陣列通過級連的方式連接，這樣，當(dāng)通用處理器和可重構(gòu)處理器的數(shù)量較多時(shí)， 不僅能使交叉開關(guān)的電路簡化，還可減少設(shè)備量。
3、 本發(fā)明中的通用處理器和可重構(gòu)處理器的存儲端口直接與存儲控制 器連接，或者通過網(wǎng)絡(luò)接口與交換網(wǎng)絡(luò)連接，這樣可為通用處理器和可重構(gòu)處 理器提供盡可能高的存儲訪問帶寬和I/O帶寬，實(shí)現(xiàn)高效能計(jì)算機(jī)系統(tǒng)內(nèi)高帶寬 存儲共享訪問。
(四)

圖1為柔性可重構(gòu)任務(wù)處理單元結(jié)構(gòu)的結(jié)構(gòu)說明示意圖之一；
圖2為柔性可重構(gòu)任務(wù)處理單元結(jié)構(gòu)的結(jié)構(gòu)說明示意圖之二；
圖3為柔性可重構(gòu)任務(wù)處理單元結(jié)構(gòu)的結(jié)構(gòu)說明示意圖之三；
圖4為柔性可重構(gòu)任務(wù)處理單元結(jié)構(gòu)的示意圖之一；
圖5為柔性可重構(gòu)任務(wù)處理單元結(jié)構(gòu)的示意圖之二；
圖6為柔性可重構(gòu)任務(wù)處理單元結(jié)構(gòu)的示意圖之三；
圖7為柔性可重構(gòu)任務(wù)處理單元結(jié)構(gòu)的示意圖之四；
圖8為柔性可重構(gòu)任務(wù)處理單元結(jié)構(gòu)的示意圖之五；
圖9為柔性可重構(gòu)任務(wù)處理單元結(jié)構(gòu)的示意圖之六；
圖10為柔性可重構(gòu)任務(wù)處理單元結(jié)構(gòu)的示意圖之七；
(五) 具體實(shí)施例方式
實(shí)施例一參見圖4，圖中，柔性可重構(gòu)任務(wù)處理單元結(jié)構(gòu)RcTPU含有兩 個(gè)通用處理器1、 2和兩個(gè)可重構(gòu)處理器1、 2，它還含有兩個(gè)存儲控制器1、 2 和兩個(gè)存儲器1、 2以及交叉開關(guān)A、交換網(wǎng)絡(luò)，通用處理器1、 2和可重構(gòu)處 理器1、 2的開關(guān)端口與交叉開關(guān)A連接，通用處理器1和可重構(gòu)處理器1的存 儲端口直接與存儲控制器1連接，存儲控制器1的通訊端口與交換網(wǎng)絡(luò)連接， 存儲控制器1的數(shù)據(jù)端口與存儲器1連接，通用處理器2和可重構(gòu)處理器2的 存儲端口直接與存儲控制器2連接，存儲控制器2的通訊端口與交換網(wǎng)絡(luò)連接， 存儲控制器2的數(shù)據(jù)端口與存儲器2連接。通用處理器l、 2含有單核處理器，可重構(gòu)處理器l、 2含有ASIC專用處理 器，ASIC專用處理器為根據(jù)用戶需要定制的單核處理器。 交叉開關(guān)A為2x2單層開關(guān)陣列。
通用處理器1、可重構(gòu)處理器1、存儲控制器1和存儲器1構(gòu)成一個(gè)任務(wù)處 理部件，通用處理器2、可重構(gòu)處理器2、存儲控制器2和存儲器2構(gòu)成另一個(gè) 任務(wù)處理部件，兩個(gè)任務(wù)處理部件通過交換網(wǎng)絡(luò)實(shí)施通信。
實(shí)施例二參見圖5，圖中，柔性可重構(gòu)任務(wù)處理單元結(jié)構(gòu)RcTPU含有兩 個(gè)通用處理器l、 2和四個(gè)可重構(gòu)處理器1、 2、 3、 4，它還含有兩個(gè)存儲控制器 1、 2和兩個(gè)存儲器1、 2以及交叉開關(guān)A、交換網(wǎng)絡(luò)，通用處理器l、 2和可重 構(gòu)處理器l、 2、 3、 4的開關(guān)端口與交叉開關(guān)A連接，通用處理器l和可重構(gòu)處 理器1、 2的存儲端口直接與存儲控制器1連接，存儲控制器1的通訊端口與交 換網(wǎng)絡(luò)連接，存儲控制器1的數(shù)據(jù)端口與存儲器1連接，通用處理器2和可重 構(gòu)處理器3、 4的存儲端口直接與存儲控制器2連接，存儲控制器2的通訊端口 與交換網(wǎng)絡(luò)連接，存儲控制器2的數(shù)據(jù)端口與存儲器2連接。
通用處理器l、 2含有單核處理器，可重構(gòu)處理器l、 2、 3、 4含有ASIC專 用處理器，ASIC專用處理器為根據(jù)用戶需要定制的單核處理器。
交叉開關(guān)A為2x4單層開關(guān)陣列。
通用處理器1、可重構(gòu)處理器1、 2和存儲控制器1、存儲器1構(gòu)成一個(gè)任 務(wù)處理部件，通用處理器2、可重構(gòu)處理器3、 4和存儲控制器2、存儲器2構(gòu) 成另一個(gè)任務(wù)處理部件，兩個(gè)任務(wù)處理部件通過交換網(wǎng)絡(luò)實(shí)施通信。
實(shí)施例三參見圖6，圖中，柔性可重構(gòu)任務(wù)處理單元結(jié)構(gòu)RcTPU含有三 個(gè)通用處理器l、 2、 3和九個(gè)可重構(gòu)處理器1、 2、 3、 4、 5、 6、 7、 8、 9，它還 含有三個(gè)存儲控制器1、 2、 3和三個(gè)存儲器1、 2、 3以及交叉開關(guān)A、交換網(wǎng) 絡(luò)，通用處理器1、 2、 3和可重構(gòu)處理器1、 2、 3、 4、 5、 6、 7、 8、 9的開關(guān) 端口與交叉開關(guān)A連接，通用處理器l和可重構(gòu)處理器l、 2、 3的存儲端口直 接與存儲控制器1連接，存儲控制器1的通訊端口與交換網(wǎng)絡(luò)連接，存儲控制 器1的數(shù)據(jù)端口與存儲器1連接，通用處理器2和可重構(gòu)處理器4、 5的存儲端 口直接與存儲控制器2連接，存儲控制器2的通訊端口與交換網(wǎng)絡(luò)連接，存儲控制器2的數(shù)據(jù)端口與存儲器2連接，通用處理器3和可重構(gòu)處理器6、 7、 8、 9的存儲端口直接與存儲控制器3連接，存儲控制器3的通訊端口與交換網(wǎng)絡(luò)連 接，存儲控制器3的數(shù)據(jù)端口與存儲器3連接。
通用處理器1、 2、 3含有單核處理器，可重構(gòu)處理器1、 2、 3、 4、 5、 6、 7、 8、 9含有ASIC專用處理器，ASIC專用處理器為根據(jù)用戶需要定制的單核處理 器。
交叉開關(guān)A為3x9單層開關(guān)陣列。
通用處理器l、可重構(gòu)處理器l、 2、 3和存儲控制器1、存儲器l構(gòu)成第一 個(gè)任務(wù)處理部件，通用處理器2、可重構(gòu)處理器4、 5和存儲控制器2、存儲器2 構(gòu)成第二個(gè)任務(wù)處理部件，通用處理器3、可重構(gòu)處理器6、 7、 8、 9和存儲控 制器3、存儲器3構(gòu)成第三個(gè)任務(wù)處理部件，三個(gè)任務(wù)處理部件通過交換網(wǎng)絡(luò)實(shí) 施通信。
實(shí)施例四參見圖7，圖中，柔性可重構(gòu)任務(wù)處理單元結(jié)構(gòu)RcTPU含有兩 個(gè)通用處理器1、 2和兩個(gè)可重構(gòu)處理器1、 2，它還含有一個(gè)存儲控制器1和一 個(gè)存儲器l以及交叉開關(guān)A、交換網(wǎng)絡(luò)，通用處理器l、 2和可重構(gòu)處理器1、 2 的開關(guān)端口與交叉開關(guān)A連接，通用處理器1的存儲端口通過網(wǎng)絡(luò)接口 1與交 換網(wǎng)絡(luò)連接，通用處理器2、可重構(gòu)處理器l、 2的存儲端口通過網(wǎng)絡(luò)接口2與 交換網(wǎng)絡(luò)連接，存儲控制器1的通訊端口與交換網(wǎng)絡(luò)連接，存儲控制器1的數(shù) 據(jù)端口與存儲器l連接。
通用處理器l、 2含有單核處理器，可重構(gòu)處理器l、 2含有ASIC專用處理 器，ASIC專用處理器為根據(jù)用戶需要定制的單核處理器。
交叉開關(guān)A為2x2單層開關(guān)陣列。
通用處理器1和網(wǎng)絡(luò)接口 1構(gòu)成一個(gè)任務(wù)處理部件，通用處理器2、可重構(gòu) 處理器l、 2和網(wǎng)絡(luò)接口 2構(gòu)成另一個(gè)任務(wù)處理部件，兩個(gè)任務(wù)處理部件通過交 換網(wǎng)絡(luò)實(shí)施內(nèi)存共享訪問。
實(shí)施例五參見圖8，圖中，柔性可重構(gòu)任務(wù)處理單元結(jié)構(gòu)RcTPU含有兩 個(gè)通用處理器l、 2和四個(gè)可重構(gòu)處理器1、 2、 3、 4，它還含有一個(gè)存儲控制器 1和一個(gè)存儲器1以及交叉開關(guān)A、交換網(wǎng)絡(luò)，通用處理器l、 2和可重構(gòu)處理器l、 2、 3、 4的開關(guān)端口與交叉開關(guān)A連接，通用處理器1和可重構(gòu)處理器1 的存儲端口通過網(wǎng)絡(luò)接口 l與交換網(wǎng)絡(luò)連接，通用處理器2、可重構(gòu)處理器2、 3、 4的存儲端口通過網(wǎng)絡(luò)接口 2與交換網(wǎng)絡(luò)連接，存儲控制器1的通訊端口與 交換網(wǎng)絡(luò)連接，存儲控制器1的數(shù)據(jù)端口與存儲器1連接。
通用處理器l、 2含有單核處理器，可重構(gòu)處理器l、 2、 3、 4含有ASIC專 用處理器，ASIC專用處理器為根據(jù)用戶需要定制的單核處理器。
交叉開關(guān)A為2x4單層開關(guān)陣列。
通用處理器1、可重構(gòu)處理器1和網(wǎng)絡(luò)接口 1構(gòu)成一個(gè)任務(wù)處理部件，通用 處理器2、可重構(gòu)處理器2、 3、 4和網(wǎng)絡(luò)接口2構(gòu)成另一個(gè)任務(wù)處理部件，兩個(gè) 任務(wù)處理部件通過交換網(wǎng)絡(luò)實(shí)施內(nèi)存共享訪問。
實(shí)施例六參見圖9，圖中，柔性可重構(gòu)任務(wù)處理單元結(jié)構(gòu)RcTPU含有三 個(gè)通用處理器l、 2、 3和九個(gè)可重構(gòu)處理器1、 2、 3、 4、 5、 6、 7、 8、 9，它還 含有一個(gè)存儲控制器1和一個(gè)存儲器1以及交叉開關(guān)A、交換網(wǎng)絡(luò)，通用處理 器1、 2、 3和可重構(gòu)處理器1、 2、 3、 4、 5、 6、 7、 8、 9的開關(guān)端口與交叉開 關(guān)A連接，通用處理器1和可重構(gòu)處理器1、 2的存儲端口通過網(wǎng)絡(luò)接口 1與交 換網(wǎng)絡(luò)連接，通用處理器2、可重構(gòu)處理器3、 4、 5的存儲端口通過網(wǎng)絡(luò)接口 2 與交換網(wǎng)絡(luò)連接，通用處理器3、可重構(gòu)處理器6、 7、 8、 9的存儲端口通過網(wǎng) 絡(luò)接口 3與交換網(wǎng)絡(luò)連接，存儲控制器1的通訊端口與交換網(wǎng)絡(luò)連接，存儲控 制器1的數(shù)據(jù)端口與存儲器1連接。
通用處理器l、 2、 3含有單核處理器，可重構(gòu)處理器l、 2、 3、 4、 5、 6、 7、 8、 9含有ASIC專用處理器，ASIC專用處理器為根據(jù)用戶需要定制的單核處理
器o
交叉開關(guān)A為3x9單層開關(guān)陣列。
通用處理器1、可重構(gòu)處理器1、 2和網(wǎng)絡(luò)接口 1構(gòu)成第一個(gè)任務(wù)處理部件， 通用處理器2、可重構(gòu)處理器3、 4、 5和網(wǎng)絡(luò)接口2構(gòu)成第二個(gè)任務(wù)處理部件， 通用處理器3、可重構(gòu)處理器6、 7、 8、 9和網(wǎng)絡(luò)接口 3構(gòu)成第三個(gè)任務(wù)處理部 件，三個(gè)任務(wù)處理部件通過交換網(wǎng)絡(luò)實(shí)施內(nèi)存共享訪問。
實(shí)施例七參見圖IO，圖中，柔性可重構(gòu)任務(wù)處理單元結(jié)構(gòu)RcTPU含有八個(gè)通用處理器1 8和十六個(gè)可重構(gòu)處理器1 16，它還含有四個(gè)存儲控制器1、 2、 3、 4和四個(gè)存儲器1、 2、 3、 4以及四個(gè)一級交叉開關(guān)B、 一個(gè)二級交叉開 關(guān)C和交換網(wǎng)絡(luò)，通用處理器1 8和可重構(gòu)處理器1 16的開關(guān)端口與一級交 叉開關(guān)B連接，通用處理器l、 2和可重構(gòu)處理器1、 2、 3、 4的存儲端口直接 與存儲控制器1連接，存儲控制器1的通訊端口通過網(wǎng)絡(luò)接口 1與交換網(wǎng)絡(luò)連 接，存儲控制器l的數(shù)據(jù)端口與存儲器l連接，通用處理器3、 4和可重構(gòu)處理 器5、 6、 7、 8的存儲端口直接與存儲控制器2連接，存儲控制器2的通訊端口 通過網(wǎng)絡(luò)接口 2與交換網(wǎng)絡(luò)連接，存儲控制器2的數(shù)據(jù)端口與存儲器2連接， 通用處理器5、 6和可重構(gòu)處理器9、 10、 11、 12的存儲端口直接與存儲控制器 3連接，存儲控制器3的通訊端口通過網(wǎng)絡(luò)接口 3與交換網(wǎng)絡(luò)連接，存儲控制器 3的數(shù)據(jù)端口與存儲器3連接，通用處理器7、 8和可重構(gòu)處理器13、 14、 15、 16的存儲端口直接與存儲控制器4連接，存儲控制器4的通訊端口通過網(wǎng)絡(luò)接 口 4與交換網(wǎng)絡(luò)連接，存儲控制器4的數(shù)據(jù)端口與存儲器4連接。
通用處理器1 8含有單核處理器，可重構(gòu)處理器1 16含有ASIC專用處 理器，ASIC專用處理器為根據(jù)用戶需要定制的單核處理器。
一級交叉開關(guān)B為2x4單層開關(guān)陣列，二級交叉開關(guān)C為4x4單層開關(guān)陣 列， 一級交叉開關(guān)B和二級交叉開關(guān)C通過級連的方式連接。
通用處理器1、 2和可重構(gòu)處理器1、 2、 3、 4和存儲控制器1、存儲器1和 網(wǎng)絡(luò)接口 l構(gòu)成第一個(gè)任務(wù)處理部件，通用處理器3、 4和可重構(gòu)處理器5、 6、 7、 8和存儲控制器2、存儲器2和網(wǎng)絡(luò)接口 2構(gòu)成第二個(gè)任務(wù)處理部件，通用 處理器5、 6和可重構(gòu)處理器9、 10、 11、 12和存儲控制器3、存儲器3和網(wǎng)絡(luò) 接口 3構(gòu)成第三個(gè)任務(wù)處理部件，通用處理器7、 8和可重構(gòu)處理器13、 14、 15、 16和存儲控制器4、存儲器4和網(wǎng)絡(luò)接口 4構(gòu)成第四個(gè)任務(wù)處理部件，四個(gè)任 務(wù)處理部件通過交換網(wǎng)絡(luò)實(shí)施通信。
權(quán)利要求
1、一種柔性可重構(gòu)任務(wù)處理單元結(jié)構(gòu)，它能根據(jù)任務(wù)功能、資源、形態(tài)、存儲、通信特性以及任務(wù)間的相關(guān)性，通過多重并行機(jī)制的柔性重構(gòu)，滿足對不同任務(wù)的適用性和對特定任務(wù)的高效性需求，它含有n個(gè)通用處理器和m個(gè)可重構(gòu)處理器，n和m大于等于2，其特征是還含有p個(gè)存儲控制器和q個(gè)存儲器以及交叉開關(guān)、交換網(wǎng)絡(luò)，通用處理器和可重構(gòu)處理器的開關(guān)端口與交叉開關(guān)連接，n個(gè)通用處理器和m個(gè)可重構(gòu)處理器的存儲端口直接與p個(gè)存儲控制器連接，或者通過r個(gè)網(wǎng)絡(luò)接口與交換網(wǎng)絡(luò)連接，存儲控制器的通訊端口直接與交換網(wǎng)絡(luò)連接，或者通過網(wǎng)絡(luò)接口與交換網(wǎng)絡(luò)連接，存儲控制器的數(shù)據(jù)端口與存儲器連接，p、q和r大于等于1。
2、 根據(jù)權(quán)利要求1所述的柔性可重構(gòu)任務(wù)處理單元結(jié)構(gòu)，其特征是所 述p與q相等；所述n個(gè)通用處理器和m個(gè)可重構(gòu)處理器的存儲端口直接與p 個(gè)存儲控制器連接時(shí)， 一個(gè)存儲控制器與至少一個(gè)通用處理器連接；所述n個(gè) 通用處理器和m個(gè)可重構(gòu)處理器通過r個(gè)網(wǎng)絡(luò)接口與交換網(wǎng)絡(luò)連接時(shí)， 一個(gè)網(wǎng) 絡(luò)接口與至少一個(gè)通用處理器連接。
3、 根據(jù)權(quán)利要求2所述的柔性可重構(gòu)任務(wù)處理單元結(jié)構(gòu)，其特征是所 述通用處理器含有單核處理器或多核處理器，所述可重構(gòu)處理器含有大容量現(xiàn) 場可編程邏輯器件或可配置的專用宏單元器件或ASIC專用處理器，所述ASIC 專用處理器為根據(jù)用戶需要定制的單核或多核處理器，或者為完成某特定功能 的專門處理單元。
4、 根據(jù)權(quán)利要求1或2或3所述的柔性可重構(gòu)任務(wù)處理單元結(jié)構(gòu)，其特 征是所述交叉開關(guān)含有單層開關(guān)陣列或多層開關(guān)陣列，多層開關(guān)陣列中的各 層開關(guān)陣列通過級連的方式連接。
5、 根據(jù)權(quán)利要求4所述的柔性可重構(gòu)任務(wù)處理單元結(jié)構(gòu)，其特征是所 述單層開關(guān)陣列分別以n和m為列數(shù)和行數(shù)，所述多層開關(guān)陣列含有至少兩層 開關(guān)陣列，每層開關(guān)陣列的行數(shù)的乘積為m，所有最低層開關(guān)陣列的列數(shù)的和 為n。
6、 根據(jù)權(quán)利要求4所述的柔性可重構(gòu)任務(wù)處理單元結(jié)構(gòu)，其特征是所 述單層開關(guān)陣列分別以n和m為行數(shù)和列數(shù)，所述多層開關(guān)陣列含有至少兩層 開關(guān)陣列，每層開關(guān)陣列的列數(shù)的乘積為m，所有最低層開關(guān)陣列的行數(shù)的和 為n。
7、 根據(jù)權(quán)利要求5或6所述的柔性可重構(gòu)任務(wù)處理單元結(jié)構(gòu)，其特征是: 所述n和m為等于2或大于2的自然數(shù)；所述p、 q和r為等于1或大于1的自然數(shù)。
全文摘要
本發(fā)明涉及一種高效能計(jì)算系統(tǒng)的可重構(gòu)任務(wù)處理結(jié)構(gòu)，特別涉及一種柔性可重構(gòu)任務(wù)處理單元結(jié)構(gòu)；柔性可重構(gòu)任務(wù)處理單元結(jié)構(gòu)RcTPU含有n個(gè)通用處理器和m個(gè)可重構(gòu)處理器，還含有p個(gè)存儲控制器和q個(gè)存儲器以及交叉開關(guān)、交換網(wǎng)絡(luò)，通用處理器和可重構(gòu)處理器的開關(guān)端口與交叉開關(guān)連接，n個(gè)通用處理器和m個(gè)可重構(gòu)處理器的存儲端口直接與p個(gè)存儲控制器連接，或者通過r個(gè)網(wǎng)絡(luò)接口與交換網(wǎng)絡(luò)連接，一個(gè)存儲控制器或一個(gè)網(wǎng)絡(luò)接口與至少一個(gè)通用處理器連接，交叉開關(guān)含有單層開關(guān)陣列或多層開關(guān)陣列，多層開關(guān)陣列中的各層開關(guān)陣列通過級連的方式連接；本發(fā)明可有效提高高效能計(jì)算機(jī)對不同任務(wù)流的適用性和高效性。
文檔編號G06F15/16GK101620587SQ200810140460
公開日2010年1月6日 申請日期2008年7月3日 優(yōu)先權(quán)日2008年7月3日
發(fā)明者宋明武, 蔣烈輝, 鄔江興, 韓國棟 申請人:中國人民解放軍信息工程大學(xué)