專利名稱：外圍組件連接快速擴(kuò)充系統(tǒng)一致性測試板與方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用來測試外圍組件連接快速擴(kuò)充系統(tǒng)是否符合PCIE規(guī)格的 方法與系統(tǒng)。
背景技術(shù)：
除非在此處另有說明，在此段落中所描述的內(nèi)容并非為此申請案的申請 專利范圍的先前技術(shù)，且在此段落中所包含的內(nèi)容并非承認(rèn)其為先前技術(shù)。夕卜圍組件連接快速(Peripheral Component Interconenct Express, PCIE)標(biāo)準(zhǔn) 已快速地取代加速圖形端口(Accelerated Graphics Port, AGP)標(biāo)準(zhǔn)成為顯示卡 與計(jì)算機(jī)系統(tǒng)間最常被使用的接口。不像之前的接口標(biāo)準(zhǔn)，PCIE接口使用多 個點(diǎn)對點(diǎn)全雙工串行鏈接來達(dá)成雙向高頻寬的通訊。因?yàn)槿绱耍琍CIE接口在 當(dāng)今的計(jì)算機(jī)系統(tǒng)里頭可被用來耦合中央處理單元(Central Processing Unit, CPU)與其它的處理單元如圖學(xué)處理單元(Graphics Processing Unit, GPU),而能 增加整個計(jì)算機(jī)系統(tǒng)的效能。在實(shí)際應(yīng)用上，PCIE擴(kuò)充裝置用來連接計(jì)算機(jī)系統(tǒng)的 一主機(jī)板以及與多 個PCIE插槽連接的外部裝置。在PCIE擴(kuò)充裝置數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)信號可因 此在CPU與外部裝置間傳輸。然而，為了確保PCIE擴(kuò)充裝置能有效運(yùn)作測 試在PCIE擴(kuò)充裝置上傳輸?shù)男盘柺欠穹螾CIE標(biāo)準(zhǔn)便是一種檢驗(yàn)的方式。 比較不幸的是，目前的測試方法中并沒有針對在PCIE擴(kuò)充裝置上傳輸?shù)臄?shù)據(jù) 信號進(jìn)行測試。于此領(lǐng)域所需的是一種具有成本效益來測試在PCIE擴(kuò)充裝置上的數(shù)據(jù) 線傳遞的數(shù)據(jù)信號是否符合PCIE規(guī)格并且解決至少上述問題的方法及系統(tǒng)。發(fā)明內(nèi)容本發(fā)明說明 一 種用來測試外圍組件連接快速(Peripheral Component Interconnect Express, PCIE)標(biāo)準(zhǔn)擴(kuò)充裝置以確認(rèn)在該擴(kuò)充裝置上的信號線傳 輸?shù)亩鄠€數(shù)據(jù)信號符合PCIE標(biāo)準(zhǔn)的方法。在一具體實(shí)施例中，本發(fā)明的方法包含有由信號線傳送該數(shù)據(jù)信號至一測試板，其中測試板被設(shè)計(jì)來回送一 第一部份的數(shù)據(jù)信號至擴(kuò)充裝置以及傳送一第二部份的數(shù)據(jù)信號至一測試裝 置，以及測試第二部份的數(shù)據(jù)信號是符合PCIE標(biāo)準(zhǔn)。本發(fā)明的另一實(shí)施例為一種用來測試PC正標(biāo)準(zhǔn)擴(kuò)充裝置以確認(rèn)在該擴(kuò) 充裝置上的信號線傳輸?shù)亩鄠€數(shù)據(jù)信號符合PCIE標(biāo)準(zhǔn)的系統(tǒng)，包含至少一 第一測試板，該第一測試板包含多個第一印刷電路用來回送至少一第一部份 的數(shù)據(jù)信號、和多個第二印刷電路用來傳送至少一第二部份的數(shù)據(jù)信號至多 個第一連接器進(jìn)行測試；以及一第二測試板，該第二測試板包含有多個第三 印刷電路用來回送該第二部份的數(shù)據(jù)信號、和多個第四印刷電路用來傳送該 第一部份的數(shù)據(jù)信號至多個第二連接器進(jìn)行測試。


所以，可以詳細(xì)了解本發(fā)明上述特征的方式中，本發(fā)明的一更為特定的 說明簡述如上，其可藉由參照到具體實(shí)施例來進(jìn)行，其中一些例示于所附圖 式中。但應(yīng)注意所附圖式僅例示本發(fā)明的典型具體實(shí)施例，因此其并非要限 制本發(fā)明的范圍，本發(fā)明自可包含其它同等有效的具體實(shí)施例。圖1為根據(jù)本發(fā)明一具體實(shí)施例的計(jì)算機(jī)系統(tǒng)包含有一PCIE擴(kuò)充裝置；圖2A為根據(jù)本發(fā)明一個具體實(shí)施例的簡單方塊圖，用來表示PCIE擴(kuò)充 裝置的第一橋接芯片進(jìn)行PCIE規(guī)格測試的連接；圖2B為根據(jù)本發(fā)明 一個具體實(shí)施例的簡單方塊圖用來表示PCIE擴(kuò)充裝 置的第二橋接芯片進(jìn)行PCIE規(guī)格測試的連接；圖3A為用來讓在奇數(shù)信號線傳輸?shù)臄?shù)據(jù)信號進(jìn)行PCIE規(guī)格測試的第一 測試板的示意圖；圖3B為一示意圖，用來說明受測的數(shù)據(jù)信號是如何在一偶數(shù)數(shù)據(jù)線與第 一測試^1的對應(yīng)的兩對SMA連4妄器間傳；圖3C為 一示意圖，用來說明未受測的數(shù)據(jù)信號是如何由 一 奇數(shù)信號線回 送到第一測試板；圖4為一第二測試板被設(shè)計(jì)用來選擇性地傳送在奇數(shù)數(shù)據(jù)線的數(shù)據(jù)信號 到測試裝置進(jìn)行測試的 一 簡單示意圖；圖5為本發(fā)明的PCIE擴(kuò)充裝置的PCIE規(guī)格測試方法的流程圖。
具體實(shí)施方式
本發(fā)明描述一種測試PC正擴(kuò)充裝置是否符合PCIE規(guī)格的方法與系統(tǒng)。 在本發(fā)明的一實(shí)施例中，PC正擴(kuò)充裝置包含有兩個橋接芯片，此兩橋接芯片 通過一PCIE纜線連接。為了測試PCIE擴(kuò)充系統(tǒng)是否符合PCIE規(guī)格，每一 個橋接芯片與一測試板連接，而測試板用來傳送選^^過的數(shù)據(jù)信號到一測試 裝置。圖1為根據(jù)本發(fā)明一具體實(shí)施例的計(jì)算機(jī)系統(tǒng)100(包含有一 PCIE擴(kuò)充 裝置104)的簡單方塊圖。計(jì)算機(jī)系統(tǒng)100包含有一主計(jì)算機(jī)102以及至少一 PCIE兼容裝置106經(jīng)由PCIE擴(kuò)充裝置104與主計(jì)算機(jī)102連接。PCIE兼容 裝置106可以是至少一顯示卡。擴(kuò)充裝置104包含有第一橋接芯片108與第 二橋接芯片110。第一橋接芯片108經(jīng)由一 PCIE煉結(jié)語主計(jì)算機(jī)102連接。 第二橋接芯片110包含有多個PCIE插槽(未顯示)連接PCIE兼容裝置106。 電子信號經(jīng)由PCIE纜線112在第一橋接芯片108與第二橋接芯片IIO間傳輸。 這些信號包含有同步信號以及數(shù)據(jù)信號等等。第二橋接芯片IIO被設(shè)計(jì)來傳 送這些信號到PCIE兼容裝置106插置的PCIE插槽。換句話說， 一個在主計(jì) 算機(jī)102上的PCIE插槽可以因此對應(yīng)到至少一個在第二橋接芯片110上的 PCIE插槽。為了確保PC正擴(kuò)充裝置104正確地運(yùn)作，測試PCIE擴(kuò)充裝置 104是否符合PC正標(biāo)準(zhǔn)需要確定在第一橋接芯片108與第二橋接芯片110間 傳輸?shù)臄?shù)據(jù)信號與PCIE規(guī)格相符。圖2A為根據(jù)本發(fā)明一個具體實(shí)施例的簡單方塊圖，用來表示PCIE擴(kuò)充 裝置104的第一橋接芯片108進(jìn)行PCIE規(guī)格測試的連接。第一橋接芯片108 與一測試板204連接，如此一來，選擇的電子信號可以被傳輸?shù)綔y試裝置206 行測試。在測試進(jìn)行時，未顯示的主計(jì)算機(jī)亦能第一橋接芯片108連接。在 第一橋接芯片108與測試板204間傳輸?shù)男盘柊型叫盘朢EFCLK以及 第一數(shù)目的數(shù)據(jù)信號DATA一M。在測試板204與測試裝置206間傳輸?shù)男盘?包含有同步信號REFCLK以及第二數(shù)目的數(shù)據(jù)信號DATA_N,其中第二數(shù)目 的數(shù)據(jù)信號DATA—N數(shù)目少于第一數(shù)目的數(shù)據(jù)信號DATA一M的數(shù)目。也就 是說，測試板204 ^皮設(shè)計(jì)成傳送一部分由第一橋接芯片108輸出的數(shù)據(jù)信號 DATA一M到測試裝置206,同時回送剩下部份的數(shù)據(jù)信號DATA-M到第一橋 接芯片108。藉由上述方式，測試板204的表面積與拉線復(fù)雜度將可因此降 低。圖2B為根據(jù)本發(fā)明一個具體實(shí)施例的簡單方塊圖，用來表示PCIE擴(kuò)充 裝置104的第二橋接芯片110進(jìn)行PC正規(guī)格測試的連接。藉由第二橋接芯片 110與測試板204的連接，選擇的電子信號將可以被傳輸?shù)綔y試裝置206進(jìn) 行測試。然而，外步同步信號Ext一REFCLK需要被提供來模擬當(dāng)?shù)诙蚪有?片IIO接收同步信號時的操作狀態(tài)。圖3A為用來讓在奇數(shù)信號線傳輸?shù)臄?shù)據(jù)信號進(jìn)行PCIE規(guī)格測試的第一 測試板302的示意圖。根據(jù)本發(fā)明的一具體實(shí)施例的第一測試板302包含有 一連接器304用來與一橋接芯片301連接。這里的橋接芯片301可以是第一 圖中的第一橋接芯片108或是第二橋接芯片110。此外，第一測試板302包 含有多個次微版本A(Subminiature Version A， SMA)連接器306用來與測試裝 置307、第一印刷電路310與第二印刷電路315連接。第一印刷電路310用 來傳送在連接器304與SMA連接器306間傳輸?shù)氖軠y數(shù)據(jù)信號，而第二印刷 電路315則是用來回傳未被選擇受測的數(shù)據(jù)信號回到橋接芯片301。在一具 體實(shí)施例中，假設(shè)橋接芯片301包含有16條數(shù)據(jù)信號線用來傳送與接收PCIE 規(guī)格的數(shù)據(jù)信號，連接器304可以是非常高密度纜線連接(Very High Density Cable Interconnect，VHDCI)連接器，如由MOLEX所提供的16xiPass。 16條數(shù) 據(jù)信號線可以分成八條奇數(shù)數(shù)據(jù)信號線DS01, DS03,.,.DS15與八條偶數(shù)數(shù)據(jù) 信號線DS02,DS04,…DS16 。舉例來說，選擇經(jīng)由第一印刷電路310傳送的 數(shù)據(jù)信號可以是偶數(shù)數(shù)據(jù)信號線的數(shù)據(jù)信號，而奇數(shù)數(shù)據(jù)信號線的數(shù)據(jù)信號 則會經(jīng)由第二印刷電3各316回送。圖3B為一示意圖用來說明受測的數(shù)據(jù)信號是如何在一偶數(shù)數(shù)據(jù)線316 與第一測試板302的對應(yīng)的兩對SMA連接器306間傳輸。每一偶數(shù)信號線 316包含有兩低電壓差動信號(low voltage differntial signal, LVD)對，也就是說 每一偶數(shù)信號線316對應(yīng)到一接收對316R以及一傳送對316T。第一印刷電 路310被設(shè)計(jì)來在每一個接收對316R以及傳送對316T與對應(yīng)的SMA連接 器306間傳輸數(shù)據(jù)信號。每一個偶數(shù)信號可因此而經(jīng)由SMA連接器306傳送 到測試裝置307進(jìn)行測試。圖3C為一示意圖用來說明未受測的數(shù)據(jù)信號是如何由一奇數(shù)信號線318 回送到第一測試板302。如同偶數(shù)數(shù)據(jù)線316，每一偶數(shù)資料線318包含有兩 對LVDS(—對為接收對318R， 一對是傳送對318T)。第二印刷電路315被設(shè) 計(jì)來連接每一奇數(shù)信號線318對應(yīng)的傳送對318T到接收對318R。為被選擇受測的數(shù)據(jù)信號(在本實(shí)施例中為奇數(shù)信號線數(shù)據(jù)信號)因此而能被回送而不被傳送到測試裝置307。因?yàn)榈谝粶y試板302被設(shè)計(jì)來選擇性地測試偶數(shù)信號線數(shù)據(jù)信號，僅僅 需要在第一測試板302上設(shè)置一較小數(shù)目的SMA連接器306。由此一來，整 個第一測試板302的面積與其上的電路拉線復(fù)雜度將可因此而降低。當(dāng)偶數(shù) 數(shù)據(jù)線數(shù)據(jù)信號已經(jīng)被測試完畢后，奇數(shù)數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)信號可以經(jīng)由類 似的方法由第二測試板傳送到測試裝置進(jìn)行測試。圖4為一第二測試板402設(shè)計(jì)用來選擇性地傳送在奇數(shù)數(shù)據(jù)線的數(shù)據(jù)信 號到測試裝置進(jìn)行測試的一簡單示意圖。與第一測試寺反302類似，第二測試 板402包含有連接器404用來與橋接芯片301連接。第一測試板302另外包 含有多個SMA連接器406用來與測試裝置307、第三印刷電路410與第四印 刷電路415連接。第四印刷電路410用來傳送在連接器404與SMA連接器 406間傳輸?shù)氖軠y數(shù)據(jù)信號，而第三印刷電路415則是用來回傳未被選擇受 測的數(shù)據(jù)信號回到橋接芯片301。選擇經(jīng)由第四印刷電路410傳送的數(shù)據(jù)信 號可以是奇數(shù)數(shù)據(jù)信號線DS01,DS03,…DS15的數(shù)據(jù)信號，而未被選擇(未被 測試)經(jīng)由第三印刷電路415回送的數(shù)據(jù)信號則來自于偶數(shù)數(shù)據(jù)信號線DS02, DS04,…DS16。當(dāng)偶數(shù)數(shù)據(jù)信號線的數(shù)據(jù)信號經(jīng)由與第一測試板302的連接 而完成測試后，奇數(shù)數(shù)據(jù)線的奇數(shù)數(shù)據(jù)信號可以藉由跟第二測試板402的連 接以完成測試。借著分開測試奇數(shù)與偶數(shù)數(shù)據(jù)信號線的數(shù)據(jù)信號，可以簡化每一個測試 板的設(shè)計(jì)同時每個測試板的表面積(大小)也可因此而降低因?yàn)橹恍枰^少數(shù) 目的SMA連接器。雖然本發(fā)明的實(shí)施例中提到把數(shù)據(jù)信號線用奇數(shù)/偶數(shù)的 方式分類，其它種分類的方法同樣為本發(fā)明專利的涵蓋范圍。請同時參閱圖3A與圖4,圖5為本發(fā)明的PCIE擴(kuò)充裝置的PCIE規(guī)格 測試方法的流程圖。在初始步驟502中，有一數(shù)目的數(shù)據(jù)信號線需要被測試 的橋接芯片301被連接到第一測試板302。第一測試板302被設(shè)計(jì)來回送第 一部份數(shù)據(jù)信號線的數(shù)據(jù)信號如奇數(shù)數(shù)據(jù)線數(shù)據(jù)信號DSOl, DS03,…DS15同 時傳送剩下部份數(shù)據(jù)信號線的數(shù)據(jù)信號DS02, DS04,…DS16到測試裝置307。 步驟504測試經(jīng)由第一測試板302傳輸?shù)牡谝徊糠輸?shù)據(jù)信號。在第一部份數(shù) 據(jù)信號完成測試后，步驟506把第二測試板402與橋接芯片301連接用來把 已經(jīng)完成測試的第一部份數(shù)據(jù)信號回送到橋接芯片301，而把剩下的第二部份數(shù)據(jù)信號傳送到測試裝置307。步驟508則是針對第二部份數(shù)據(jù)信號進(jìn)行 測試。之后，所有在橋接芯片301上傳輸?shù)臄?shù)據(jù)信號都能因此而得到測試的 機(jī)會。如上述，此處說明的系統(tǒng)與方法可以藉由把待受測的數(shù)據(jù)信號分組成較 小的群組并對分組后的數(shù)據(jù)信號分別進(jìn)行測試，以獲得一種便利的PCIE擴(kuò)充 裝置的PCIE標(biāo)準(zhǔn)測試方法。當(dāng)每一個測試板所需要負(fù)擔(dān)的受測數(shù)據(jù)信號數(shù)目 能夠有效地降低，每個測試板的設(shè)計(jì)能得以筒化，其尺寸亦能獲得縮小。以上的說明例示了本發(fā)明的多種具體實(shí)施例，以及如何實(shí)施本發(fā)明的態(tài) 樣的范例。上面的范例、具體實(shí)施例、指令語意以及圖式都不應(yīng)該看待為唯 一的具體實(shí)施例，而是用來說明下列申請專利范圍所定義的本發(fā)明彈性與優(yōu) ,氨。
權(quán)利要求
1.一種用來測試符合外圍組件連接快速PCIE標(biāo)準(zhǔn)的方法，包括提供一PCIE擴(kuò)充裝置，其中該擴(kuò)充裝置上包含有多條信號線以傳輸多個數(shù)據(jù)信號；由該信號線傳送該數(shù)據(jù)信號至一測試板，其中該測試板被設(shè)計(jì)來回送一第一部份的數(shù)據(jù)信號至該擴(kuò)充裝置以及傳送一第二部份的數(shù)據(jù)信號至一測試裝置；以及測試該第二部份的數(shù)據(jù)信號是否符合PCIE標(biāo)準(zhǔn)。
2. 如權(quán)利要求l所述的方法，其中該第一部份的數(shù)據(jù)信號經(jīng)由該奇數(shù)信 號線傳輸數(shù)據(jù)信號，而該第二部份的數(shù)據(jù)信號通過該偶數(shù)信號線傳輸數(shù)據(jù)信，
3. 如權(quán)利要求l所述的方法，其中該第一部份的數(shù)據(jù)信號經(jīng)由偶數(shù)信號 線傳輸數(shù)據(jù)信號，而該第二部份的數(shù)據(jù)信號經(jīng)由該奇數(shù)信號線傳輸。
4. 如權(quán)利要求l所述的方法，其中經(jīng)由該信號線傳送該數(shù)據(jù)信號至該測 試板經(jīng)由一高密度纜線連接VHDCI連接器。
5. 如權(quán)利要求4所述的方法，其中經(jīng)由該信號線傳送該數(shù)據(jù)信號至該測 試板包含有經(jīng)由該VHDCI連接器連接該測試板到該P(yáng)CIE擴(kuò)充裝置的一橋接 芯片。
6. 如權(quán)利要求l所述的方法，其中每一該數(shù)據(jù)線包含有兩對差動電壓信，
7. 如權(quán)利要求6所述的方法，其中該每兩對差動電壓信號包含有一接收 對以及一傳送只十。
8. 如權(quán)利要求7所述的方法，其中該測試板被設(shè)計(jì)來連接該第一部份的 數(shù)據(jù)信號由其該對應(yīng)的接收對至該對應(yīng)的傳送對傳送。
9. 如權(quán)利要求l所述的方法，其進(jìn)一步包含經(jīng)由該信號線傳送該數(shù)據(jù)信號至一第二測試板，該第二測試板被設(shè)計(jì)來 回送該第二部份的數(shù)據(jù)信號至該擴(kuò)充裝置以及傳送該第一部份的數(shù)據(jù)信號至 該測試裝置；以及測試該第 一部份的數(shù)據(jù)信號是否符合PCIE標(biāo)準(zhǔn)。
10. —種用來測試符合外圍組件連接快速PCIE標(biāo)準(zhǔn)，包含一 PCIE擴(kuò)充裝置，該擴(kuò)充裝置包含有多條信號線用來傳輸?shù)亩鄠€數(shù)據(jù)信至少一第一測試板，該第一測試板包含多個第一印刷電路用來回送至少 一第一部份的數(shù)據(jù)信號、和多個第二印刷電路用來傳送至少一第二部份的數(shù)據(jù)信號至多個第一連接器進(jìn)行測試；以及一第二測試板，該第二測試板包含有多個第三印刷電路用來回送該第二 部份的數(shù)據(jù)信號、和多個第四印刷電路用來傳送該第一部份的數(shù)據(jù)信號至多 個第二連接器進(jìn)行測試。
11. 如權(quán)利要求IO所述的系統(tǒng)，其中該第一部份的數(shù)據(jù)信號經(jīng)由該奇數(shù) 信號線傳輸數(shù)據(jù)信號，而該第二部份的數(shù)據(jù)信號通過該偶數(shù)信號線傳輸數(shù)據(jù) 信號。
12. 如權(quán)利要求IO所述的系統(tǒng)，其中該第一部份的數(shù)據(jù)信號經(jīng)由偶數(shù)信 號線傳輸數(shù)據(jù)信號，而該第二部份的數(shù)據(jù)信號經(jīng)由該奇數(shù)信號線傳輸。
13. 如權(quán)利要求IO所述的系統(tǒng)，其中該第一測試板或該第二測試板包含 有一高密度纜線連接VHDCI連接器用來與該擴(kuò)充裝置連接。
14. 如權(quán)利要求13所述的系統(tǒng)，其中該VHDCI連接器用來與該P(yáng)CIE 擴(kuò)充裝置的一橋接芯片連接。
15. 如權(quán)利要求IO所述的系統(tǒng)，其中每一該數(shù)據(jù)線包含有兩對差動電壓 信號。
16. 如權(quán)利要求15所述的系統(tǒng)，其中該每兩對差動電壓信號包含有一接 收對以及一傳送對。
17. 如權(quán)利要求16所述的系統(tǒng)，其中該第一印刷電路用來連接回送該第 一部份的數(shù)據(jù)信號由其該對應(yīng)的接收對至該對應(yīng)的傳送對。
18. 如權(quán)利要求16所述的系統(tǒng)，其中該第三印刷電路用來連接回送該第 二部份的數(shù)據(jù)信號由其該對應(yīng)的接收對至該對應(yīng)的傳送對。
19. 如權(quán)利要求IO所述的系統(tǒng)，其中該第一連接器與該第二連接器包含 有次微版本A連接器。
全文摘要
本發(fā)明揭露了一種用來測試一外圍組件連接快速(Peripheral Component Interconenct Express，PCIE)標(biāo)準(zhǔn)擴(kuò)充裝置、特別是在其上的信號線所傳輸?shù)男盘柺欠穹螾CIE標(biāo)準(zhǔn)的系統(tǒng)與方法。具體實(shí)施例揭示一種測試方法，包括從信號線傳送數(shù)據(jù)信號到一測試板，其中該測試板被設(shè)計(jì)成能回送一第一部份數(shù)據(jù)到信號線但是把第二部分?jǐn)?shù)據(jù)信號傳送到測試裝置；以及測試第二部份數(shù)據(jù)信號是否符合PCIE標(biāo)準(zhǔn)。第一部分?jǐn)?shù)據(jù)信號則是通過另外的一第二測試板進(jìn)行測試，該第二測試板能將第二部分?jǐn)?shù)據(jù)信號回送到信號線而把第一部分?jǐn)?shù)據(jù)信號傳送到測試裝置。
文檔編號G06F13/38GK101566962SQ20081009232
公開日2009年10月28日 申請日期2008年4月22日 優(yōu)先權(quán)日2008年4月22日
發(fā)明者源 李 申請人:輝達(dá)公司