專利名稱：利用多區(qū)塊訪問存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的實(shí)施例涉及微處理器領(lǐng)域，更具體地涉及存儲(chǔ)器組織。
技術(shù)背景在典型的處理器系統(tǒng)中，通常將存儲(chǔ)器組織為存儲(chǔ)元件的線性尋址陣列。該 組織適用于代碼或程序存儲(chǔ)器，因?yàn)槌绦蛑械闹噶畋豁樞虻貓?zhí)行。對(duì)于某些類型的 數(shù)據(jù)存儲(chǔ)或?qū)τ谀承┐鎯?chǔ)器操作，線性組織可能是效率低下的。在很多應(yīng)用中期望根據(jù)由特定應(yīng)用操作的數(shù)據(jù)結(jié)構(gòu)來組織存儲(chǔ)器。例如，在圖形和成像應(yīng)用中，基本的數(shù)據(jù)結(jié)構(gòu)是二維(2-D)陣列。除提供基本數(shù)據(jù)塊外，2-D 陣列還可用于構(gòu)造多維陣列。利用現(xiàn)有的存儲(chǔ)器組織訪問2-D陣列可引起導(dǎo)致低 效的處理開銷。此外，屏幕刷新一般一次在一條掃描線上操作，因此在存儲(chǔ)器組織 更線性時(shí)受益。


通過參考以下用于說明本發(fā)明的實(shí)施例的描述和附圖將最好地理解本發(fā)明的實(shí)施例。附圖中圖1A是示出其中可實(shí)施本發(fā)明的一個(gè)實(shí)施例的系統(tǒng)的圖示。圖1B是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的圖形系統(tǒng)的圖示。圖1C是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的服務(wù)器/計(jì)算機(jī)系統(tǒng)的圖示。圖2A是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的分區(qū)塊的(tiled)存儲(chǔ)器訪問的圖示。圖2B是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例具有存儲(chǔ)器子通道的分區(qū)塊的存儲(chǔ)器訪問的圖示。圖3A是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的訪問控制器的圖示。 圖3B是示出利用根據(jù)本發(fā)明的一個(gè)實(shí)施例的訪問控制器的垂直分區(qū)塊的存 儲(chǔ)器訪問的圖示。圖3C是示出利用根據(jù)本發(fā)明的一個(gè)實(shí)施例的訪問控制器的水平分區(qū)塊的存
儲(chǔ)器訪問的圖示。圖4是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的地址前混合電路(address pre-swizzle circuit)的圖示。圖5是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的地址后混合電路(address post-swizzle circuit)圖示。圖6A是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的數(shù)據(jù)引導(dǎo)(steering)電路的構(gòu)造的圖示。圖6B是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的數(shù)據(jù)引導(dǎo)電路的圖示。 圖7是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例用于訪問存儲(chǔ)器的過程的流程圖示。 圖8是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例為數(shù)據(jù)引導(dǎo)電路選擇配置的過程的流 程圖示。圖9是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例生成N組子通道地址位的過程的流程圖示。
具體實(shí)施方式
本發(fā)明的實(shí)施例是一種用于控制存儲(chǔ)器訪問的技術(shù)。數(shù)據(jù)引導(dǎo)電路連接到存 儲(chǔ)器的N個(gè)子通道，從而為包括分區(qū)塊和未分區(qū)塊的存儲(chǔ)器訪問的存儲(chǔ)器訪問類 型根據(jù)訪問控制信號(hào)和與N個(gè)子通道相關(guān)聯(lián)的子通道標(biāo)識(shí)符來動(dòng)態(tài)引導(dǎo)數(shù)據(jù)。分 區(qū)塊的存儲(chǔ)器訪問包括水平和垂直分區(qū)塊的存儲(chǔ)器訪問。地址前混合電路使地址線 適用于特定類型的訪問。根據(jù)訪問控制信號(hào)和經(jīng)調(diào)節(jié)的地址位來配置數(shù)據(jù)引導(dǎo)電 路。地址后混合電路根據(jù)訪問控制信號(hào)和子通道標(biāo)識(shí)符來生成至N個(gè)子通道的子 通道地址位。在以下的描述中，陳述了眾多特定的細(xì)節(jié)。然而，應(yīng)理解可在沒有這些特定 的細(xì)節(jié)的情況下實(shí)施本發(fā)明的實(shí)施例。在其它的例子中，沒有示出公知的電路、結(jié) 構(gòu)和技術(shù)，以免使本發(fā)明的難以理解?？蓪⒈景l(fā)明的一個(gè)實(shí)施例描述為進(jìn)程， 一般將該進(jìn)程描述為流程圖、流程圖 解、結(jié)構(gòu)圖或框圖。盡管流程圖將操作描述為順序進(jìn)程，但很多操作可并行或同時(shí) 執(zhí)行。流程圖中的環(huán)路或迭代可由單個(gè)迭代來描述。應(yīng)理解，維持環(huán)路索引或計(jì)數(shù) 器以更新相關(guān)聯(lián)的計(jì)數(shù)器或指針。此外，可重新安排操作的順序。進(jìn)程在其操作完 成時(shí)終止。進(jìn)程可對(duì)應(yīng)于方法、程序、過程等。框圖可包含描述元件、項(xiàng)、組件、 器件、單元、子單元、結(jié)構(gòu)、方法、進(jìn)程、功能、操作、功能性、任務(wù)等的塊或模
塊?？勺詣?dòng)或手動(dòng)地執(zhí)行功能性或操作。圖1A是示出其中可實(shí)施本發(fā)明的一個(gè)實(shí)施例的系統(tǒng)10的圖示。系統(tǒng)10表示利用10吉比特以太網(wǎng)的局域網(wǎng)(LAN)。系統(tǒng)10包括兩個(gè)校園20和40以及鏈路22。校園20和40中的每一個(gè)都表示利用網(wǎng)絡(luò)互連來將個(gè)人計(jì)算機(jī)(PC)、工作站 和服務(wù)器連接起來的企業(yè)。它們可具有10吉比特以太網(wǎng)下行鏈路的多個(gè) 1000BASE-X或1000BASE-T節(jié)段的集合。鏈路22可以是跨越遠(yuǎn)距離(例如，40km) 連接兩校園20和40的單模光纖鏈路。分組或數(shù)據(jù)的傳輸可與利用諸如里得-所羅 門(Reed-Solomon)碼之類的糾錯(cuò)碼的糾錯(cuò)一起進(jìn)行。校園20和40可在其基礎(chǔ)結(jié)構(gòu)上相互類似。每一個(gè)校園中的網(wǎng)絡(luò)可包括建筑 物、數(shù)據(jù)中心或計(jì)算機(jī)房。校園20可包括諸如交換機(jī)/路由器24和交換機(jī)/路由器 28之類的交換機(jī)/路由器以及LAN 30。校園40可包括諸如交換機(jī)/路由器42和交 換機(jī)/路由器46之類的交換機(jī)/路由器以及LAN 48。交換機(jī)/路由器24和42 —般位 于相應(yīng)校園的邊緣。它們經(jīng)由鏈路22連接在一起。經(jīng)由多模光纖鏈路26跨越較短 的距離(例如，30-80米)以高達(dá)每秒10吉比特的速度(Gbps)來連接交換機(jī)/路由 器24和28。交換機(jī)/路由器28連接到LAN30。類似地，經(jīng)由多模光纖鏈路44跨 越較短的距離(例如，30-80米)以高達(dá)每秒10吉比特的速度(Gbps)來連接交換機(jī) /路由器42和46。交換機(jī)/路由器46連接到LAN 48。LAN 30提供至諸如服務(wù)器32和個(gè)人計(jì)算機(jī)(PC)/工作站34之類的服務(wù)器、PC 或工作站的連接。類似地，LAN 48提供至諸如服務(wù)器50和PC/工作站52之類的 服務(wù)器、PC或工作站的連接。服務(wù)器32或50提供特定的操作以支持計(jì)算環(huán)境。 它們可以是連接到各個(gè)打印機(jī)的打印服務(wù)器、連接到諸如磁帶機(jī)、廉價(jià)磁盤冗余陣 列(RAID)之類的大容量存儲(chǔ)設(shè)備的存儲(chǔ)服務(wù)器、提供諸如視頻、音頻或圖形之類 的多媒體服務(wù)的媒體服務(wù)器或具有特定功能的任何服務(wù)器。每種服務(wù)器一般包括具 有至相應(yīng)的LAN的網(wǎng)絡(luò)連接的一個(gè)或多個(gè)網(wǎng)絡(luò)接口卡。圖IB是示出其中可實(shí)施本發(fā)明的一個(gè)實(shí)施例的圖形系統(tǒng)60的圖示。圖形系 統(tǒng)60包括圖形控制器65、存儲(chǔ)器控制器70、存儲(chǔ)器80、像素處理器85、顯示處 理器90。數(shù)模轉(zhuǎn)換器(DAC)95以及顯示監(jiān)視器97。圖形控制器60是具有執(zhí)行諸如快速直線繪制、二維(2-D)和三維(3-D)圖形渲 染功能、明暗處理、反圖形失真、多邊形渲染、透明效果、顏色空間轉(zhuǎn)換、a混合、 色度鍵控等圖形操作的圖形能力。存儲(chǔ)器控制器(MC)70執(zhí)行存儲(chǔ)器控制功能，并 可包括用于控制存儲(chǔ)器訪問的訪問控制器75。訪問控制器75向包括分區(qū)塊的和未
分區(qū)塊的存儲(chǔ)器訪問的存儲(chǔ)器80提供訪問控制。存儲(chǔ)器80包括SRAM或DRAM 存儲(chǔ)設(shè)備。可將存儲(chǔ)設(shè)備組織成N個(gè)子通道82()至82N。子通道82()至82n可接口 到訪問控制器75。存儲(chǔ)設(shè)備存儲(chǔ)由圖形控制器60處理的圖形數(shù)據(jù)。像素處理器85是專用的圖形引擎，它可執(zhí)行特殊且復(fù)雜的圖形功能，諸如幾 何計(jì)算、仿射變換、模型視圖投影、3-D裁剪等。像素處理器85還接口到存儲(chǔ)器 控制器70以訪問存儲(chǔ)器80和/或圖形控制器65。顯示處理器90處理圖形數(shù)據(jù)的顯 示，并執(zhí)行諸如調(diào)色板表查找、同步化、背光控制器、視頻處理等顯示相關(guān)的功能。 DAC 95將數(shù)字顯示數(shù)字?jǐn)?shù)據(jù)轉(zhuǎn)換成至顯示監(jiān)視器97的模擬視頻信號(hào)。顯示監(jiān)視 器97是可在屏幕上顯示圖形信息用于觀看的任何顯示監(jiān)視器。顯示監(jiān)視器可以是 陰極射線管(CRT)監(jiān)視器、電視(TV)機(jī)、液晶顯示器(LCD)、平板或數(shù)字CRT。圖1C是示出其中可實(shí)施本發(fā)明的一個(gè)實(shí)施例的工作站34/52的圖示。工作站 34/52可包括處理器單元110、存儲(chǔ)器控制器(MC)120、存儲(chǔ)器130、輸入/輸出控制 器(IOC)140、互連145、大容量存儲(chǔ)接口 150、輸入/輸出(I/0)設(shè)備147,至147K以 及網(wǎng)絡(luò)接口卡(NIC)160。工作站34/52可或多或少地包括上述組件。處理器單元110表示任何類型的體系結(jié)構(gòu)的中央處理單元，諸如利用超線程、 安全、網(wǎng)絡(luò)、數(shù)字媒體技術(shù)的處理器、單核處理器、多核處理器、嵌入式處理器、 移動(dòng)處理器、微控制器、數(shù)字信號(hào)處理器、超標(biāo)量計(jì)算機(jī)、向量處理器、單指令多 數(shù)據(jù)(SIMD)計(jì)算機(jī)、復(fù)雜指令集計(jì)算機(jī)(CISC)、精簡(jiǎn)指令集計(jì)算機(jī)(RISC)、超長(zhǎng)指 令字(VLIW)或混合式體系結(jié)構(gòu)。MC 120提供諸如存儲(chǔ)器130和ICO 140之類的存儲(chǔ)器和輸入/輸出設(shè)備的控制 和配置?？蓪C120集成到芯片組，該芯片組集成了諸如圖形、媒體、隔離執(zhí)行 模式、主機(jī)-外圍總線接口、存儲(chǔ)器控制、電源管理等多種功能。MC 120或MC 120 中的存儲(chǔ)器控制器功能可集成在處理器單元110中。在某些實(shí)施例中，處理器單元 110內(nèi)部或外部的存儲(chǔ)器控制器可為處理器單元110中的所有核或處理器工作。在 其它實(shí)施例中，它可包括可分開地為處理器單元110中的不同的核或處理器工作的 不同的部分。MC 120可包括訪問控制器125以控制對(duì)存儲(chǔ)器130的訪問。訪問控 制器125可允許將存儲(chǔ)器訪問的動(dòng)態(tài)配置成為分區(qū)塊和未分區(qū)塊的存儲(chǔ)器訪問。存儲(chǔ)器130存儲(chǔ)系統(tǒng)代碼和數(shù)據(jù)。存儲(chǔ)器130通常以動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器 (DRAM)、靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)或包括不需要刷新的存儲(chǔ)器的任何其它 類型的存儲(chǔ)器來實(shí)現(xiàn)。主存儲(chǔ)器130可包括多通道存儲(chǔ)設(shè)備，諸如類似于圖1B 所示的在存儲(chǔ)器80中使用的那些存儲(chǔ)器的DRAM。DRAM可包括具有每秒8.59
吉字節(jié)(GB/s)的帶寬的存儲(chǔ)器控制器。DRAM可以是同步DRAM (SDRAM)、 單數(shù)據(jù)率(SDR) SDRAM、擴(kuò)充數(shù)據(jù)輸出(EDO) DRAM、雙數(shù)據(jù)率(DDR) SDRAM、雙數(shù)據(jù)率二(DDR2) SDRAM、 Rambus DRAM (RDRAM R)、極速數(shù) 據(jù)率(XDR)或XDR II。 RDRAM和XDR是Rambus的注冊(cè)商標(biāo)。DDR通過在 時(shí)鐘的上升沿和下降沿兩者上傳輸數(shù)據(jù)來使傳輸速率加倍，并且可將DDR封 裝在雙列直插存儲(chǔ)器模塊(DIMM)中。這有效的加倍了傳輸速率，而不增加前端 總線(FSB)的頻率。DDR2利用各種技術(shù)來增加數(shù)據(jù)率，諸如用于消除芯片上的 過度信號(hào)噪聲的管芯上的終端、預(yù)取緩沖器和片外的驅(qū)動(dòng)器。片外的驅(qū)動(dòng)器可 利用校準(zhǔn)技術(shù)來彼此相對(duì)校準(zhǔn)差分?jǐn)?shù)據(jù)選通。通過校準(zhǔn)，斜坡電壓對(duì)于緩沖阻 抗被優(yōu)化，以在上升沿和下降沿降低過沖或下沖。XDR或XDR II將差分Rambus 信號(hào)級(jí)(DRSL)用于可擴(kuò)展高速點(diǎn)對(duì)點(diǎn)雙向數(shù)據(jù)信號(hào)，并可將Rambus信號(hào)級(jí) (RSL)用于至多個(gè)設(shè)備的源同步總線地址(bussed address)和命令信號(hào)。存儲(chǔ)器 130中使用的存儲(chǔ)設(shè)備可在諸如100 MHz、 133 MHz、 166 MHz、 266 MHz、 333 MHz、 400 Mhz、 1 GHz或擴(kuò)展至8 GHz等任何適當(dāng)?shù)臅r(shí)鐘頻率下工作。它們 可用任何封裝技術(shù)來封裝，包括球柵陣列(BGA)、 DIMM、粘貼或模塊。在一 個(gè)實(shí)施例中，存儲(chǔ)器130包括N個(gè)子通道132o至132N。N個(gè)子通道132o至132N 中的每一個(gè)可對(duì)應(yīng)于一個(gè)或多個(gè)存儲(chǔ)設(shè)備。N個(gè)子通道132o至132n可接口到 訪問控制器125。圖形處理器135是能提供圖形功能的任何處理器。圖形處理器135還可集成 到MC120以形成圖形和存儲(chǔ)器控制器(GMC)。圖形處理器135可以是顯卡，諸如 經(jīng)由圖形端口接口到MC 120的圖形性能加速器(AGP)卡，上述圖形端口諸如可以 是用于圖形控制器的加速圖形端口(AGP)或PCI快速端口。圖形處理器135提供至 顯示監(jiān)視器137的接口 ，顯示監(jiān)視器137諸如可以是標(biāo)準(zhǔn)逐行掃描監(jiān)視器、電視(TV) 輸出設(shè)備以及轉(zhuǎn)換最小差分信號(hào)(TMDS)控制器。顯示監(jiān)視器137可以是諸如陰極 射線管(CRT)監(jiān)視器、TV機(jī)、液晶顯示器(LCD)、平板以及數(shù)字CRT。ICO 140具有設(shè)計(jì)成支持I/O功能的多種功能。IOC 140還可與芯片組集成在 一起，或與MC 120分離以執(zhí)行I/O功能。IOC 140可包括多個(gè)接口和I/O功能， 諸如外圍組件互連(PCI)總線接口 、處理器接口 、中斷控制器、直接存儲(chǔ)器訪問(DMA) 控制器、電源管理邏輯、定時(shí)器、系統(tǒng)管理總線(SMBus)、通用串行總線(USB)接 口、大容量存儲(chǔ)接口、低引腳數(shù)(LPC)接口、無線互連、直接媒體接口(DMI)等。互連145提供至外圍設(shè)備的接口?；ミB145可以是點(diǎn)對(duì)點(diǎn)的，或連接到多個(gè)
設(shè)備。為了清楚起見，沒有示出所有的互連?？深A(yù)想互連145可包括任何互連或總線，諸如外圍組件互連(PCI)、 PCI快速、通用串行總線(USB)、小型計(jì)算機(jī)系統(tǒng)接 口(SCSI)、串行SCSI以及直接媒體接口(DMI)等。大容量存儲(chǔ)接口 150接口到大容量存儲(chǔ)設(shè)備以存儲(chǔ)諸如代碼、程序、文件、 數(shù)據(jù)和應(yīng)用程序之類的檔案信息。大容量存儲(chǔ)接口可包括SCSI、串行SCSI、先進(jìn) 技術(shù)附連(ATA)(并行禾tl/或串行)、集成驅(qū)動(dòng)電子電路(IDE)、增強(qiáng)型IDE、 ATA分 組接口(ATAPI)等。大容量存儲(chǔ)設(shè)備可包括致密盤(CD)只讀存儲(chǔ)器(ROM)152、數(shù) 字視頻/通用盤(DVD)153、軟盤驅(qū)動(dòng)器154和硬盤驅(qū)動(dòng)器155、磁帶驅(qū)動(dòng)器156以 及任何其他磁或光存儲(chǔ)設(shè)備。大容量存儲(chǔ)設(shè)備提供了用于讀取機(jī)器可訪問介質(zhì)的機(jī) 構(gòu)。I/O設(shè)備147!至147K可包括用于執(zhí)行I/O功能的任何I/O設(shè)備。I/O設(shè)備147, 至147K的例子包括用于輸入設(shè)備(例如，鍵盤、鼠標(biāo)、跟蹤球、點(diǎn)擊設(shè)備)的控制 器、媒體卡(例如，音頻、視頻、圖形顯示)、網(wǎng)卡以及任何其他的外圍控制器。NIC 160向工作站34/52提供網(wǎng)絡(luò)連接。NIC 160可生成中斷作為通信事務(wù)處 理的一部分。在一個(gè)實(shí)施例中，NIC 160與32位和64位外圍組件互連(PCI)總線標(biāo) 準(zhǔn)兼容。它一般遵守PCI局部總線版本2.2、 PCI-X局部總線版本1.0或PCI-Epress 標(biāo)準(zhǔn)。處理系統(tǒng)中可有一個(gè)以上的NIC 160。通常，NIC 160支持標(biāo)準(zhǔn)以太網(wǎng)最小 和最大幀大小(64至1518字節(jié))、幀格式以及電氣和電子工程師協(xié)會(huì)(IEEE)802.2局 部鏈路控制(LLC)規(guī)范(Institute of Electronics and Electrical Engineers (IEEE) 802.2 Local Link Control (LLC) specifications)。它還支持全雙工吉比特以太網(wǎng)接口 、基于 幀的流量控制以及限定有線以太網(wǎng)的物理層和數(shù)據(jù)鏈路層的其他標(biāo)準(zhǔn)。它可支持由 IEEE 802.3ab定義的銅吉比特以太網(wǎng)或由IEEE 802.3z定義的光纖吉比特以太網(wǎng)。NIC 160也可以是諸如小型計(jì)算機(jī)系統(tǒng)接口(SCSI)主機(jī)適配器或光纖通道(FC) 主機(jī)適配器之類的主機(jī)總線適配器(HBA)。 SCSI主機(jī)適配器可包括板上硬件或固 件以執(zhí)行SCSI事務(wù)，或者包括適配器基本輸入/輸出系統(tǒng)(BIOS)以從SCSI設(shè)備導(dǎo) 入或配置SCSI主機(jī)適配器。FC主機(jī)適配器可被用于接口到光纖通道總線。它可 以在帶有與1Gbps光纖通道存儲(chǔ)區(qū)域網(wǎng)絡(luò)(SAN)協(xié)商的自動(dòng)速度的高速(例如， 2Gbps)下工作。它可由適當(dāng)?shù)墓碳蜍浖С郑宰兿虮镜睾瓦h(yuǎn)程的HBA的發(fā)現(xiàn)、 報(bào)告和管理提供帶內(nèi)FC或帶外因特網(wǎng)協(xié)議(IP)支持。它可具有幀級(jí)多路復(fù)用和亂 序幀重組、用于光纖支持的板上上下文高速緩存以及具有硬件奇偶校驗(yàn)碼和循環(huán)冗 余碼(CRC)支持的端對(duì)端數(shù)據(jù)保護(hù)。 圖2A是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的分區(qū)塊存儲(chǔ)器訪問200A的圖示。分 區(qū)塊存儲(chǔ)器訪問200A包括存儲(chǔ)器的矩形區(qū)205。矩形區(qū)205是一存儲(chǔ)器塊的存儲(chǔ) 器尋址的邏輯表示。它包括被組織為P列Q行的二維陣列的許多存儲(chǔ)器塊。在該 說明性例子中，P-4且Q:4。塊中的每一個(gè)都可包括多個(gè)字節(jié)。在該例子中，每 一個(gè)塊含有16個(gè)字節(jié)。正如本領(lǐng)域的技術(shù)人員已知的，矩形區(qū)域205可包括具有 任何數(shù)量的行和列的任何數(shù)量的塊，只要行和列的數(shù)量相同即可。此外，每一個(gè)塊 可包括任何數(shù)量的字節(jié)。因?yàn)榇鎯?chǔ)器尋址是面向字節(jié)的，所以相連塊的地址由16或000010H移位，其 中H表示十六進(jìn)至記法。以下，地址是十六進(jìn)制的。矩形區(qū)205包括被組織成4x4 二維(2-D)陣列的16個(gè)相連的塊。該4x4 2-D陣列被稱為一個(gè)區(qū)塊(tile)。如圖所 示，假設(shè)第一塊的地址是OOO，則接下來的各塊的地址是010、 020、 030、 040等。區(qū)205可對(duì)應(yīng)于64字節(jié)存儲(chǔ)器訪問。這可對(duì)應(yīng)于四條高速緩存線?？捎袃煞N 類型的存儲(chǔ)器訪問分區(qū)塊的存儲(chǔ)器訪問和未分區(qū)塊的存儲(chǔ)器訪問。在典型的未分 區(qū)塊的存儲(chǔ)器訪問中，8個(gè)被連續(xù)尋址的8字節(jié)塊每次傳輸一個(gè)。在本發(fā)明的分區(qū) 塊存儲(chǔ)器訪問中，連續(xù)的被尋址字節(jié)不是被連續(xù)尋址的。分區(qū)塊的存儲(chǔ)器訪問可包 括兩種類型水平分區(qū)塊存儲(chǔ)器訪問和垂直分區(qū)塊存儲(chǔ)器訪問。本質(zhì)上，未分區(qū)塊 和水平分區(qū)塊的存儲(chǔ)器訪問的差別在于如何將數(shù)據(jù)分布在子通道上。未分區(qū)塊的存 儲(chǔ)器訪問的字節(jié)順序與分區(qū)塊訪問的字節(jié)順序不同。訪問分區(qū)塊區(qū)域的應(yīng)用程序可 使用未分區(qū)塊的訪問，只要相應(yīng)地重新排序字節(jié)順序即可。對(duì)于存儲(chǔ)器205，可有兩種類型的存儲(chǔ)器訪問水平訪問210和垂直訪問220。 水平訪問210包括四個(gè)水平訪問212、214、216和218。每一個(gè)水平訪問對(duì)應(yīng)于1x64 字節(jié)的塊。水平訪問210可適用于諸如顯示器刷新之類的存儲(chǔ)器操作，其中表示單 根掃描線的像素值的數(shù)據(jù)被連續(xù)訪問。垂直訪問220包括四個(gè)垂直訪問222、 224、 226和228。每一個(gè)訪問對(duì)應(yīng)于4x16字節(jié)的塊。垂直訪問模式可適用于諸如渲染之 類的圖形或成像操作。圖2B是根據(jù)本發(fā)明的一個(gè)實(shí)施例示出具有存儲(chǔ)器子通道的分區(qū)塊存儲(chǔ)器訪 問200B的圖示。分區(qū)塊存儲(chǔ)器訪問200B可包括存儲(chǔ)器區(qū)245和存儲(chǔ)器的子通道。 子通道是被分配成對(duì)應(yīng)于諸如矩形區(qū)205之類的區(qū)塊中的一塊或多塊的存儲(chǔ)設(shè)備 的邏輯劃分。出于簡(jiǎn)單起見，矩形區(qū)205可以是被分成分配給N個(gè)子通道250、251、 252和254的NxN個(gè)塊的正方形區(qū)。每一個(gè)子通道中的物理存儲(chǔ)設(shè)備的數(shù)量取決 于存儲(chǔ)設(shè)備組織和矩形區(qū)205中的塊的大小。例如，如果將每一個(gè)設(shè)備組織為1 字節(jié)寬，并且每一個(gè)塊包括2字節(jié)，并且有4x4個(gè)塊，則可有四個(gè)子通道并且每一 個(gè)子通道可對(duì)應(yīng)于兩個(gè)存儲(chǔ)設(shè)備?？蓪⒎謪^(qū)塊的存儲(chǔ)器區(qū)245分成4x4個(gè)塊。可將這些塊分配給子通道使得任 何行或任何列可包含不同的子通道分配。每一個(gè)行可包含分配給每一個(gè)子通道的存 儲(chǔ)器塊，并且每一列可包含分配給每一個(gè)子通道的存儲(chǔ)器塊。在該例子中，如圖所 示，4個(gè)子通道250、 251、 252和253被水平地或垂直地分配給塊。分區(qū)塊的存儲(chǔ) 器訪問200B可包括水平分區(qū)塊的存儲(chǔ)器訪問260和垂直分區(qū)塊的存儲(chǔ)器訪問270。 水平分區(qū)塊存儲(chǔ)器訪問260可包括水平分區(qū)塊存儲(chǔ)器訪問262、 264、 266和268。 它們中的每一個(gè)都水平地訪問存儲(chǔ)器塊。類似地，垂直分區(qū)塊存儲(chǔ)器訪問270可包 括垂直分區(qū)塊存儲(chǔ)器訪問272、 274、 276和278。它們中的每一個(gè)都垂直地訪問存 儲(chǔ)器塊。子通道向分區(qū)塊的存儲(chǔ)器區(qū)245的分配塊可影響由處理器110生成的地址位 和各個(gè)子通道處地址位之間的映射。以下，假設(shè)由處理器110或存儲(chǔ)器控制器120 生成的地址位包括用于32位地址范圍和16字節(jié)數(shù)據(jù)的位A31-A4。正如本領(lǐng)域的 技術(shù)人員已知的，可采用任何地址范圍和任何數(shù)據(jù)大小。在分區(qū)塊的塊245中所示的映射如下 將子通道O分配給塊OOO-OOF、 090-09F、 060-06F以及OFO-OFF。
將子通道1分配給塊040-04F、 0D0-ODF、 020-02F以及OBO-OBF。
將子通道2分配給塊080-08F、 OIO-OIF、 OEO -OEF以及070 — 07F。
將子通道3分配給塊OCO —OCF、 050 —05F、 OAO — OAF以及030 — 03F。應(yīng)注意，可采用其它的映射或分配，只要每一行和每一列包含分配給子通道 中的每一個(gè)的塊即可。子通道可由子通道標(biāo)識(shí)符來識(shí)別。對(duì)于四個(gè)子通道，子通道標(biāo)識(shí)符可包括2 位SC1和SCO。每一個(gè)16字節(jié)塊被映射到的子通道可以是16字節(jié)塊的基地址的 邏輯函數(shù)。對(duì)于以上的映射， 一個(gè)這樣的函數(shù)是異-OR(XOR)函數(shù)。利用該函數(shù)， 可將子通道標(biāo)識(shí)符位定義為地址位A7-A4的函數(shù)，如下SC1=A4X0RA7 (la)SC0 = A5XORA6 (lb)注意，這些等式適用于以上的分配或映射。對(duì)于其它的分配或映射，可有不 同的等式?；蛘?，給出地址位A5-A4和對(duì)應(yīng)的子通道標(biāo)識(shí)符位SC1和SCO，就可 獲得地址位A7—A6。對(duì)于以上的分配和映射，可獲得關(guān)于垂直分區(qū)塊存儲(chǔ)器訪問
的地址位A7-A6:A7 = A4XORSCl (2a) A6 = A5 XOR SCO (2b)圖3A是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的圖1B/1C中所示的訪問控制器75/125 的圖示。訪問控制器75/125包括數(shù)據(jù)引導(dǎo)電路310、解碼電路320、地址前混合電 路330和地址后混合電路335o至3353以及子通道接口 340。至3403。對(duì)于該說明性 的例子，假設(shè)有示為數(shù)據(jù)傳輸350的每一個(gè)至/自子通道的8字節(jié)的8個(gè)傳輸。這 些傳輸對(duì)應(yīng)于64字節(jié)傳輸360。地址前混合電路330可在訪問控制器75/125內(nèi)， 或者在訪問控制器75/125外部的需要分區(qū)塊存儲(chǔ)器訪問的組件中。對(duì)于水平分區(qū)塊的存儲(chǔ)器訪問和未分區(qū)塊的存儲(chǔ)器訪問，地址位A7-A6編碼 待訪問的區(qū)塊中的行。對(duì)于垂直分區(qū)塊的存儲(chǔ)器訪問，地址位A5-A4編碼待訪問 的列。地址前混合電路330示出在垂直訪問中待訪問的列的指定的一個(gè)實(shí)施例。在 該實(shí)施例中，在垂直訪問期間，地址位A6和A7分別由地址位A5和A4取代。分區(qū)塊的存儲(chǔ)器訪問如圖2B所示包括水平和垂直分區(qū)塊的存儲(chǔ)器訪問。訪問 控制信號(hào)包括用以選擇分區(qū)塊的存儲(chǔ)器訪問的分區(qū)塊控制信號(hào)(TILED)、以及用以 在該分區(qū)塊控制信號(hào)被斷言(asserted)時(shí)選擇垂直分區(qū)塊的存儲(chǔ)器訪問的垂直控制 信號(hào)(VERT)。當(dāng)TILED被否定或去斷言時(shí)，VERT變得無關(guān)。解碼電路320解碼訪問控制信號(hào)TILED和VERT。當(dāng)TILED和VERT之一被 去斷言時(shí)(例如，邏輯0)，解碼電路320的輸出VERT'使能未分區(qū)塊的或水平分區(qū) 塊的存儲(chǔ)器訪問模式。當(dāng)TILED和VERT兩者都被斷言時(shí)(例如，邏輯1)，解碼電 路320的輸出VERT'使能垂直分區(qū)塊的存儲(chǔ)器訪問模式。在一個(gè)實(shí)施例中，解碼 電路320可由AND門來實(shí)現(xiàn)。數(shù)據(jù)引導(dǎo)電路310根據(jù)訪問控制信號(hào)為數(shù)據(jù)引導(dǎo)選擇配置。在存儲(chǔ)器訪問類 型是具有調(diào)節(jié)地址位的第一組值的未分區(qū)塊的存儲(chǔ)器訪問、水平分區(qū)塊的存儲(chǔ)器訪 問或垂直分區(qū)塊的存儲(chǔ)器訪問時(shí)，數(shù)據(jù)引導(dǎo)電路310選擇第一配置。調(diào)節(jié)地址位是 用于根據(jù)訪問類型影響存儲(chǔ)器配置的地址位。對(duì)于該說明性的例子，調(diào)節(jié)地址位是 A7和A6。當(dāng)存儲(chǔ)器訪問類型是具有調(diào)節(jié)地址位的其它組值的垂直分區(qū)塊的存儲(chǔ)器 訪問時(shí)，數(shù)據(jù)引導(dǎo)電路310選擇三種配置之一。地址后混合電路335o至3353耦合至N子通道接口 340o至3403，以根據(jù)訪問 控制信號(hào)和子通道標(biāo)識(shí)符來生成至N個(gè)子通道的子通道地址位。在該說明性例子 中，假設(shè)地址線是A31-A6。這些地址位由處理器單元IIO、圖形控制器65或MC
70/120發(fā)出。將這些地址位A31-A8在不作修改的情況下直接經(jīng)由子通道接口 3400 至3403路由至存儲(chǔ)器子通道。地址位A6-A7用于生成至各個(gè)子通道的適當(dāng)?shù)牡刂?位?？蓪⒆油ǖ罉?biāo)識(shí)符存儲(chǔ)在配置寄存器中，并且對(duì)于每一個(gè)子通道的子通道標(biāo)識(shí) 符是唯一的。在一個(gè)實(shí)施例中，子通道標(biāo)識(shí)符包括P位，其中P = 1og2(N)且N是 子通道的數(shù)量。例如，當(dāng)如圖3A所示P二4時(shí)，子通道標(biāo)識(shí)符可包括2位SC1和 SC0。因此，子通道接口 340()至3403與分別具有00、 01、 10和11的值的子通道 標(biāo)識(shí)符位SC1 SCO相關(guān)聯(lián)。子通道接口 340o至3403是至諸如圖1B/1C中示出的子通道82o至82^1320至 1323之類的存儲(chǔ)器80/130的對(duì)應(yīng)的子通道的接口。如上所述，子通道82o至82N/132() 至1323是分配給分區(qū)塊的存儲(chǔ)器區(qū)的塊的存儲(chǔ)器80/130中的存儲(chǔ)設(shè)備的邏輯劃 分。子通道接口 340()至3403中的每一個(gè)與子通道標(biāo)識(shí)符相關(guān)聯(lián)。圖3B是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的利用訪問控制器75/125的垂直分區(qū) 塊存儲(chǔ)器訪問的圖示。對(duì)于垂直分區(qū)塊的傳輸，TILED和VERT都被斷言。解碼 電路320的輸出VERT'被斷言。地址前混合電路330將要訪問的列號(hào)置于地址線 A7-A6上。地址后混合電路335o至3353解碼地址位A7-A6以生成經(jīng)由子通道接口 340o至3403至各個(gè)子通道的地址位A7-A6。在圖4和圖5中分別示出了用于地址 前混合電路330和地址后混合電路335o至3353的電路。對(duì)于垂直分區(qū)塊存儲(chǔ)器訪問，VERT'信號(hào)和地址位A7-A6為數(shù)據(jù)引導(dǎo)電路310 選擇四種配置之一。四種配置之一對(duì)應(yīng)于恒等置換映射(identify permutation mapping)。其它三種配置對(duì)應(yīng)于非恒等置換映射(non-identify permutation mapping)。 注意，可采用任何其它的映射，只要它們與水平分區(qū)塊的存儲(chǔ)器訪問或未分區(qū)塊的 存儲(chǔ)器訪問中的映射不同即可。圖6A中示出了數(shù)據(jù)引導(dǎo)電路310的四種配置。地址前混合電路330生成至四個(gè)子通道340o至3403的兩個(gè)地址位AD7-AD6， 以對(duì)應(yīng)于四個(gè)垂直地址。地址位A31-A8傳遞通過，并在每一個(gè)子通道處與由地址 后混合電路335()至3353解碼的AD7-AD6結(jié)合以將完整的地址位提供給四個(gè)子通 道。數(shù)據(jù)傳輸350包括8個(gè)傳輸。每一個(gè)傳輸對(duì)應(yīng)于分區(qū)塊的存儲(chǔ)器區(qū)的垂直列。 數(shù)據(jù)傳輸通過數(shù)據(jù)引導(dǎo)電路310路由，以對(duì)應(yīng)于64字節(jié)傳輸360。 TILED信號(hào)選 擇按行的64字節(jié)傳輸?shù)脑L問。即，如果將64字節(jié)傳輸視為8乘8字節(jié)的陣列，并 且如果將該陣列的第一行視為傳輸?shù)牡谝粋€(gè)8字節(jié)，將第二行視為傳輸?shù)牡诙€(gè)8 字節(jié)等等，則將一對(duì)這樣的行發(fā)送到每一個(gè)子通道。
圖3C是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的利用訪問控制器75/125的水平分區(qū) 塊的存儲(chǔ)器訪問的圖示。對(duì)于水平分區(qū)塊的傳輸，VERT被否定或去斷言。解碼電 路320的輸出VERT'被否定或去斷言。地址前混合電路330使指示要被訪問的區(qū) 塊行的地址位A7-A6不變。被斷言的VERT信號(hào)調(diào)節(jié)地址后混合電路335o至3353， 以在不改變地址位A7-A6的情況下將其經(jīng)由子通道接口 340Q至3403傳遞到各個(gè)子 通道。對(duì)于水平分區(qū)塊存儲(chǔ)器訪問，VERT'信號(hào)為數(shù)據(jù)引導(dǎo)電路310選擇第一配置。 第一配置對(duì)應(yīng)于恒等置換映射。在圖3C所示的例子中，該恒等置換映射將子通道 側(cè)的端口編號(hào)O、 1、 2和3分別映射到處理器側(cè)端口編號(hào)0、 1、 2和3。數(shù)據(jù)傳輸350包括8個(gè)傳輸。每一傳輸對(duì)應(yīng)于分區(qū)塊的存儲(chǔ)器區(qū)的水平行。 數(shù)據(jù)傳輸通過數(shù)據(jù)引導(dǎo)電路310來發(fā)送，以對(duì)應(yīng)于64字節(jié)傳輸360。 TILED信號(hào) 選擇按行的64字節(jié)傳輸?shù)脑L問。即，如果將64字節(jié)傳輸視為8乘8字節(jié)的陣列， 并且如果將該陣列的第一行視為傳輸?shù)牡谝粋€(gè)8字節(jié)，將第二行視為傳輸?shù)牡诙€(gè) 8字節(jié)等等，則將一對(duì)這樣的行發(fā)送到每一個(gè)子通道。圖3D是示出根據(jù)本發(fā)明的一個(gè)實(shí)施例利用訪問控制器75/125的未分區(qū)塊的 存儲(chǔ)器訪問的圖示。對(duì)于未分區(qū)塊的傳輸，TILED被否定或去斷言。解碼電路320 的輸出VERT'被否定或去斷言。地址前混合電路330使指示要被訪問的區(qū)塊行的 地址位A7-A6不變。VERT信號(hào)調(diào)節(jié)地址后混合電路335o至3353，以在不改變地 址位A7-A6的情況下將其經(jīng)由子通道接口 340。至3403傳遞到各個(gè)子通道。對(duì)于未分區(qū)塊的存儲(chǔ)器訪問，VERT'信號(hào)為數(shù)據(jù)引導(dǎo)電路310選擇第一配置。 第一配置對(duì)應(yīng)于恒等置換映射。在圖3D所示的例子中，該恒等置換映射將子通道 側(cè)的端口編號(hào)O、 1、 2和3分別映射到處理器側(cè)端口編號(hào)0、 1、 2和3。數(shù)據(jù)傳輸350包括8個(gè)傳輸。每一傳輸對(duì)應(yīng)于分區(qū)塊的存儲(chǔ)器區(qū)的水平行。 數(shù)據(jù)傳輸通過數(shù)據(jù)引導(dǎo)電路310來路由，以對(duì)應(yīng)于64字節(jié)傳輸360。 TILED信號(hào) 選擇按列的64字節(jié)傳輸?shù)脑L問。SP，如果將64字節(jié)傳輸視為8乘8字節(jié)的陣列， 并且如果將該陣列的第一行視為傳輸?shù)牡谝粋€(gè)8字節(jié)，將第二行視為傳輸?shù)牡诙€(gè) 8字節(jié)等等，則將一對(duì)這樣的列發(fā)送到每一個(gè)子通道。圖4是根據(jù)本發(fā)明的一個(gè)實(shí)施例示出圖3A中所示的地址前混合電路330的圖示。本質(zhì)上，地址前混合電路330包括解碼器，以分別基于訪問控制信號(hào)將K個(gè) 最低有效共用地址位解碼為對(duì)應(yīng)于地址位A7-A6的地址位AD7-AD6。對(duì)于圖3A
中所示的說明性例子，地址前混合電路330解碼包括4個(gè)地址位A7-A4在內(nèi)的 A31-A4的4個(gè)最低有效地址位，并將地址位AD7-AD6傳送到地址后混合電路3350 至3353。地址前混合電路330包括兩個(gè)二至一多路復(fù)用器410和420。多路復(fù)用器410 的輸入是地址位A7和A4。多路復(fù)用器420的輸入是是地址位A5和A6。兩個(gè)多 路復(fù)用器都由VERT'信號(hào)選擇。當(dāng)VERT'信號(hào)為低時(shí)，指示存儲(chǔ)器訪問是未分區(qū) 塊的存儲(chǔ)器訪問或水平分區(qū)塊的存儲(chǔ)器訪問，多路復(fù)用器410和420分別選擇對(duì)應(yīng) 于A7和A6的0輸入。當(dāng)VERT'信號(hào)為高時(shí)，指示存儲(chǔ)器訪問是垂直分區(qū)塊的存 儲(chǔ)器訪問，多路復(fù)用器410和420分別選擇對(duì)應(yīng)于A4和A5的1輸入。地址前混 合電路330因此根據(jù)存儲(chǔ)器訪問是未分區(qū)塊的或水平分區(qū)塊的訪問還是垂直分區(qū) 塊的訪問來提供地址位AD7-AD6作為A7-A6或A4-A5。圖5是根據(jù)本發(fā)明的一個(gè)實(shí)施例示出圖3A中所示的地址后混合電路 335i(i=0 ... 3)的圖示。在該實(shí)施例中，可在子通道接口 3400至3403處提供子通道 標(biāo)識(shí)符。子通道接口 340。至3403可在接口電路處本地提供子通道標(biāo)識(shí)符(例如，SC1 和SCO位)。接口電路可在MC 120的內(nèi)部或外部。在其它的實(shí)施例中，可在初始 化或啟動(dòng)序列期間在作為配置過程的一部分的配置寄存器中提供子通道標(biāo)識(shí)符。地址后混合電路335i可包括N個(gè)子通道解碼器520。至520n.p其中N是子通 道的數(shù)量。N個(gè)子通道解碼器520o至520^基本上是相同的。N個(gè)子通道解碼器 520q至520n.,中的每一個(gè)的輸入是地址前混合電路330的AD7-AD6位和子通道標(biāo) 識(shí)符位，即，在對(duì)應(yīng)的子通道處的SC1和SCO。 N個(gè)子通道解碼器520o至520^ 的輸出是要傳送到子通道的存儲(chǔ)設(shè)備的地址位A7-A6。對(duì)于N:4，有4組要傳送 到子通道的存儲(chǔ)設(shè)備的A7-A6位。N個(gè)子通道解碼器中的每一個(gè)都基于訪問控制信號(hào)(例如，TILED、 VERT)禾口 對(duì)應(yīng)的子通道標(biāo)識(shí)符(例如，SC1和SCO)生成K個(gè)子通道地址位(例如，A7-A6), 其中N二2K。為了簡(jiǎn)化起見，沒有示出所有的子通道解碼器。子通道解碼器5200包 括兩個(gè)XOR門532o和534o以及兩個(gè)2至1多路復(fù)用器542。和544。。兩個(gè)XOR 門532o和534o在子通道0處對(duì)AD7-AD6位和子通道標(biāo)識(shí)符位SClo禾n SCOo進(jìn)行 XOR操作。多路復(fù)用器的輸入0是AD7-AD6位。多路復(fù)用器536的輸入1是XOR 門532o和534o的輸出。在本質(zhì)上，子通道解碼器5200實(shí)現(xiàn)了由等式(2a)和(2b)提 供的邏輯功能。其它的子通道解碼器具有類似的組件。例如，子通道解碼器5203 包括兩個(gè)XOR門5323和5343以及2至1多路復(fù)用器5343。它將地址A7-A6傳送
到子通道3 3403。將VERT'信號(hào)連接到所有的多路復(fù)用器542o和544Q的選擇輸入。當(dāng)VERT' 被否定或去斷言時(shí)，指示存儲(chǔ)器訪問類型是水平分區(qū)塊的存儲(chǔ)器訪問或未分區(qū) 塊的存儲(chǔ)器訪問，多路復(fù)用器542o和544。選擇0輸入，它是AD7-AD6地址位， 這又與最初的地址位A7-A6相同。當(dāng)VERT'被斷言時(shí)，指示存儲(chǔ)器訪問類型是垂直分區(qū)塊的存儲(chǔ)器訪問，多 路復(fù)用器542o和544o選擇1輸入，它對(duì)應(yīng)于XOR門5320、 534?！?323、 5343 的輸出。XOR門532o…5343在子通道標(biāo)識(shí)符SCl0、 SC00...SC13、 SC03與作為最 初地址位A4-A5的地址位AD7-AD6之間進(jìn)行XOR操作，正如由等式(2a)和(2b) 提供的那樣。因此，被發(fā)送到子通道340()至3403的所生成的A7-A6地址位對(duì)應(yīng)于 用于垂直分區(qū)塊的存儲(chǔ)器訪問的經(jīng)適當(dāng)計(jì)算的地址位。圖6A是根據(jù)本發(fā)明的一個(gè)實(shí)施例示出數(shù)據(jù)引導(dǎo)電路310的配置600的圖示。 配置600包括配置或映射610、 620、 630和640。數(shù)據(jù)引導(dǎo)電路310接口到MC 120的數(shù)據(jù)總線，以將數(shù)據(jù)傳輸?shù)組C 120或從 MC120傳輸?shù)竭m當(dāng)?shù)奶幚砥鲉卧?10。它連接到存儲(chǔ)器的N個(gè)子通道，以根據(jù)訪 問控制信號(hào)以及與N個(gè)子通道相關(guān)聯(lián)的子通道標(biāo)識(shí)符為包括分區(qū)塊和未分區(qū)塊的 存儲(chǔ)器訪問在內(nèi)的存儲(chǔ)器訪問類型動(dòng)態(tài)引導(dǎo)數(shù)據(jù)?？蓪?shù)據(jù)引導(dǎo)電路310組織為將 處理器側(cè)的N個(gè)端口連接到子通道側(cè)的N個(gè)端口的交換網(wǎng)絡(luò)。如圖6A所示，這 些端口被編號(hào)為(O、 1、 2、 3)。因此可將這些交換配置視為從表示一側(cè)的端口號(hào)的 一組號(hào)碼映射到表示另一側(cè)的端口號(hào)的另一組號(hào)碼。配置610是統(tǒng)一置換，其中一側(cè)的端口O、 1、 2和3分別映射到另一側(cè)的端 口0、 1、 2禾tU。該配置由具有分別等于0和0的地址位AD7和AD6的未分區(qū)塊 的存儲(chǔ)器訪問、水平分區(qū)塊的存儲(chǔ)器訪問和垂直分區(qū)塊的存儲(chǔ)器訪問使用。配置620是非統(tǒng)一置換，其中一側(cè)的端口O、 1、 2和3分別映射到另一側(cè)的 端口 1、 0、 3和2。該配置由具有分別等于1和0的地址位AD7和AD6的垂直分 區(qū)塊的存儲(chǔ)器訪問使用。配置630是非統(tǒng)一置換，其中一側(cè)的端口 0、 1、 2和3分別映射到另一側(cè)的 端口2、 3、 0和1。該配置由具有分別等于O和1的地址位AD7和AD6的垂直分 區(qū)塊的存儲(chǔ)器訪問使用。配置640是非統(tǒng)一置換，其中一側(cè)的端口O、 1、 2和3分別映射到另一側(cè)的 端口3、 2、 l和O。該配置由具有分別等于1和1的地址位AD7和AD6的垂直分
區(qū)塊的存儲(chǔ)器訪問使用。圖6B是根據(jù)本發(fā)明的一個(gè)實(shí)施例示出數(shù)據(jù)引導(dǎo)電路310的圖示。數(shù)據(jù)引導(dǎo)電 路310包括用于雙向傳輸?shù)碾娐?。為了?jiǎn)化起見，僅示出了用于一個(gè)方向的電路。 在該電路中，數(shù)據(jù)傳輸從入口O、 1、 2和3到出口0、 1、 2和3。當(dāng)這些電路中的 兩個(gè)用于提供雙向傳輸時(shí)，可根據(jù)需要在出口O、 1、 2和3以及入口0、 1、 2和3處使用三態(tài)緩沖器。數(shù)據(jù)引導(dǎo)電路310包括XOR門6520、 6540、 652!、 654" 6522、 6542、 6523 和6543、 2至1多路復(fù)用器662()、 6640、 663,、 664,、 6622、 6642、 6623和6643以 及4至1多路復(fù)用器670()、 670" 6702和6703。 XOR門6520、 6540、 652,、 654、 6522、 6542、 6523和6543分別對(duì)地址位AD7和AD6與硬編碼子通道標(biāo)識(shí)符00、 01、 IO和11進(jìn)行XOR操作。VERT'信號(hào)用于選擇2至1多路復(fù)用器662Q、 664Q、 663,、 664" 6622、 6642、 6623和6643的輸入。如圖所示，2至1多路復(fù)用器對(duì)662。、 6640、 663!、 664i、 6622、 6642、 6623和6643的輸出用于選擇4至1多路復(fù)用器670o、 670j、 6702和6703的輸入。當(dāng)VERT'信號(hào)為低時(shí)，指示存儲(chǔ)器訪問類型是未分區(qū)塊的存儲(chǔ)器訪問或水平 分區(qū)塊的存儲(chǔ)器訪問，2至1多路復(fù)用器6620、 664Q、 663!、 664,、 6622、 6642、 6623 和6643選擇子通道標(biāo)識(shí)符00、 01、 lO和ll。當(dāng)這些輸出用于選擇4至1多路復(fù) 用器670q、 670!、 6702和6703時(shí)，結(jié)果是出口0、 1、 2和3分別被映射到入口 0、 1、 2和3，這對(duì)應(yīng)于統(tǒng)一置換映射。當(dāng)VERT'信號(hào)為高時(shí)，指示存儲(chǔ)器訪問類型是垂直分區(qū)塊的存儲(chǔ)器訪問，2 至1多路復(fù)用器662f)、 6640、 663,、 664,、 6622、 6642、 6623和6643選擇XOR門 的輸出。因此映射的結(jié)果取決于地址位AD7和AD6的值。當(dāng)AD7-AD6 = 00時(shí)，XOR門的輸出是00、 01、 10和11，這與VERT，信號(hào) 為低的情況相同。因此，結(jié)果是對(duì)于AD7-AD6z00，出口 0、 1、 2和3分別被映 射到入口O、 1、 2和3，這對(duì)應(yīng)于圖6A所示的配置610中指示的統(tǒng)一置換映射。當(dāng)AD7-AD6 = 01時(shí)，XOR門的輸出是Ol、 00、 11和10。因此，結(jié)果是對(duì) fAD7-AD6 = 01，出口O、 1、 2和3分別被映射到入口 1、 0、 3禾B 2，這對(duì)應(yīng)于 圖6A所示的配置620。當(dāng)AD7-AD6二 10時(shí)，XOR門的輸出是IO、 11、 OO和Ol。因此，結(jié)果是對(duì) 于AD7-AD6二10，出口O、 1、 2和3分別被映射到入口 2、 3、 0和1，這對(duì)應(yīng)于 圖6A所示的配置630。 gAD7-AD6= 11時(shí)，XOR門的輸出是ll、 10、 01和00。因此，結(jié)果是對(duì) 于AD7-AD6二U，出口0、 1、 2和3分別被映射到入口 3、 2、 1禾n 0，這對(duì)應(yīng)于 圖6A所示的配置640。圖7是根據(jù)本發(fā)明的一個(gè)實(shí)施例示出訪問存儲(chǔ)器的過程700的流程圖。注意， 過程700示出了讀訪問。寫訪問也可類似地獲得。在開始后，過程700根據(jù)訪問控制信號(hào)調(diào)節(jié)地址位(框710)。訪問控制信號(hào)可 包括用于選擇分區(qū)塊的存儲(chǔ)器訪問的分區(qū)塊的控制信號(hào)以及在TILED控制信號(hào)被 斷言時(shí)用于選擇垂直分區(qū)塊的存儲(chǔ)器訪問的垂直控制信號(hào)。接著，過程700連接到 存儲(chǔ)器的N個(gè)子通道，以根據(jù)訪問控制信號(hào)和經(jīng)調(diào)節(jié)的地址位為包括分區(qū)塊和未 分區(qū)塊的存儲(chǔ)器訪問在內(nèi)的存儲(chǔ)器訪問類型動(dòng)態(tài)引導(dǎo)數(shù)據(jù)(框720)。分區(qū)塊的存儲(chǔ) 器訪問包括水平和垂直分區(qū)塊的存儲(chǔ)器訪問。然后，過程700根據(jù)訪問控制信號(hào)和子通道標(biāo)識(shí)符生成至N個(gè)子通道的子通 道地址位(框730)。接著，過程700確定存儲(chǔ)器訪問是否是分區(qū)塊的(框740)。如果是的話，則過 程700按行訪問存儲(chǔ)器(框750)，然后終止。否則，過程700按列訪問存儲(chǔ)器(框760)， 然后終止。圖8是根據(jù)本發(fā)明的一個(gè)實(shí)施例示出為數(shù)據(jù)引導(dǎo)電路選擇配置的過程720的 流程圖。在開始后，過程720確定存儲(chǔ)器訪問類型是否是垂直分區(qū)塊的(框810)。如果 不是，則過程720為數(shù)據(jù)引導(dǎo)電路選擇第一配置(框820)然后終止。否則，過程720 確定經(jīng)調(diào)節(jié)的地址位是否是00(框830)。如果是，則過程720進(jìn)入框820。否則， 過程720根據(jù)經(jīng)調(diào)節(jié)的地址位為數(shù)據(jù)引導(dǎo)電路選擇三種配置中的一個(gè)(框840)，然 后終止。通常，第一配置對(duì)應(yīng)于從一側(cè)端口至另一側(cè)端口的恒等置換映射。其它的 三種配置可對(duì)應(yīng)于非恒等置換映射。圖9是示出用于生成N組子通道地址位的圖7所示的過程730的流程圖。 在開始后，過程730確定存儲(chǔ)器訪問類型是否是垂直分區(qū)塊的(框920)。如果 是的話，則過程730生成包括經(jīng)調(diào)節(jié)的地址位和對(duì)應(yīng)的子通道標(biāo)識(shí)符的邏輯函數(shù)在 內(nèi)的N組子通道地址位(框930)，然后終止。否則，過程730生成包括經(jīng)調(diào)節(jié)的地 址位在內(nèi)的N組子通道地址位(框940)，然后終止。本質(zhì)上，當(dāng)訪問類型是水平分 區(qū)塊或未分區(qū)塊的存儲(chǔ)器訪問時(shí)，發(fā)送到子通道的經(jīng)調(diào)節(jié)的地址位與相同位的位置 處的最初地址位相同。
本發(fā)明的實(shí)施例可由硬件、固件、軟件或其任意組合來實(shí)現(xiàn)。術(shù)語硬件一般 指的是具有諸如電子、電磁、光、電光、機(jī)械、電機(jī)部件、組件或器件等物理結(jié)構(gòu)的元件。術(shù)語軟件一般指的是邏輯結(jié)構(gòu)、方法、過程、程序、例程、進(jìn)程、算法、 公式、函數(shù)、表達(dá)式等。術(shù)語固件一般指的是實(shí)現(xiàn)或包含在硬件結(jié)構(gòu)(例如，閃存 邏輯)中的邏輯結(jié)構(gòu)、方法、過程、程序、例程、進(jìn)程、算法、公式、函數(shù)、表達(dá) 式等。固件的例子可包括微代碼、可寫控制存儲(chǔ)、微編程結(jié)構(gòu)。當(dāng)實(shí)現(xiàn)在軟件或固 件中時(shí)，本發(fā)明的實(shí)施例的元件本質(zhì)上是執(zhí)行必需的任務(wù)的代碼段。軟件/固件可 包括用于執(zhí)行本發(fā)明的一個(gè)實(shí)施例中所述的操作的實(shí)際代碼或用于仿真或模擬操 作的代碼。程序或代碼段可存儲(chǔ)在處理器或機(jī)器可訪問介質(zhì)中，或由包含在載波或 由載波調(diào)制的信號(hào)中的計(jì)算機(jī)數(shù)據(jù)信號(hào)來發(fā)送。"處理器可讀或可訪問介質(zhì)"或"機(jī) 器可讀或可訪問介質(zhì)"可包括能存儲(chǔ)、發(fā)送或傳送信息的介質(zhì)。處理器可讀或機(jī)器 可訪問介質(zhì)的例子包括電子電路、半導(dǎo)體存儲(chǔ)設(shè)備、只讀存儲(chǔ)器(ROM)、閃存、可擦除ROM(EROM)、可擦除可編程ROM(EPROM)、軟盤、致密盤(CD)ROM、光 盤、硬盤、光纖介質(zhì)、射頻(RF)鏈路等。機(jī)器可訪問介質(zhì)可包括數(shù)據(jù)，當(dāng)該數(shù)據(jù)被 機(jī)器訪問時(shí)，使得機(jī)器執(zhí)行上述操作。機(jī)器可訪問介質(zhì)還可包括嵌入其中的程序代 碼。程序代碼包括執(zhí)行上述操作的機(jī)器只讀代碼。本發(fā)明的全部或部分可由硬件、軟件、固件或其任意組合來實(shí)現(xiàn)。硬件、軟 件或固件可具有互相耦合的多個(gè)模塊。硬件模塊通過機(jī)械、電、光電磁或其它物理 連接耦合到另一個(gè)模塊。軟件模塊通過函數(shù)、過程、方法、子程序、或子例程調(diào)用、 跨接、鏈路、參數(shù)、變量以及變?cè)獋鬟f、函數(shù)調(diào)用返回等耦合到另一個(gè)模塊。軟件 模塊被耦合到另一個(gè)模塊以接收變量、參數(shù)、變?cè)?、指針等。固件模塊通過硬件和 耦合上述方法的軟件的任意組合來耦合到另一個(gè)模塊。硬件、軟件或附件模塊可被 耦合到另一個(gè)硬件、軟件或固件中的任何一個(gè)。裝置可包括硬件、軟件和固件模塊 的任意組合。盡管根據(jù)幾個(gè)實(shí)施例描述了本發(fā)明，但本領(lǐng)域的技術(shù)人員將意識(shí)到本發(fā)明不 限于所述的實(shí)施例，而是可用所附權(quán)利要求的精神和范圍內(nèi)的修改和改變了實(shí)施本 發(fā)明。因此將說明書視為說明性的而不是限制性的。
權(quán)利要求
1.一種裝置，包括地址前混合電路，用于根據(jù)訪問控制信號(hào)調(diào)節(jié)由處理器提供的地址位；耦合到所述地址前混合電路的數(shù)據(jù)引導(dǎo)電路，用于連接到存儲(chǔ)器的N個(gè)子通道，以根據(jù)所述訪問控制信號(hào)、所述經(jīng)調(diào)節(jié)的地址位以及與所述N個(gè)子通道相關(guān)聯(lián)的子通道標(biāo)識(shí)符為包括分區(qū)塊和未分區(qū)塊的存儲(chǔ)器訪問在內(nèi)的存儲(chǔ)器訪問類型動(dòng)態(tài)引導(dǎo)數(shù)據(jù)，所述分區(qū)塊的存儲(chǔ)器訪問包括水平和垂直分區(qū)塊的存儲(chǔ)器訪問；以及耦合到所述地址前混合電路和所述N個(gè)子通道的地址后混合電路，用于利用所述經(jīng)調(diào)節(jié)的地址位并根據(jù)所述訪問控制信號(hào)和所述子通道標(biāo)識(shí)符來生成至所述N個(gè)子通道的子通道地址位。
2. 如權(quán)利要求l所述的裝置，其特征在于，所述訪問控制信號(hào)包括 用于選擇所述分區(qū)塊的存儲(chǔ)器訪問的分區(qū)塊控制信號(hào)；以及 在所述分區(qū)塊控制信號(hào)被斷言時(shí)用于選擇所述垂直分區(qū)塊的存儲(chǔ)器訪問的垂直控制信號(hào)。
3. 如權(quán)利要求l所述的裝置，其特征在于，所述地址前混合電路包括 數(shù)據(jù)選擇器，用于選擇K個(gè)最低有效共用地址位，K等于log2(N)。
4. 如權(quán)利要求1所述的裝置，其特征在于，當(dāng)所述存儲(chǔ)器訪問類型是所 述垂直分區(qū)塊的存儲(chǔ)器訪問時(shí)，所述地址后混合電路生成包括所述經(jīng)調(diào)節(jié)的地 址位和所述對(duì)應(yīng)的子通道標(biāo)識(shí)符的邏輯函數(shù)在內(nèi)的N組子通道地址位。
5. 如權(quán)利要求1所述的裝置，其特征在于，當(dāng)所述存儲(chǔ)器訪問類型是所 述水平分區(qū)塊的存儲(chǔ)器訪問或未分區(qū)塊的存儲(chǔ)器訪問時(shí)，所述地址后混合電路 生成包括所述經(jīng)調(diào)節(jié)的地址位的N組子通道地址位。
6. 如權(quán)利要求1所述的裝置，其特征在于，當(dāng)所述存儲(chǔ)器訪問類型是具 有用于所述經(jīng)調(diào)節(jié)的地址位的第一組值的所述未分區(qū)塊的存儲(chǔ)器訪問、所述水 平分區(qū)塊的存儲(chǔ)器訪問和所述垂直分區(qū)塊的存儲(chǔ)器時(shí)，所述訪問控制信號(hào)和所 述經(jīng)調(diào)節(jié)的地址位為所述數(shù)據(jù)引導(dǎo)電路選擇第一配置。
7. 如權(quán)利要求1所述的裝置，其特征在于，當(dāng)所述存儲(chǔ)器訪問類型是具 有與用于所述經(jīng)調(diào)節(jié)的地址位的第一組值不同的三組值中的一組的所述垂直分區(qū)塊的存儲(chǔ)器訪問時(shí)，所述訪問控制信號(hào)和所述經(jīng)調(diào)節(jié)的地址位選擇三種配 置中的一種。
8. 如權(quán)利要求6所述的裝置，其特征在于，所述第一配置對(duì)應(yīng)于恒等置換映射，而所述三種配置中的一種對(duì)應(yīng)于非恒等置換映射。
9. 如權(quán)利要求1所述的裝置，其特征在于，所述分區(qū)塊的存儲(chǔ)器訪問按 行訪問所述存儲(chǔ)器，而所述未分區(qū)塊的存儲(chǔ)器訪問按列訪問所述存儲(chǔ)器。
10. —種方法，包括根據(jù)訪問控制信號(hào)調(diào)節(jié)由處理器提供的地址位；連接到存儲(chǔ)器的N個(gè)子通道，以根據(jù)所述訪問控制信號(hào)、所述經(jīng)調(diào)節(jié)的地 址位以及與所述N個(gè)子通道相關(guān)聯(lián)的子通道標(biāo)識(shí)符為包括分區(qū)塊和未分區(qū)塊的 存儲(chǔ)器訪問在內(nèi)的存儲(chǔ)器訪問類型動(dòng)態(tài)引導(dǎo)數(shù)據(jù)，所述分區(qū)塊的存儲(chǔ)器訪問包 括水平和垂直分區(qū)塊的存儲(chǔ)器訪問；以及根據(jù)所述訪問控制信號(hào)、所述經(jīng)調(diào)節(jié)的地址位和所述子通道標(biāo)識(shí)符來生成 至所述N個(gè)子通道的子通道地址位。
11. 如權(quán)利要求10所述的方法，其特征在于，所述訪問控制信號(hào)包括用 于選擇所述分區(qū)塊的存儲(chǔ)器訪問的分區(qū)塊控制信號(hào)以及在所述分區(qū)塊控制信 號(hào)被斷言時(shí)用于選擇所述垂直分區(qū)塊的存儲(chǔ)器訪問的垂直控制信號(hào)。
12. 如權(quán)利要求10所述的方法，其特征在于，所述生成所述子通道地址 位的步驟包括選擇K個(gè)地址位，K等于log2(N)。
13. 如權(quán)利要求12所述的方法，其特征在于，解碼生成所述子通道地址 位包括當(dāng)所述存儲(chǔ)器訪問類型是所述垂直分區(qū)塊存儲(chǔ)器訪問時(shí)，生成包括2*&個(gè) 最低有效的經(jīng)調(diào)節(jié)的地址位和所述相應(yīng)的子通道標(biāo)識(shí)符的邏輯函數(shù)在內(nèi)的N組 子通道地址位；以及當(dāng)所述存儲(chǔ)器訪問類型是所述水平分區(qū)塊的存儲(chǔ)器訪問或未分區(qū)塊的存 儲(chǔ)器訪問時(shí)，生成包括所述經(jīng)調(diào)節(jié)的地址位在內(nèi)的N組子通道地址位。
14. 如權(quán)利要求IO所述的方法，其特征在于，連接包括當(dāng)所述存儲(chǔ)器訪問類型是具有用于所述經(jīng)調(diào)節(jié)的地址位的第一組值的所 述未分區(qū)塊的存儲(chǔ)器訪問、所述水平分區(qū)塊的存儲(chǔ)器訪問和所述垂直分區(qū)塊的存儲(chǔ)器訪問時(shí)，選擇第一配置；以及當(dāng)所述存儲(chǔ)器訪問類型是具有與用于所述經(jīng)調(diào)節(jié)的地址位的第一組值不 同的三組值中的一組的所述垂直分區(qū)塊的存儲(chǔ)器時(shí)，選擇三種配置中的一種。
15. 如權(quán)利要求14所述的方法，其特征在于，所述第一配置對(duì)應(yīng)于恒等 置換映射，而所述三種配置中的一種對(duì)應(yīng)于非恒等置換映射。
16. 如權(quán)利要求IO所述的方法，其特征在于，還包括如果所述存儲(chǔ)器訪問類型是所述分區(qū)塊的存儲(chǔ)器訪問，則按行訪問所述存 儲(chǔ)器；以及如果所述存儲(chǔ)器訪問類型是所述未分區(qū)塊的存儲(chǔ)器訪問，則按列訪問所述 存儲(chǔ)器。
17. —種系統(tǒng)，包括 處理器；被形成為存儲(chǔ)器的N個(gè)子通道的多個(gè)存儲(chǔ)設(shè)備，所述存儲(chǔ)設(shè)備是雙數(shù)據(jù)率 (DDR)同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM);以及耦合到所述處理器和所述多個(gè)存儲(chǔ)設(shè)備的存儲(chǔ)器控制器，所述存儲(chǔ)器控制 器包括訪問控制器，所述訪問控制器包括地址前混合電路，用于根據(jù)訪問控制信號(hào)調(diào)節(jié)由所述處理器提供的地址位；耦合到所述地址前混合電路的數(shù)據(jù)引導(dǎo)電路，用于連接到所述存儲(chǔ)器的N 個(gè)子通道，以根據(jù)所述訪問控制信號(hào)、所述經(jīng)調(diào)節(jié)的地址位以及與所述N個(gè)子 通道相關(guān)聯(lián)的子通道標(biāo)識(shí)符為包括分區(qū)塊和未分區(qū)塊的存儲(chǔ)器訪問在內(nèi)的存儲(chǔ) 器訪問類型動(dòng)態(tài)引導(dǎo)數(shù)據(jù)，所述分區(qū)塊的存儲(chǔ)器訪問包括水平和垂直分區(qū)塊的 存儲(chǔ)器訪問；以及耦合到所述地址前混合電路和所述N個(gè)子通道的地址后混合電路，用 于利用所述經(jīng)調(diào)節(jié)的地址位并根據(jù)所述訪問控制信號(hào)和所述子通道標(biāo)識(shí)符來 生成至所述N個(gè)子通道的子通道地址位。
18. 如權(quán)利要求17所述的系統(tǒng)，其特征在于，所述訪問控制信號(hào)包括 用于選擇所述分區(qū)塊的存儲(chǔ)器訪問的分區(qū)塊控制信號(hào)；以及 在所述分區(qū)塊控制信號(hào)被斷言時(shí)用于選擇所述垂直分區(qū)塊的存儲(chǔ)器訪問的垂直控制信號(hào)。
19. 如權(quán)利要求n所述的系統(tǒng)，其特征在于，所述地址前混合電路包括 數(shù)據(jù)選擇器，用于從2*K個(gè)最低有效地址位中選擇K個(gè)共用地址位，K等于log2(N)。
20. 如權(quán)利要求19所述的系統(tǒng)，其特征在于，當(dāng)所述存儲(chǔ)器訪問類型是 所述垂直分區(qū)塊的存儲(chǔ)器訪問時(shí)，所述地址后混合電路生成包括所述經(jīng)調(diào)節(jié)的 地址位和所述對(duì)應(yīng)的子通道標(biāo)識(shí)符的邏輯函數(shù)在內(nèi)的N組子通道地址位。
21. 如權(quán)利要求19所述的系統(tǒng)，其特征在于，當(dāng)所述存儲(chǔ)器訪問類型是 所述水平分區(qū)塊的存儲(chǔ)器訪問或未分區(qū)塊的存儲(chǔ)器訪問時(shí)，所述地址后混合電 路生成包括所述經(jīng)調(diào)節(jié)的地址位在內(nèi)的N組子通道地址位。
22. 如權(quán)利要求17所述的系統(tǒng)，其特征在于，當(dāng)所述存儲(chǔ)器訪問類型是 具有用于所述經(jīng)調(diào)節(jié)的地址位的第一組值的所述未分區(qū)塊的存儲(chǔ)器訪問、所述 水平分區(qū)塊的存儲(chǔ)器訪問和所述垂直分區(qū)塊的存儲(chǔ)器時(shí)，所述訪問控制信號(hào)和 所述經(jīng)調(diào)節(jié)的地址位為所述數(shù)據(jù)引導(dǎo)電路選擇第一配置。
23. 如權(quán)利要求17所述的系統(tǒng)，其特征在于，當(dāng)所述存儲(chǔ)器訪問類型是 具有與用于所述經(jīng)調(diào)節(jié)的地址位的第一組值不同的三組值中的一組的所述垂 直分區(qū)塊的存儲(chǔ)器時(shí)，所述訪問控制信號(hào)和所述經(jīng)調(diào)節(jié)的地址位選擇三種配置 中的一種。
24. 如權(quán)利要求22所述的系統(tǒng)，其特征在于，所述第一配置對(duì)應(yīng)于恒等 置換映射，而所述三種配置中的一種對(duì)應(yīng)于非恒等置換映射。
25. 如權(quán)利要求17所述的系統(tǒng)，其特征在于，所述分區(qū)塊的存儲(chǔ)器訪問 按行訪問所述存儲(chǔ)器，而所述未分區(qū)塊的存儲(chǔ)器訪問按列訪問所述存儲(chǔ)器。
全文摘要
本發(fā)明的實(shí)施例是一種用于控制存儲(chǔ)器訪問的技術(shù)。地址前混合電路根據(jù)訪問控制信號(hào)調(diào)節(jié)由處理器提供的地址位。數(shù)據(jù)引導(dǎo)電路連接到存儲(chǔ)器的N個(gè)子通道，以根據(jù)訪問控制信號(hào)、經(jīng)調(diào)節(jié)的地址位以及與N個(gè)子通道相關(guān)聯(lián)的子通道標(biāo)識(shí)符為包括分區(qū)塊和未分區(qū)塊的存儲(chǔ)器訪問在內(nèi)的存儲(chǔ)器訪問類型動(dòng)態(tài)引導(dǎo)數(shù)據(jù)。分區(qū)塊的存儲(chǔ)器訪問包括水平和垂直分區(qū)塊的存儲(chǔ)器訪問。地址后混合電路利用經(jīng)調(diào)節(jié)的地址位并根據(jù)訪問控制信號(hào)和子通道標(biāo)識(shí)符來生成至N個(gè)子通道的子通道地址位。
文檔編號(hào)G06F12/02GK101211315SQ20071030734
公開日2008年7月2日 申請(qǐng)日期2007年12月27日 優(yōu)先權(quán)日2006年12月28日
發(fā)明者J·E·阿基雅瑪, W·H·克里福德 申請(qǐng)人:英特爾公司