專利名稱：具混合式插槽架構(gòu)的主板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種計算機主板，特別涉及一種可彈性支持雙倍資料速率2 (Double Data Rate 2，簡稱DDR2)存儲器及雙倍資料速率3 (Double Data Rate 3，簡稱DDR3)存儲器的主 板。
背景技術(shù)：
現(xiàn)在一般的計算機主板上，除了有中央處理器，控制芯片組及可供安裝外接卡的插槽外 ，還有若干用于安裝存儲器的插槽。用戶可以根據(jù)需要，安裝不同數(shù)量的存儲器。隨著存儲 器制造技術(shù)的快速發(fā)展，DDR3存儲器由于功耗及速度方面更強的性能將成為未來存儲器的主 流。然而，從目前普遍使用的DDR2存儲器轉(zhuǎn)換至DDR3存儲器仍需要一定的過渡期。發(fā)明內(nèi)容鑒于以上內(nèi)容，有必要提供一種具混合式插槽架構(gòu)的主板，以彈性支持DDR2存儲器及 DDR3存儲器。一種具混合式插槽架構(gòu)的主板，包括一北橋芯片、 一用于插接第一存儲器的第一組插槽 、 一用于插接第二存儲器的第二組插槽及一電壓調(diào)節(jié)電路，所述北橋芯片通過一第一通道連 接所述第一組插槽，并通過一第二通道連接所述第二組插槽，所述電壓調(diào)節(jié)電路與所述第一 組插槽及所述第二組插槽連接，當(dāng)所述第一存儲器或第二存儲器被安裝于與其對應(yīng)的插槽時 ，所述安裝有對應(yīng)存儲器的插槽產(chǎn)生一電平信號，所述電壓調(diào)節(jié)電路根據(jù)所述電平信號判別 被安裝的存儲器類型，并為所述的存儲器提供工作電壓。相較現(xiàn)有技術(shù)，所述具混合式插槽架構(gòu)的主板上的存儲器插槽采用雙通道混合式排列， 對于布線設(shè)計來說，這種存儲器插槽的排列方式可以降低在同一通道內(nèi)混合式存儲器的布線 復(fù)雜度；對于信號設(shè)計來說，混合式存儲器插槽排列可以單獨處理混合式存儲器的信號完整 性，簡化了信號設(shè)計的困難度。


下面結(jié)合附圖及具體實施方式
對本發(fā)明作進一步詳細描述 圖l是本發(fā)明具混合式插槽架構(gòu)的主板的較佳實施方式的框圖。 圖2是圖1的DDR2存儲器在有和無終端電阻時的定址信號波形對比圖。 圖3是圖1的供電系統(tǒng)的電路圖。
具體實施方式
請參考圖l，本發(fā)明具混合式插槽架構(gòu)的主板的較佳實施方式包括一北橋芯片40、 一第 一組插槽50、 一第二組插槽60及一電壓調(diào)節(jié)電路10。所述第一組插槽50包括兩第一連接器52及兩分別與所述兩第一連接器52連接的終端電阻 54，所述第一連接器用于插接第一存儲器，本較佳實施方式中所述第一連接器52為DDR2連接 器，第一存儲器為DDR2存儲器，所述終端電阻54可以使第一存儲器52獲得品質(zhì)較佳的信號， 但考慮節(jié)省成本與布線面積，所述終端電阻54可以移除，其移除后的定址信號仍能滿足信號 設(shè)計要求。所述第二組插槽60包括兩第二連接器62，用于插接第二存儲器，本較佳實施方式 中所述第二連接器62為DDR3連接器，第二存儲器為DDR3存儲器。所述北橋芯片40通過一第一 通道A連接所述第一組插槽50，通過一第二通道B連接所述第二組插槽60。所述第一連接器 52及第二連接器62均連接所述電壓調(diào)節(jié)電路10，所述電壓調(diào)節(jié)電路10為所述第一連接器52及 第二連接器62提供工作電壓。本實施例是以最常見的每一個通道連接兩個連接器舉例說明。 所述具混合式插槽架構(gòu)的主板采用混合式儲存器插槽排列方式也可類推到每一個通道連接多 個連接器，如三個以上。請共同參考圖2，為所述具混合式插槽架構(gòu)的主板上DDR2存儲器有所述終端電阻54和無 所述終端電阻54的定址信號波形對比圖，其中曲線200為有所述終端電阻54的定址信號波形 ，曲線100為移除所述終端電阻54后的定址信號波形。根據(jù)電子元件工業(yè)聯(lián)合會(Joint Electron Device Engineering Council, JEDEC)訂立的內(nèi)部存儲器的技術(shù)規(guī)范，存儲器信 號完整性的設(shè)計規(guī)范有下列幾項過沖量(overshoot)，下沖量(undershoot)等，其中 DDR2存儲器的過沖量小于2. 3V，下沖量大于-O. 5V為符合規(guī)范要求，故圖2中的兩定址信號波 形曲線均符合規(guī)范。因此，不論主板上有無所述終端電阻54， DDR2存儲器的定址信號都能符 合設(shè)計規(guī)范要求。請參考圖3，所述電壓調(diào)節(jié)電路10包括一控制器12、 一濾波器14、 一線性穩(wěn)壓器16及一 反饋偏壓電路18。所述反饋偏壓電路18包括兩個場效應(yīng)晶體管Ql和Q2及五個電阻RrR5。所述場效應(yīng)晶體 管Q1和Q2均為NM0S場效應(yīng)晶體管，所述場效應(yīng)晶體管Q1及Q2的柵極分別與所述第一連接器 52及第二連接器62的一接地引腳連接，所述場效應(yīng)晶體管Q1的柵極還通過所述電阻R1與一5V 電源連接，所述場效應(yīng)晶體管Q1的源極接地，所述場效應(yīng)晶體管Q1的漏極與所述場效應(yīng)晶體 管Q2的柵極連接并通過所述電阻R2與所述5V電源連接，所述場效應(yīng)晶體管Q2的源極接地，所 述場效應(yīng)晶體管Q2的漏極通過所述電阻R3與所述控制器12的一反饋引腳連接，所述反饋引腳 通過所述電阻R4接地并與所述電阻R5的一端相連。所述控制器12的輸出端與所述濾波器14的輸入端連接以傳輸一電壓信號，所述濾波器 14的輸出端輸出一濾波后的電壓VDD，所述濾波器14的輸出端與所述反饋偏壓電路18的電阻 R5的另一端連接以構(gòu)成反饋回路，所述濾波器14還將電壓VDD傳送給所述線性穩(wěn)壓器16，并 經(jīng)所述線性穩(wěn)壓器16轉(zhuǎn)換為電壓VTT分別提供給所述第一連接器52及第二連接器62。所述濾 波器14的輸出端還直接與所述第一連接器52及第二連接器62連接向所述第一連接器52及第二 連接器62輸出電壓VDD。在本較佳實施方式中，所述控制器12反饋引腳端的反饋電壓Vfb設(shè)定為0. 78V，所述電阻 R1 R5的阻值分別為4. 7千歐姆、4. 7千歐姆、2. 4千歐姆、1. 2千歐姆及1. l千歐姆。當(dāng)在所述第一連接器52上安裝DDR2存儲器，所述第二連接器62空接，計算機系統(tǒng)開機時 ，所述場效應(yīng)晶體管Q1的柵極接收所述第一連接器52接地引腳產(chǎn)生的一低電平信號，因此所 述場效應(yīng)晶體管Q1截止而場效應(yīng)晶體管Q2導(dǎo)通，因為反饋偏壓電路18必須將所述控制器12反 饋引腳端的反饋電壓Vfb調(diào)整至控制器12反饋引腳的設(shè)定值0. 78V，根據(jù)反饋電壓Vfb與濾波 器14的輸出電壓VDD的分壓公式VDD4fl^(R5+RX)/RX，其中1 = R3*R4/ (R3+R4)，計算得所 述輸出電壓VDD為1.8V，故控制器12將調(diào)整輸出電壓，使濾波器14的輸出電壓VDD為1.8V，所 述輸出電壓VDD直接提供給所述反饋偏壓電路18及安裝在第一連接器52上的DDR2存儲器，所 述輸出電壓VDD還通過線性穩(wěn)壓器16轉(zhuǎn)換成一VTT電壓(0.9V)提供給DDR2存儲器。當(dāng)在所述第二連接器62上安裝DDR3存儲器，所述第一連接器52空接，計算機系統(tǒng)開機時 ，所述場效應(yīng)晶體管Q2的柵極接收所述第二連接器62接地引腳產(chǎn)生的一低電平信號，因此所 述場效應(yīng)晶體管Q2截止，所述電阻R3接入反饋電路，因為所述反饋偏壓電路18必須將所述控 制器12反饋引腳端的反饋電壓Vfb調(diào)整至設(shè)定值0. 78V，根據(jù)反饋電壓Vfb與濾波器14的輸出 電壓VDD的分壓公式VDD4fW(R5+R4)/R4，計算得輸出電壓VDD為l. 5V，故控制器12將調(diào)整輸 出電壓，使濾波器14的輸出電壓VDD為1.5V，所述輸出電壓VDD直接提供給所述反饋偏壓電路 18及安裝在第二連接器62上的DDR3存儲器，所述輸出電壓VDD又通過線性穩(wěn)壓器16轉(zhuǎn)換成一 VTT電壓(0. 75V)提供給DDR3存儲器。同一時間在所述主機板上只能選擇安裝一種類型的存 儲器。在所述具混合式插槽架構(gòu)的主板上可選擇安裝不同類型的存儲器，所述儲存器插槽采用 雙通道混合式排列，降低了混合式存儲器在同一通道內(nèi)的布線復(fù)雜度，可以單獨處理混合式 存儲器的信號完整性，簡化了信號設(shè)計的困難度?？梢赃x擇移除主板上DDR2的終端電阻，降 低了研發(fā)人員在布線設(shè)計和信號設(shè)計方面的困難度，也節(jié)省了成本和空間。所述支持混合式
存儲器的主機板可自動偵測安裝在所述主機板上的存儲器類型，并通過電壓調(diào)節(jié)電路提供適 合的電壓，使同一主機板可彈性支持不同類型的存儲器，滿足不同用戶的需求。在存儲器換 代時，尤其在DDR2存儲器轉(zhuǎn)換至DDR3存儲器的過渡期內(nèi)，提供使用者更大的應(yīng)用彈性。
權(quán)利要求
權(quán)利要求1一種具混合式插槽架構(gòu)的主板，包括一北橋芯片、一用于插接第一存儲器的第一組插槽、一用于插接第二存儲器的第二組插槽及一電壓調(diào)節(jié)電路，所述北橋芯片通過一第一通道連接所述第一組插槽，并通過一第二通道連接所述第二組插槽，所述電壓調(diào)節(jié)電路與所述第一組插槽及所述第二組插槽連接，當(dāng)所述第一存儲器或第二存儲器被安裝于與其對應(yīng)的插槽時，所述安裝有對應(yīng)存儲器的插槽產(chǎn)生一電平信號，所述電壓調(diào)節(jié)電路根據(jù)所述電平信號判別被安裝的存儲器類型，并為所述的存儲器提供工作電壓。
2.如權(quán)利要求l所述的具混合式插槽架構(gòu)的主板，其特征在于所述 第一組插槽包括兩個與所述電壓調(diào)節(jié)電路連接的第一連接器及兩個分別連接于所述兩個第一 連接器的終端電阻。
3.如權(quán)利要求2所述的具混合式插槽架構(gòu)的主板，其特征在于所述 第二組插槽包括兩個與所述電壓調(diào)節(jié)電路連接的第二連接器。
4.如權(quán)利要求3所述的具混合式插槽架構(gòu)的主板，其特征在于所述 電壓調(diào)節(jié)電路包括一控制器， 一反饋偏壓電路及一濾波器，所述濾波器的輸入端與所述控制 器連接，所述控制器包括一反饋引腳，所述反饋偏壓電路包括一第一場效應(yīng)晶體管及一第二 場效應(yīng)晶體管，所述第一及第二場效應(yīng)晶體管的柵極分別與所述第一連接器及第二連接器的 一接地引腳連接，所述第一場效應(yīng)晶體管的柵極還通過一第一電阻與一電源連接，所述第一 場效應(yīng)晶體管的源極接地，所述第一場效應(yīng)晶體管的漏極與所述第二場效應(yīng)晶體管的柵極連 接并通過一第二電阻與所述電源連接，所述第二場效應(yīng)晶體管的源極接地，所述第二場效應(yīng) 晶體管的漏極通過一第三電阻與所述控制器的反饋引腳連接，所述第二場效應(yīng)晶體管的漏極 還通過一第四電阻接地并通過一第五電阻分別與所述濾波器的輸出端及所述第一及第二連接 器相連。
5.如權(quán)利要求4所述的具混合式插槽架構(gòu)的主板，其特征在于所述 電壓調(diào)節(jié)電路還包括一線性穩(wěn)壓器，所述濾波器的輸出端還通過所述線性穩(wěn)壓器分別與所述 第一及第二連接器連接。
6. 如權(quán)利要求4所述的具混合式插槽架構(gòu)的主板，其特征在于所述 第一場及第二場效應(yīng)晶體管均為NMOS場效應(yīng)晶體管。
7. 如權(quán)利要求4所述的具混合式插槽架構(gòu)的主板，其特征在于所述 第一至第五電阻的阻值分別為4.7千歐姆、4.7千歐姆、2.4千歐姆、1.2千歐姆及1. l千歐姆 ，且所述控制器的反饋引腳的電壓為0.78V。
8. 述 第一存儲器為DDR2存儲器。
9. 如權(quán)利要求l所述的具混合式插槽架構(gòu)的主板，其特征在于所述 第二存儲器為DDR3存儲器。
全文摘要
一種具混合式插槽架構(gòu)的主板，包括一北橋芯片、一用于插接第一存儲器的第一組插槽、一用于插接第二存儲器的第二組插槽及一電壓調(diào)節(jié)電路，所述北橋芯片通過一第一通道連接所述第一組插槽，并通過一第二通道連接所述第二組插槽，所述電壓調(diào)節(jié)電路與所述第一組插槽及所述第二組插槽連接，當(dāng)所述第一存儲器或第二存儲器被安裝于與其對應(yīng)的插槽時，所述安裝有對應(yīng)存儲器的插槽產(chǎn)生一電平信號，所述電壓調(diào)節(jié)電路根據(jù)所述電平信號判別被安裝的存儲器類型，并為所述的存儲器提供工作電壓。本發(fā)明具混合式插槽架構(gòu)的主板可彈性支持兩類存儲器，并單獨處理混合式存儲器信號，改進了信號完整性。
文檔編號G06F13/40GK101398800SQ200710201879
公開日2009年4月1日 申請日期2007年9月27日 優(yōu)先權(quán)日2007年9月27日
發(fā)明者何敦逸, 李政憲, 許壽國 申請人:鴻富錦精密工業(yè)(深圳)有限公司;鴻海精密工業(yè)股份有限公司