專利名稱：：Nandflash控制器及其與nandflash芯片的數(shù)據(jù)交互方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及NANDFLASH控制器領(lǐng)域，特別是涉及一種NANDFLASH控制器及其與NANDFLASH芯片數(shù)據(jù)交互的方法。技術(shù)背景NAND型快閃存儲(chǔ)器(NANDFLASH)是一種可在線進(jìn)行電擦寫的非易失半導(dǎo)體存儲(chǔ)器，具有擦寫速度快、低功耗、大容量、低成本等優(yōu)點(diǎn)，廣泛應(yīng)用于MP3、MP4、手機(jī)、數(shù)碼照相機(jī)、攝像機(jī)等電子產(chǎn)品中。NANDFLASH芯片通過NANDFLASH控制器寫入、讀取數(shù)據(jù)，NANDFLASH控制器傳送到NANDFLASH芯片的數(shù)據(jù)包括地址和命令數(shù)據(jù)、及信息數(shù)據(jù)?，F(xiàn)有的NANDFLASH控制器通過內(nèi)部數(shù)據(jù)傳輸通道，將地址和命令數(shù)據(jù)、及信息數(shù)據(jù)傳送到NANDFLASH芯片。參閱圖1，為現(xiàn)有的NANDFLASH控制器結(jié)構(gòu)示意圖，包括總線時(shí)序接口11、內(nèi)部數(shù)據(jù)傳輸通道12、命令數(shù)據(jù)解碼器13、及FLASH時(shí)序發(fā)生器14。總線時(shí)序接口11將接收到系統(tǒng)總線傳送的數(shù)據(jù)通過內(nèi)部數(shù)據(jù)傳輸通道12直接傳送至FLASH時(shí)序發(fā)生器14，F(xiàn)LASH時(shí)序發(fā)生器14將系統(tǒng)總線時(shí)序轉(zhuǎn)換為NANDFLASH芯片時(shí)序，傳送該數(shù)據(jù)到MNDFLASH芯片。上述數(shù)據(jù)包括命令和地址數(shù)據(jù)、及信息數(shù)據(jù)，命令數(shù)據(jù)在內(nèi)部數(shù)據(jù)傳輸通道12傳輸時(shí)，需要命令數(shù)據(jù)解碼器13對命令數(shù)據(jù)進(jìn)行解析，轉(zhuǎn)換為真實(shí)的命令數(shù)據(jù)后再傳送到NANDFLASH芯片。NANDFLASH控制器屬于異步慢速器件，傳輸速率較低，一般不高于40MHz,而系統(tǒng)總線傳輸速率較高，一般可達(dá)到133MHz。在數(shù)據(jù)傳輸過程中，系統(tǒng)總線的數(shù)據(jù)往往處于等待傳輸狀態(tài)，而命令數(shù)據(jù)在內(nèi)部數(shù)據(jù)傳輸通道12傳輸中，還需命令數(shù)據(jù)解碼器13對其進(jìn)行轉(zhuǎn)換操作，該轉(zhuǎn)換操作進(jìn)一步延緩NANDFLASH控制器的傳輸速度，降低NANDFLASH控制器的數(shù)據(jù)傳輸效率。NANDFLASH芯片因生產(chǎn)廠商不同，命令數(shù)據(jù)的數(shù)值各不相同，即使同一廠商生產(chǎn)的不同型號(hào)的NANDFLASH芯片，其命令數(shù)據(jù)的數(shù)值也不盡相同。FLASH控制器中的命令數(shù)據(jù)解碼器13對照其內(nèi)部存儲(chǔ)的命令轉(zhuǎn)換信息，轉(zhuǎn)換不同廠商的NANDFLASH芯片的命令數(shù)據(jù)。但是，命令數(shù)據(jù)解碼器13可存儲(chǔ)的命令轉(zhuǎn)換信息非常有限，^艮難把所有廠商的NANDFLASH芯片的命令數(shù)據(jù)都包括，并且NANDFLASH芯片發(fā)展得很快，把命令數(shù)據(jù)做成硬解析的方式無法兼容以后不斷推出的命令數(shù)據(jù)。因此，NANDFLASH控制器的兼容性受到一定的限制，不能靈活地與各種NANDFLASH芯片進(jìn)行數(shù)據(jù)交互。目前，NANDFLASH芯片每頁存儲(chǔ)區(qū)分為兩塊數(shù)據(jù)區(qū)和冗余區(qū)。數(shù)據(jù)區(qū)域存儲(chǔ)數(shù)據(jù)信息，冗余區(qū)域存儲(chǔ)文件系統(tǒng)信息及糾錯(cuò)碼的校驗(yàn)位?，F(xiàn)以2K字節(jié)的數(shù)據(jù)為例，該數(shù)據(jù)在NANDFLASH芯片中存儲(chǔ)的格式如下表l:<table>tableseeoriginaldocumentpage6</column></row><table>表l表l中，前2048字節(jié)為該存儲(chǔ)頁的數(shù)據(jù)區(qū)，后64字節(jié)為該存儲(chǔ)頁的冗余區(qū)，512字節(jié)信息數(shù)據(jù)與其對應(yīng)的16字節(jié)的文件系統(tǒng)信息和檢驗(yàn)位組成一個(gè)完整的BCH碼字。在往NANDFLASH芯片寫入凄t據(jù)時(shí)，當(dāng)傳送完第一個(gè)512字節(jié)的信息數(shù)據(jù)時(shí)，地址指針跳轉(zhuǎn)到表l第5欄位置，將上述信息數(shù)據(jù)對應(yīng)的文件系統(tǒng)信息和校驗(yàn)位寫入該位置，然后地址指針再跳轉(zhuǎn)到表l中第2欄位置，繼續(xù)寫入下一個(gè)512字節(jié)的信息數(shù)據(jù)，再跳轉(zhuǎn)地址指針到表1中第6欄位置，將該信息數(shù)據(jù)對應(yīng)的文件系統(tǒng)信息和校驗(yàn)位寫入該位置，如此循環(huán)，將數(shù)據(jù)依次寫入NANDFLASH芯片存儲(chǔ)頁。/人NANDFLASH芯片讀取^t據(jù)時(shí)，同樣也需要不斷的調(diào)整地址指針，讀取相應(yīng)位置的數(shù)據(jù)。上述在NANDFLASH芯片寫入或讀:f又?jǐn)?shù)據(jù)過程中，需要發(fā)送特定的指令和地址，控制地址指針跳轉(zhuǎn)，以便在相應(yīng)位置寫入或讀取數(shù)據(jù)，這極大的增加在NANDFLASH芯片寫入或讀取數(shù)據(jù)的復(fù)雜程度，降低數(shù)據(jù)傳輸效率。
發(fā)明內(nèi)容本發(fā)明所要解決的技術(shù)問題是提供一種NANDFLASH控制器，該NANDFLASH控制器能夠提高數(shù)據(jù)傳輸效率，并能夠靈活兼容各種NANDFLASH芯片。本發(fā)明的又一個(gè)目的是提供一種NANDFLASH控制器向NANDFLASH芯片寫入數(shù)據(jù)的方法，該方法可降低向NANDFLASH芯片寫入數(shù)據(jù)的復(fù)雜程度，提高數(shù)據(jù)傳輸效率。本發(fā)明的再一個(gè)目的是提供一種NANDFLASH控制器在NANDFLASH芯片讀取數(shù)據(jù)的方法，該方法可降低從讀取數(shù)據(jù)的復(fù)雜程度，提高數(shù)據(jù)傳輸效率。本發(fā)明涉及一種NANDFLASH控制器，包括總線時(shí)序接口、FLASH時(shí)序發(fā)生器、DMA數(shù)據(jù)傳輸通道，還包括命令和地址數(shù)據(jù)傳輸通道、通道選擇器、數(shù)據(jù)緩沖區(qū)、及邏輯控制器所述命令和地址數(shù)據(jù)傳輸通道，連接所述總線時(shí)序接口和所述通道選擇器，用于傳輸命令和地址數(shù)據(jù)；所述數(shù)據(jù)緩沖區(qū)，用于接收系統(tǒng)總線通過總線時(shí)序接口傳送的信息數(shù)據(jù)；所述控制寄存器，用于接收系統(tǒng)總線通過總線時(shí)序接口配置的工作參數(shù)；所述邏輯控制器，用于依據(jù)所述工作參數(shù)在所述數(shù)據(jù)緩沖區(qū)寫入或讀取上述數(shù)據(jù)信息；所述通道選擇器，用于依據(jù)所述工作參數(shù)接通DMA數(shù)據(jù)傳輸通道或命令和地址數(shù)據(jù)傳輸通道，傳送數(shù)據(jù)。優(yōu)選的，還包括BCH編碼/解碼器和BCH結(jié)果寄存器所述BCH編碼/解碼器，用于對所述DMA數(shù)據(jù)傳輸通道傳輸?shù)男畔?shù)據(jù)進(jìn)行編碼、解碼，并將編碼、解碼結(jié)果發(fā)送到所述BCH結(jié)果寄存器；所述BCH結(jié)果寄存器，用于寄存BCH結(jié)果數(shù)據(jù)。所述邏輯控制器在所述BCH結(jié)果寄存器讀取BCH結(jié)果數(shù)據(jù)。優(yōu)選的，，還包括FLASH時(shí)序控制寄存器，用于調(diào)整所述FLASH時(shí)序發(fā)生器的時(shí)序。優(yōu)選的，所述數(shù)據(jù)緩沖區(qū)包括多片預(yù)設(shè)字節(jié)的靜態(tài)隨機(jī)存儲(chǔ)器和預(yù)置字節(jié)的寄存器。優(yōu)選的，所述預(yù)設(shè)字節(jié)為512字節(jié)，所述預(yù)置字節(jié)為64字節(jié)。本發(fā)明還涉及一種NANDFLASH控制器向NANDFLASH芯片寫入數(shù)據(jù)的方法，將數(shù)據(jù)以BCH碼字為單位，寫入每BCH碼字?jǐn)?shù)據(jù)的步驟包括傳送命令和地址數(shù)據(jù)到NANDFLASH芯片；傳送數(shù)據(jù)信息到NANDFLASH芯片的相應(yīng)地址，同時(shí)對該數(shù)據(jù)信息進(jìn)行編碼；傳送上述數(shù)據(jù)信息對應(yīng)的文件系統(tǒng)信息到上述地址的下一相鄰地址，同時(shí)對該文件系統(tǒng)信息進(jìn)行編碼；將上述編碼得到的結(jié)果數(shù)據(jù)存儲(chǔ)到上述下一相鄰地址的下一相鄰地址。優(yōu)選的，在傳送數(shù)據(jù)信息到NANDFLASH芯片存儲(chǔ)頁的相應(yīng)地址之前，還包括系統(tǒng)總線將信息數(shù)據(jù)和文件系統(tǒng)信息寫入所述NANDFLASH控制器的數(shù)據(jù)緩沖區(qū)；在所述數(shù)據(jù)緩沖區(qū)順序讀取該信息數(shù)據(jù)和文件系統(tǒng)信息。優(yōu)選的，系統(tǒng)總線將信息數(shù)據(jù)和文件系統(tǒng)信息寫入所述NANDFLASH控制器的數(shù)據(jù)緩沖區(qū)具體為系統(tǒng)總線將信息數(shù)據(jù)以512字節(jié)為單位，循環(huán)寫入到所述NANDFLASH控制器的數(shù)據(jù)緩沖區(qū)的各靜態(tài)隨機(jī)存儲(chǔ)器中；系統(tǒng)總線將上述信息數(shù)據(jù)對應(yīng)的文件系統(tǒng)信息循環(huán)寫入所述數(shù)據(jù)緩沖區(qū)的冗余寄存器。優(yōu)選的，所述NANDFLASH控制器采用命令和地址傳輸通道傳輸命令和地址數(shù)據(jù)。優(yōu)選的，所述NANDFLASH控制器采用DMA數(shù)據(jù)傳輸通道傳輸信息數(shù)據(jù)、文件系統(tǒng)信息、與才L瞼位。本發(fā)明又涉及一種NANDFLASH控制器在NANDFLASH芯片讀取數(shù)據(jù)的方法，將數(shù)據(jù)以BCH碼字為單位，讀取每BCH碼字?jǐn)?shù)據(jù)的步驟包括傳送命令和地址數(shù)據(jù)到NANDFLASH芯片；讀取NANDFLASH芯片存儲(chǔ)頁相應(yīng)地址的數(shù)據(jù)信息到所述NANDFLASH控制器的數(shù)據(jù)緩沖區(qū)，同時(shí)對該數(shù)據(jù)信息進(jìn)行解碼；讀取上述地址的下一相鄰地址內(nèi)的文件系統(tǒng)信息至所述數(shù)據(jù)緩沖區(qū)，同時(shí)對該文件系統(tǒng)信息進(jìn)行解碼；讀取上述下一相鄰地址的下一相鄰地址內(nèi)的校驗(yàn)位至所述數(shù)據(jù)緩沖區(qū)，同時(shí)對該校驗(yàn)位進(jìn)行解碼；獲取上述解碼得到的結(jié)果數(shù)據(jù)，并根據(jù)該結(jié)果數(shù)據(jù)校正所述數(shù)據(jù)緩沖區(qū)中上述數(shù)據(jù)信息、文件系統(tǒng)信息、及校驗(yàn)位。優(yōu)選的，該方法還包括如上述數(shù)據(jù)信息、文件系統(tǒng)信息、及校驗(yàn)位中出現(xiàn)的錯(cuò)誤個(gè)數(shù)大于可校正的個(gè)數(shù)，生成錯(cuò)誤信息。優(yōu)選的，所述NANDFLASH控制器采用命令和地址傳輸通道傳輸命令和地址數(shù)據(jù)。優(yōu)選的，所述NANDFLASH控制器采用DMA數(shù)據(jù)傳輸通道傳輸信息數(shù)據(jù)、文件系統(tǒng)信息、與校驗(yàn)位。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)本發(fā)明NANDFLASH控制器選用DMA數(shù)據(jù)傳輸通道傳輸信息數(shù)據(jù)，選用命令和地址數(shù)據(jù)傳輸通道傳輸命令和地址數(shù)據(jù)，將信息數(shù)據(jù)、命令和地址數(shù)據(jù)分開傳輸，避免在傳輸時(shí)對命令和地址數(shù)據(jù)進(jìn)行轉(zhuǎn)換操作，延誤數(shù)據(jù)的傳輸，提高傳輸效率。同時(shí)，選取專用的數(shù)據(jù)傳輸通道傳輸命令和地址數(shù)據(jù)，不需在數(shù)據(jù)傳輸過程中對命令和地址數(shù)據(jù)進(jìn)行轉(zhuǎn)換，避免現(xiàn)有技術(shù)中將命令數(shù)據(jù)做成硬解析的方式，而無法兼容以后不斷推出的命令數(shù)據(jù)的缺陷，使NANDFLASH控制器能夠靈活地適應(yīng)各種NANDFLASH芯片。本發(fā)明將MNDFLASH芯片存儲(chǔ)頁格式設(shè)置為存儲(chǔ)信息數(shù)據(jù)及其對應(yīng)的文件系統(tǒng)信息、校驗(yàn)位的地址順序排列。在NANDFLASH芯片寫入或讀取數(shù)據(jù)時(shí)，不需要發(fā)送特別的操作命令和地址用于改變地址指針，即可順序地寫入或讀取信息數(shù)據(jù)、文件系統(tǒng)信息、校驗(yàn)位，便于BCH編/解碼器進(jìn)行編碼、解碼，極大的簡化了在NANDFLASH芯片寫入或讀取數(shù)據(jù)的復(fù)雜程度，進(jìn)一步提高數(shù)據(jù)傳輸效率。圖1為現(xiàn)有的NANDFLASH控制器結(jié)構(gòu)示意圖；圖2為本發(fā)明第一實(shí)施例^是供的NANDFLASH控制器示意圖；圖3為本發(fā)明第二實(shí)施例提供的NANDFLASH控制器示意圖；圖4為本發(fā)明第三實(shí)施例4是供的NANDFLASH控制器示意圖；圖5為本發(fā)明向數(shù)據(jù)緩沖區(qū)寫入信息數(shù)據(jù)流程圖；圖6為本發(fā)明提供的NANDFLASH控制器向NANDFLASH芯片寫入數(shù)據(jù)的方法流程圖；圖7為本發(fā)明向NANDFLASH芯片寫入數(shù)據(jù)示意圖；圖8為本發(fā)明提供的NANDFLASH控制器向NANDFLASH芯片讀取數(shù)據(jù)的方法流程圖9為本發(fā)明在ANDFLASH芯片讀取數(shù)據(jù)示意圖。具體實(shí)施方式本發(fā)明NANDFLASH控制器選用DMA數(shù)據(jù)傳輸通道傳輸信息數(shù)據(jù)，選用命令和地址數(shù)據(jù)傳輸通道傳輸命令和地址數(shù)據(jù)，將信息數(shù)據(jù)、命令和地址數(shù)據(jù)分開傳輸。同時(shí)，本發(fā)明將MNDFLASH芯片存儲(chǔ)頁格式設(shè)置為存儲(chǔ)信息數(shù)據(jù)及其對應(yīng)的文件系統(tǒng)信息、校驗(yàn)位的地址順序排列。NANDFLASH控制器在與NANDFLASH芯片進(jìn)行數(shù)據(jù)交互時(shí)，不需發(fā)送特別的操作命令和地址用于改變地址指針，即可順序地寫入或讀取信息數(shù)據(jù)、文件系統(tǒng)信息、校驗(yàn)位。為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖和具體實(shí)施方式對本發(fā)明作進(jìn)一步詳細(xì)的說明。參照圖2，為本發(fā)明第一實(shí)施例提供的NANDFLASH控制器示意圖，該NANDFLASH控制器包括總線時(shí)序接口11、FLASH時(shí)序發(fā)生器14、DMA數(shù)據(jù)傳輸通道15、命令和地址數(shù)據(jù)傳輸通道16、通道選擇器17、數(shù)據(jù)緩沖區(qū)18、邏輯控制器19、及控制寄存器23?？偩€時(shí)序接口ll與系統(tǒng)總線相連接，進(jìn)行數(shù)據(jù)交互。交互的數(shù)據(jù)主要包括信息數(shù)據(jù)、命令和地址數(shù)據(jù)?？偩€時(shí)序接口11將系統(tǒng)總線傳輸?shù)拿詈偷刂窋?shù)據(jù)通過命令和地址數(shù)據(jù)傳輸通道16、通道選擇器17、FLASH時(shí)序發(fā)生器14寫入NANDFLASH芯片。系統(tǒng)總線通過總線時(shí)序接口11將信息數(shù)據(jù)寫入數(shù)據(jù)緩沖區(qū)18。命令和地址數(shù)據(jù)傳輸通道16連接總線時(shí)序接口11和通道選擇器17,專用于傳輸命令和地址數(shù)據(jù)。數(shù)據(jù)緩沖區(qū)18存儲(chǔ)總線時(shí)序接口11傳送的信息數(shù)據(jù)。邏輯控制器19在數(shù)據(jù)緩沖區(qū)18讀取上述信息數(shù)據(jù)，經(jīng)DMA數(shù)據(jù)傳輸通道15、通道選擇器17、FLASH時(shí)序發(fā)生器14寫入NANDFLASH芯片。數(shù)據(jù)緩沖區(qū)18可以528字節(jié)的碼字為單位，用多片512字節(jié)的靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)來存儲(chǔ)對應(yīng)每個(gè)碼字的信息數(shù)據(jù)，用64字節(jié)的寄存器來存儲(chǔ)文件系統(tǒng)信息和BCH^r-瞼位。其組成如下表2所示512字節(jié)SRAM0512字節(jié)SRAM1512字節(jié)SRAM2512字節(jié)SRAM364字節(jié)冗余寄存器表2邏輯控制器19生成邏輯控制信號(hào)，發(fā)送到通道選擇器17。通道選擇器17根據(jù)上述邏輯控制信號(hào)，接通DMA數(shù)據(jù)傳輸通道15或命令和地址數(shù)據(jù)傳輸通道16,將所選傳輸通道的數(shù)據(jù)傳送至FLASH時(shí)序發(fā)生器14。FLASH時(shí)序發(fā)生器14將接收到的數(shù)據(jù)寫入NANDFLASH芯片。數(shù)據(jù)寄存器接收系統(tǒng)總線通過總線時(shí)序接口11配置的工作參數(shù)。本發(fā)明選用DMA數(shù)據(jù)傳輸通道15傳輸信息數(shù)據(jù)，選用命令和地址數(shù)據(jù)傳輸通道16傳輸命令和地址數(shù)據(jù)，將信息數(shù)據(jù)、命令和地址數(shù)據(jù)分開傳輸，避免在傳輸時(shí)對命令數(shù)據(jù)進(jìn)行轉(zhuǎn)換操作，延誤數(shù)據(jù)的傳輸，提高傳輸效率。同時(shí)，選取專用的數(shù)據(jù)傳輸通道傳輸命令和地址數(shù)據(jù)，不需對命令數(shù)據(jù)進(jìn)行轉(zhuǎn)換，使NANDFLASH控制器能夠靈活地適應(yīng)各種NANDFLASH芯片。本發(fā)明NANDFLASH控制器還可包括BCH編碼/解碼器和BCH結(jié)果寄存器，用于對DMA數(shù)據(jù)傳輸通道15傳送的信息數(shù)據(jù)進(jìn)行編碼、解碼。參照圖3,為本發(fā)明第二實(shí)施例提供的NANDFLASH控制器示意圖，該NANDFLASH控制器包括總線時(shí)序接口11、FLASH時(shí)序發(fā)生器14、DMA數(shù)據(jù)傳輸通道15、命令和地址數(shù)據(jù)傳輸通道16、通道選擇器17、數(shù)據(jù)緩沖區(qū)18、邏輯控制器19、BCH編碼/解碼器20、BCH結(jié)果寄存器21、及控制寄存器23。在往NANDFLASH芯片寫入信息數(shù)據(jù)時(shí)，BCH編碼/解碼器20對該信息數(shù)據(jù)進(jìn)行編碼，將編碼結(jié)果存儲(chǔ)到BCH結(jié)果寄存器21。邏輯控制器19在BCH結(jié)果寄存器21讀取該編碼結(jié)果，通過DMA數(shù)據(jù)傳輸通道15寫入到NANDFLASH芯片的相應(yīng)的校驗(yàn)位。從NANDFLASH芯片讀取數(shù)據(jù)時(shí)，BCH編碼/解碼器20對該信息數(shù)據(jù)進(jìn)行解碼，將解碼的結(jié)果保存在BCH結(jié)果寄存器21。邏輯控制器19在BCH結(jié)果寄存器21讀取BCH結(jié)果數(shù)據(jù)，并根據(jù)BCH結(jié)果數(shù)據(jù)自動(dòng)糾正錯(cuò)誤。在編碼時(shí)，需要將每個(gè)碼字的信息數(shù)據(jù)和其對應(yīng)的文件系統(tǒng)信息依次送入BCH編碼/解碼器20,才能得到編碼結(jié)果；在解碼時(shí)，需要將每個(gè)碼字的信息數(shù)據(jù)、文件系統(tǒng)信息和檢驗(yàn)位依次送入BCH編碼/解碼器20才能得到解碼結(jié)果。BCH結(jié)果寄存器21可保存4個(gè)碼字的編碼/解碼結(jié)果。4個(gè)碼字的編碼結(jié)果結(jié)構(gòu)如下表3所示碼字o編碼結(jié)果碼字l編碼結(jié)果碼字2編碼結(jié)果碼字3編碼結(jié)果表34個(gè)碼字的解碼碼結(jié)果也同樣保存4組值。每組解碼結(jié)果包含錯(cuò)誤個(gè)數(shù)、錯(cuò)誤地址、及錯(cuò)誤值。如下表4所示；錯(cuò)誤個(gè)數(shù)錯(cuò)誤地址o錯(cuò)誤值o錯(cuò)誤地址i錯(cuò)誤值i錯(cuò)誤地址t錯(cuò)誤值t表4BCH編碼解碼在BCH編碼/解碼器20的GF(213)域上進(jìn)行，每組編碼結(jié)果包含13*t位的冗余位。t為可糾正的錯(cuò)誤個(gè)數(shù)。錯(cuò)誤個(gè)數(shù)為BCH編碼/解碼器2G通過解碼找到的對應(yīng)碼字中包含的錯(cuò)誤比特?cái)?shù)，每個(gè)碼字最多只能有t個(gè)錯(cuò)誤。參照圖4,為本發(fā)明第三實(shí)施例提供的NANDFLASH控制器示意圖，該NANDFLASH控制器包括總線時(shí)序接口11、FLASH時(shí)序發(fā)生器14、DMA數(shù)據(jù)傳輸通道15、命令和地址數(shù)據(jù)傳輸通道16、通道選擇器17、數(shù)據(jù)緩沖區(qū)18、邏輯控制器19、BCH編碼/解碼器20、BCH結(jié)果寄存器21、FLASH時(shí)序控制寄存器H、及控制寄存器23。FLASH時(shí)序控制寄存器22以系統(tǒng)總線時(shí)鐘HCLK的周期為最小時(shí)間單位，保存片選使能信號(hào)的建立時(shí)間、寫/讀信號(hào)的有效寬度、片選使能信號(hào)的保持時(shí)間、命令/地址信號(hào)的建立時(shí)間、命令/地址信號(hào)的保持時(shí)間等時(shí)間值。不同的NANDFLASH芯片的上述時(shí)間值各不相同，為了兼容所有的NANDFLASH芯片，NANDFLASH控制器靈活地配置上述時(shí)間值，以更好的兼容不同的NANDFLASH芯片。應(yīng)用時(shí)，根據(jù)各NANDFLASH芯片的具體要求，配置FLASH時(shí)序控制寄存器22,FLASH時(shí)序控制寄存器22根據(jù)上述時(shí)間值調(diào)整FLASH時(shí)序發(fā)生器14的時(shí)序。NANDFLASH控制器在傳輸數(shù)據(jù)時(shí)，系統(tǒng)總線首先通過總線時(shí)序接口11配置控制寄存器23設(shè)定各種工作參數(shù)，邏輯控制器19根據(jù)設(shè)定的工作參數(shù)控制各模塊間協(xié)同工作，發(fā)出控制信號(hào)。通道選擇器17根據(jù)控制信號(hào)接通命令和地址數(shù)據(jù)傳輸通道17,傳送命令和地址數(shù)據(jù)到NANDFLASH芯片。在往NANDFLASH芯片寫入數(shù)據(jù)時(shí)，系統(tǒng)總線過總線時(shí)序接口11將信息數(shù)據(jù)寫入數(shù)據(jù)緩沖區(qū)18，邏輯控制器19從數(shù)據(jù)緩沖區(qū)18讀出數(shù)據(jù)通過DMA數(shù)據(jù)傳輸通道15寫入到NANDFLASH芯片，當(dāng)傳輸完預(yù)設(shè)字節(jié)數(shù)據(jù)后，邏輯控制器19生成中斷信息通知系統(tǒng)數(shù)據(jù)傳輸已經(jīng)結(jié)束；從NANDFLASH芯片讀取時(shí)，邏輯控制器19數(shù)據(jù)緩沖區(qū)18，當(dāng)傳輸完預(yù)設(shè)字節(jié)數(shù)據(jù)后，邏輯控制器19生成中斷信息通知系統(tǒng)數(shù)據(jù)傳輸已經(jīng)結(jié)束，系統(tǒng)總線再通過總線時(shí)序接口11從數(shù)據(jù)緩沖區(qū)18中讀取數(shù)據(jù)。因數(shù)據(jù)緩沖區(qū)18的多片SRAM和冗余積存器都是系統(tǒng)總線可尋址的，并且在地址上是連續(xù)的。多片SRAM的結(jié)構(gòu)使對數(shù)據(jù)緩沖區(qū)18的寫入或讀取數(shù)據(jù)操作可以以碼字為單位，進(jìn)行兵乓方式的操作。參閱圖5，為本發(fā)明向數(shù)據(jù)緩沖區(qū)18寫入信息數(shù)據(jù)流程圖，具體步驟如下步驟S501、系統(tǒng)總線通過總線時(shí)序接口ll將信息數(shù)據(jù)寫入數(shù)據(jù)緩沖區(qū)18的某一部分存儲(chǔ)地址。如，系統(tǒng)總線將信息數(shù)據(jù)寫入表2中SRAMG和SRAM1存儲(chǔ)地址，并4e^目應(yīng)的文件系統(tǒng)信息寫入表2中的冗余寄存器的對應(yīng)地址。步驟S502、系統(tǒng)總線通過配置控制寄存器23啟動(dòng)邏輯控制器19將數(shù)據(jù)緩沖區(qū)18的上述部分存儲(chǔ)地址存儲(chǔ)的信息數(shù)據(jù)、文件系統(tǒng)信息和BCH結(jié)果寄存器21中編碼得到的^^險(xiǎn)位寫入NANDFLASH芯片，完成寫入后，生成傳輸完成的中斷。如，將表2中SRAM0和SRAM1存儲(chǔ)地址存儲(chǔ)的信息數(shù)據(jù)和對應(yīng)的文件系統(tǒng)信息、才全驗(yàn)位寫入NANDFLASH芯片。步驟S503、系統(tǒng)總線通過總線時(shí)序接口ll將信息數(shù)據(jù)寫入數(shù)據(jù)緩沖區(qū)18的另一部分存儲(chǔ)地址。如，系統(tǒng)總線將信息數(shù)據(jù)寫入表2中SRAM2和SRAM3存儲(chǔ)地址。因?yàn)橄到y(tǒng)總線數(shù)據(jù)傳輸速率比較快，步驟S503要先于步驟S502完成。步驟S504、在S502傳輸完成后，系統(tǒng)總線通過配置控制寄存器23啟動(dòng)將數(shù)據(jù)緩沖區(qū)18的上述另一部分存儲(chǔ)地址存儲(chǔ)的信息數(shù)據(jù)、文件系統(tǒng)信息和BCH結(jié)果寄存器21中編碼得到的4企-瞼位寫入NANDFLASH芯片，完成寫入后，生成傳輸完成的中斷，并轉(zhuǎn)到步驟S501。如，將表2中SRAM2和SRAM3存儲(chǔ)地址存儲(chǔ)的信息數(shù)據(jù)和對應(yīng)的文件系統(tǒng)信息、4企驗(yàn)位寫入NANDFLASH芯片。此種兵乓操作的方式以BCH碼字為單位進(jìn)行數(shù)據(jù)傳輸，通過循環(huán)多次的配置控制寄存器23，加快數(shù)據(jù)的傳輸效率。并且乒乓操作的方式可較小對數(shù)據(jù)緩沖區(qū)18存儲(chǔ)容量的要求，減小MNDFLASH控制器的面積，降低芯片成本。以上為本發(fā)明NANDFLASH控制器的各實(shí)施例，下面詳細(xì)介紹本發(fā)明NANDFLASH芯片數(shù)據(jù)存儲(chǔ)格式。為方便數(shù)據(jù)的寫入和讀取，本發(fā)明將NANDFLASH芯片存儲(chǔ)頁格式設(shè)置為存儲(chǔ)信息數(shù)據(jù)及其對應(yīng)的文件系統(tǒng)信息、校驗(yàn)位的地址順序排列。如下表5，為本發(fā)明NANDFLASH芯片2K存^f渚頁的才各式表<table>tableseeoriginaldocumentpage14</column></row><table>表5在表5中，每BCH碼字的信息數(shù)據(jù)、文件系統(tǒng)信息、校驗(yàn)位順序排列。在NANDFLASH芯片寫入或讀取數(shù)據(jù)時(shí)，不需要發(fā)送特別的操作命令和地址用于改變地址指針，只需順序地寫入或讀取信息數(shù)據(jù)、文件系統(tǒng)信息、校驗(yàn)位，便于BCH編/解碼器20進(jìn)行編碼、解碼，極大的簡化了在NANDFLASH芯片寫入或讀取數(shù)據(jù)的復(fù)雜程度，進(jìn)一步提高數(shù)據(jù)傳輸效率?；谏鲜鯪ANDFLASH芯片存儲(chǔ)頁格式，本發(fā)明提供NANDFLASH控制器與NANDFLASH芯片的數(shù)據(jù)交互方法，該方法可降低從寫入、讀取數(shù)據(jù)的復(fù)雜程度，提高數(shù)據(jù)傳輸效率。下面以NANDFLASH控制器向NANDFLASH芯片寫入1BCH碼字?jǐn)?shù)據(jù)，在NANDFLASH芯片讀取1BCH碼字?jǐn)?shù)據(jù)為例，進(jìn)行說明。參閱圖6,為本發(fā)明提供的NANDFLASH控制器向NANDFLASH芯片寫入數(shù)據(jù)的方法流程圖，具體步驟如下。步驟S601、傳送命令和地址數(shù)據(jù)到NANDFLASH芯片。系統(tǒng)總線通過命令和地址數(shù)據(jù)傳輸通道16傳送命令和地址數(shù)據(jù)至NANDFLASH芯片。步驟S602、傳送數(shù)據(jù)信息到NANDFLASH芯片存儲(chǔ)頁的相應(yīng)地址，對該數(shù)據(jù)信息進(jìn)行編碼。系統(tǒng)總線配置控制寄存器21的各項(xiàng)參數(shù)，邏輯控制器20通過DMA數(shù)據(jù)傳輸通道15讀取數(shù)據(jù)緩沖區(qū)的數(shù)據(jù)信息，存儲(chǔ)至NANDFLASH芯片存儲(chǔ)頁相應(yīng)地址，同時(shí)BCH編碼/解碼器20對該數(shù)據(jù)信息進(jìn)行編碼。參閱圖7,圖7為本發(fā)明NANDFLASH芯片寫入數(shù)據(jù)示意圖。包括數(shù)據(jù)緩沖區(qū)寄存器71、NANDFLASH芯片存儲(chǔ)頁72、BCH結(jié)果寄存器21。將數(shù)據(jù)緩沖區(qū)寄存器71內(nèi)的信息數(shù)據(jù)0地址內(nèi)的信息數(shù)據(jù)傳送到NANDFLASH芯片存儲(chǔ)頁72中信息數(shù)據(jù)Q地址內(nèi)。同時(shí)將該信息數(shù)據(jù)發(fā)送到BCH編碼/解碼器20進(jìn)行編碼。步驟S603、將上述數(shù)據(jù)信息對應(yīng)的文件系統(tǒng)信息傳送到NANDFLASH芯片中上述地址的下一相臨地址，同時(shí)對該文件系統(tǒng)信息進(jìn)行編碼；參見圖7，傳送數(shù)據(jù)緩沖區(qū)中冗余寄存器71內(nèi)的文件系統(tǒng)信息O地址內(nèi)的數(shù)據(jù)到NANDFLASH芯片存儲(chǔ)頁72內(nèi)文件系統(tǒng)信息0地址內(nèi)。由圖7可見，NANDFLASH芯片存儲(chǔ)頁72中，信息數(shù)據(jù)0地址與文件系統(tǒng)信息Q地址相鄰，無需改變NANDFLASH芯片中的存儲(chǔ)地址，自動(dòng)將文件系統(tǒng)信息存儲(chǔ)到該地址。同時(shí)，將該文件系統(tǒng)信息發(fā)送到BCH編碼/解碼器20進(jìn)行編碼，將編碼結(jié)果存儲(chǔ)到BCH結(jié)果寄存器21的碼字0編碼結(jié)果地址中。步驟S604、將上述編碼得到的結(jié)果數(shù)據(jù)繼續(xù)存儲(chǔ)到NANDFLASH芯片中上述下一相臨地址的下一相臨地址，完成一個(gè)BCH碼字存儲(chǔ)至NANDFLASH芯片過程。循環(huán)重復(fù)上述步驟，將數(shù)據(jù)順序?qū)懭隢ANDFLASH芯片。參見圖7，將BCH結(jié)果寄存器21內(nèi)碼字0編碼結(jié)果中的結(jié)果數(shù)據(jù)直接傳送至NANDFLASH芯片存儲(chǔ)頁72的校驗(yàn)位0地址內(nèi)。由圖7可見，校驗(yàn)位0地址為文件系統(tǒng)信息0地址的下一相鄰地址，無需改變NANDFLASH芯片中的存儲(chǔ)地址，自動(dòng)將該編碼結(jié)果存儲(chǔ)到該地址。由上述步驟可知，在NANDFLASH芯片寫入數(shù)據(jù)時(shí)，無需改變NANDFLASH芯片中的存儲(chǔ)地址，即可順序地寫入信息數(shù)據(jù)、文件系統(tǒng)信息、及校驗(yàn)位，極大的簡化了在NANDFLASH芯片寫入數(shù)據(jù)的復(fù)雜程度，進(jìn)一步提高數(shù)據(jù)傳輸效率。參閱圖8,為本發(fā)明提供的在MNDFLASH控制器在NANDFLASH芯片讀取數(shù)據(jù)的方法流程圖，具體步驟如下。步驟S801、傳送命令和地址數(shù)據(jù)到NANDFLASH芯片。系統(tǒng)總線過命令和地址數(shù)據(jù)傳輸通道16傳送命令和地址數(shù)據(jù)至NANDFLASH芯片。步驟S802、系統(tǒng)總線配置控制寄存器21的各項(xiàng)參數(shù)，啟動(dòng)邏輯控制器19，通過DMA數(shù)據(jù)傳輸通道15讀取NANDFLASH芯片存儲(chǔ)頁相應(yīng)地址的數(shù)據(jù)信息，存儲(chǔ)至數(shù)據(jù)緩沖區(qū)18，同時(shí)BCH解碼器對該數(shù)據(jù)信息進(jìn)行解碼。圖9為本發(fā)明ANDFLASH芯片讀取數(shù)據(jù)示意圖。包括數(shù)據(jù)緩沖區(qū)寄存器71、NANDFLASH芯片存儲(chǔ)頁72、BCH結(jié)果寄存器21。在NANDFLASH芯片存儲(chǔ)頁72的信息數(shù)據(jù)G地址內(nèi)讀取信息數(shù)據(jù)，并發(fā)送到數(shù)據(jù)緩沖區(qū)寄存器71的信息數(shù)據(jù)G地址內(nèi)。同時(shí)將該信息數(shù)據(jù)發(fā)送到BCH編碼/解碼器20進(jìn)行解碼。步驟S803、在NANDFLASH芯片存儲(chǔ)頁上述地址的下一相臨地址讀取文件系統(tǒng)信息，存儲(chǔ)至凝:據(jù)緩沖區(qū)18,同時(shí)BCH編碼/解碼器20對該文件系統(tǒng)信息進(jìn)行解碼。參見圖9,NANDFLASH芯片的地址指針順序移動(dòng)到下一相鄰位置，接著讀取文件系統(tǒng)信息Q地址的數(shù)據(jù)，傳送至數(shù)據(jù)緩沖區(qū)寄存器71的文件系統(tǒng)信息0地址內(nèi)。同時(shí)，將該文件系統(tǒng)信息發(fā)送到BCH編碼/解碼器20進(jìn)行解碼。步驟S804、在NANDFLASH芯片存儲(chǔ)頁上述下一相臨地址的下一相臨地址讀取校驗(yàn)位信息，存儲(chǔ)至數(shù)據(jù)緩沖區(qū)18,同時(shí)BCH編碼/解碼器20對該校驗(yàn)位進(jìn)行解碼。參見圖9，NANDFLASH芯片的地址指針再順序移動(dòng)到下一相鄰位置，讀取校驗(yàn)位O地址的數(shù)據(jù)，傳送至數(shù)據(jù)緩沖區(qū)寄存器71的校驗(yàn)位0地址內(nèi)。同時(shí)，將該校驗(yàn)位發(fā)送到BCH編碼/解碼器2G進(jìn)行解碼。步驟S805、邏輯控制器19獲fUi述解碼得到的結(jié)果數(shù)據(jù)，并一艮據(jù)該結(jié)果數(shù)據(jù)糾正數(shù)據(jù)緩沖區(qū)18中上述數(shù)據(jù)信息、文件系統(tǒng)信息、及校驗(yàn)位中的數(shù)據(jù)錯(cuò)誤。循環(huán)重復(fù)上述步驟，在NANDFLASH芯片內(nèi)順序讀取數(shù)據(jù)。參見圖9，在BCH結(jié)果寄存器21的碼字Q解碼結(jié)果地址中讀取結(jié)果數(shù)據(jù)，根據(jù)該結(jié)果數(shù)據(jù)，自動(dòng)糾正碼字中出現(xiàn)的錯(cuò)誤。如上述數(shù)據(jù)信息、文件系統(tǒng)信息、及校驗(yàn)位信息中出現(xiàn)的錯(cuò)誤個(gè)數(shù)大于可糾正個(gè)數(shù)，生成錯(cuò)誤信息。在NANDFLASH芯片讀取數(shù)據(jù)時(shí)，無需改變NANDFLASH芯片中的存儲(chǔ)地址，即可順序地讀取信息數(shù)據(jù)、文件系統(tǒng)信息、校驗(yàn)位，極大的簡化了在NANDFLASH芯片讀取數(shù)據(jù)的復(fù)雜程度，進(jìn)一步提高數(shù)據(jù)傳輸效率。以上是對本發(fā)明所提供的一種NANDFLASH控制器及其與MNDFLASH芯片數(shù)據(jù)交互方法，進(jìn)行了詳細(xì)介紹，本文中應(yīng)用了具體個(gè)例對本發(fā)明的原理及實(shí)施方式進(jìn)行了闡述，以上實(shí)施例的說明只是用于幫助理解本發(fā)明的方法及其核心思想；同時(shí)，對于本領(lǐng)域的一般技術(shù)人員，依據(jù)本發(fā)明的思想，在具體實(shí)施方式及應(yīng)用范圍上均會(huì)有改變之處，綜上所述，本說明書內(nèi)容不應(yīng)理解為對本發(fā)明的限制。權(quán)利要求1、一種NANDFLASH控制器，包括總線時(shí)序接口、FLASH時(shí)序發(fā)生器、DMA數(shù)據(jù)傳輸通道，其特征在于，還包括命令和地址數(shù)據(jù)傳輸通道、通道選擇器、數(shù)據(jù)緩沖區(qū)、及邏輯控制器所述命令和地址數(shù)據(jù)傳輸通道，連接所述總線時(shí)序接口和所述通道選擇器，用于傳輸命令和地址數(shù)據(jù)；所述數(shù)據(jù)緩沖區(qū)，用于接收系統(tǒng)總線通過總線時(shí)序接口傳送的信息數(shù)據(jù)；所述控制寄存器，用于接收系統(tǒng)總線通過總線時(shí)序接口配置的工作參數(shù)；所述邏輯控制器，用于依據(jù)所述工作參數(shù)在所述數(shù)據(jù)緩沖區(qū)寫入或讀取上述數(shù)據(jù)信息；所述通道選擇器，用于依據(jù)所述工作參數(shù)接通DMA數(shù)據(jù)傳輸通道或命令和地址數(shù)據(jù)傳輸通道，傳送數(shù)據(jù)。2、如權(quán)利要求1所述的NANDFLASH控制器，其特征在于，還包括BCH編碼/解碼器和BCH結(jié)果寄存器所述BCH編碼/解碼器，用于對所述DMA數(shù)據(jù)傳輸通道傳輸?shù)男畔?shù)據(jù)進(jìn)行編碼、解碼，并將編碼、解碼結(jié)果發(fā)送到所述BCH結(jié)果寄存器；所述BCH結(jié)果寄存器，用于寄存BCH結(jié)果數(shù)據(jù)。所述邏輯控制器在所述BCH結(jié)果寄存器讀取BCH結(jié)果數(shù)據(jù)。3、如權(quán)利要求1所述的NANDFLASH控制器，其特征在于，還包括FLASH時(shí)序控制寄存器，用于調(diào)整所述FLASH時(shí)序發(fā)生器的時(shí)序。4、如權(quán)利要求l、2或3所述的MNDFLASH控制器，其特征在于，所述數(shù)據(jù)緩沖區(qū)包括多片預(yù)設(shè)字節(jié)的靜態(tài)隨機(jī)存儲(chǔ)器和預(yù)置字節(jié)的寄存器。5、如權(quán)利要求4所述的NANDFLASH控制器，其特征在于，所述預(yù)設(shè)字節(jié)為512字節(jié)，所述預(yù)置字節(jié)為64字節(jié)。6、一種NANDFLASH控制器向NANDFLASH芯片寫入數(shù)據(jù)的方法，其特征在于，將數(shù)據(jù)以BCH碼字為單位，寫入每BCH碼字?jǐn)?shù)據(jù)的步驟包括傳送命令和地址凄t據(jù)到MNDFLASH芯片；傳送凝:據(jù)信息到NANDFLASH芯片的相應(yīng)地址，同時(shí)對該數(shù)據(jù)信息進(jìn)行編碼；傳送上述數(shù)據(jù)信息對應(yīng)的文件系統(tǒng)信息到上述地址的下一相鄰地址，同時(shí)對該文件系統(tǒng)信息進(jìn)行編碼；將上述編碼得到的結(jié)果數(shù)據(jù)存儲(chǔ)到上述下一相鄰地址的下一相鄰地址。7、如權(quán)利要求6所述的方法，其特征在于，在傳送數(shù)據(jù)信息到NANDFLASH芯片存儲(chǔ)頁的相應(yīng)地址之前，還包括系統(tǒng)總線將信息數(shù)據(jù)和文件系統(tǒng)信息寫入所述NANDFLASH控制器的凄t據(jù)緩沖區(qū)；在所述數(shù)據(jù)緩沖區(qū)順序讀取該信息數(shù)據(jù)和文件系統(tǒng)信息。8、如權(quán)利要求7所述的方法，其特征在于，系統(tǒng)總線將信息數(shù)據(jù)和文件系統(tǒng)信息寫入所述NANDFLASH控制器的數(shù)據(jù)緩沖區(qū)具體為系統(tǒng)總線將信息數(shù)據(jù)以512字節(jié)為單位，循環(huán)寫入到所述NANDFLASH控制器的數(shù)據(jù)緩沖區(qū)的各靜態(tài)隨機(jī)存儲(chǔ)器中；系統(tǒng)總線將上述信息數(shù)據(jù)對應(yīng)的文件系統(tǒng)信息循環(huán)寫入所述數(shù)據(jù)緩沖區(qū)的冗余寄存器。9、如權(quán)利要求6、7或8所述的方法，其特征在于，所述NANDFLASH控制器采用命令和地址傳輸通道傳輸命令和地址數(shù)據(jù)。10、如權(quán)利要求6、7或8所述的方法，其特征在于，所述NANDFLASH控制器采用麗A數(shù)據(jù)傳輸通道傳輸信息數(shù)據(jù)、文件系統(tǒng)信息、與校驗(yàn)位。11、一種NANDFLASH控制器在NANDFLASH芯片讀取數(shù)據(jù)的方法，其特征在于，將數(shù)據(jù)以BCH碼字為單位，讀取每BCH碼字?jǐn)?shù)據(jù)的步驟包括傳送命令和地址凄t據(jù)到NANDFLASH芯片；讀取NANDFLASH芯片存儲(chǔ)頁相應(yīng)地址的數(shù)據(jù)信息到所述NANDFLASH控制器的數(shù)據(jù)緩沖區(qū)，同時(shí)對該數(shù)據(jù)信息進(jìn)行解碼；讀取上述地址的下一相鄰地址內(nèi)的文件系統(tǒng)信息至所述數(shù)據(jù)緩沖區(qū)，同時(shí)對該文件系統(tǒng)信息進(jìn)行解碼；讀取上述下一相鄰地址的下一相鄰地址內(nèi)的校驗(yàn)位至所述數(shù)據(jù)緩沖區(qū)，同時(shí)對該一交-驗(yàn)位進(jìn)行解碼；獲取上述解碼得到的結(jié)果數(shù)據(jù)，并根據(jù)該結(jié)果數(shù)據(jù)校正所述數(shù)據(jù)緩沖區(qū)中上述數(shù)據(jù)信息、文件系統(tǒng)信息、及4交驗(yàn)位。12、如權(quán)利要求11所述的方法，其特征在于，該方法還包括如上述數(shù)據(jù)信息、文件系統(tǒng)信息、及校驗(yàn)位中出現(xiàn)的錯(cuò)誤個(gè)數(shù)大于可校正的個(gè)數(shù)，生成錯(cuò)誤信息。13、如權(quán)利要求11或12所述的方法，其特征在于，所述NANDFLASH控制器采用命令和地址傳輸通道傳輸命令和地址數(shù)據(jù)。14、如權(quán)利要求11或12所述的方法，其特征在于，所述NANDFLASH控制器采用DMA數(shù)據(jù)傳輸通道傳輸信息數(shù)據(jù)、文件系統(tǒng)信息、與校驗(yàn)位。全文摘要本發(fā)明涉及一種NANDFLASH控制器，包括命令和地址數(shù)據(jù)傳輸通道，連接所述總線時(shí)序接口和所述通道選擇器，用于傳輸命令和地址數(shù)據(jù)；數(shù)據(jù)緩沖區(qū)，用于接收系統(tǒng)總線通過述總線時(shí)序接口傳送的信息數(shù)據(jù)；控制寄存器，用于接收系統(tǒng)總線通過述總線時(shí)序接口配置的工作參數(shù)；邏輯控制器，用于依據(jù)工作參數(shù)在數(shù)據(jù)緩沖區(qū)寫入或讀取數(shù)據(jù)信息；通道選擇器，用于依據(jù)工作參數(shù)接通DMA數(shù)據(jù)傳輸通道或命令和地址數(shù)據(jù)傳輸通道，將傳輸通道的數(shù)據(jù)傳送至FLASH時(shí)序發(fā)生器。同時(shí)，本發(fā)明還公開NANDFLASH控制器與NANDFLASH芯片數(shù)據(jù)交互方法。本發(fā)明能夠提高數(shù)據(jù)傳輸效率，并能夠靈活兼容各種NANDFLASH芯片。文檔編號(hào)G06F13/28GK101162449SQ20071016418公開日2008年4月16日申請日期2007年10月8日優(yōu)先權(quán)日2007年10月8日發(fā)明者闕金珍申請人:福州瑞芯微電子有限公司