專利名稱：控制分布式系統(tǒng)上電順序的方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種分布式系統(tǒng)的上電方法和裝置，尤其涉及一種控制分布式系統(tǒng)啟動時按順序上電的方法和裝置。
背景技術(shù)：
現(xiàn)有的分布式系統(tǒng)中，存在諸如快速外圍設備連接(PeripheralComponent Interconnect Express，簡稱PCIE)總線、串行外圍設備連接(SerialComponent Interconnect，簡稱SPI)總線、工業(yè)標準結(jié)構(gòu)(Industrial StandardArchitecture，簡稱ISA)總線等多種總線形式，各種總線對應不同的插槽。系統(tǒng)第一次上電啟動時，主要存在兩種上電方式一、啟動時允許各種總線槽位上的插卡同時上電，即系統(tǒng)只要檢測到插卡存在，就給相應槽位發(fā)送有效電源信號，使各個槽位同時上電；二、在系統(tǒng)主控板上增加上電配置電可擦寫可編程只讀存儲器(Electrically erasable Programmable read-only Memory，簡稱EEPROM)，給EEPROM寫入特定的內(nèi)容，系統(tǒng)上電時，讀取EEPROM的內(nèi)容，關(guān)閉所有槽位的電源，在系統(tǒng)的主控板啟動后，按順序打開各個總線上的槽位插卡，從而對各個槽位插卡實現(xiàn)順序上電。
現(xiàn)有各種總線接口規(guī)范中，規(guī)定了相應總線插卡功耗的大小，如果按照規(guī)范的約定設計各個插卡的功耗，則可以對插卡同時上電，但是有些情況下，只是將總線作為數(shù)據(jù)交換的通道，如果每塊插卡的電源規(guī)范與規(guī)范不一致，這時采用第一種方式對系統(tǒng)上電會帶來危害由于系統(tǒng)中各種總線插卡的功耗或插卡上的容性負載比較大，同時上電啟動時會存在較大的電流沖擊，對系統(tǒng)供電電源的沖擊比較大，對電源產(chǎn)生不利的影響，需要提高電源的抗沖擊能力，提高電源成本。
現(xiàn)有的第二種方式雖然實現(xiàn)了對各種總線槽位插卡按順序上電，但仍存在缺陷1.系統(tǒng)啟動時間比較長，在系統(tǒng)主控板啟動后再對各總線插卡順序上電，所以系統(tǒng)的啟動時間在主控板啟動的基礎上還要加上各插卡的順序上電時間；2.配置EEPROM可靠性不高，配置EEPROM一般采用兩線式串行總線(Inter Integrated Circuit，簡稱I2C總線)，在讀EEPROM時如果系統(tǒng)復位，此時EEPROM正在送出“0”，讀周期還沒有完成，則不可能再次通過I2C總線訪問EEPROM，因為I2C數(shù)據(jù)總線處于低電平“0”，由此I2C總線掛死，導致系統(tǒng)故障無法正常啟動；3.一般配置的EEPROM容量較大，大容量EEPROM成本較高，并且配置EEPROM，需要先把EEPROM的內(nèi)容燒到芯片內(nèi)，再貼到主控板上，工藝復雜，增加了生產(chǎn)復雜性。

發(fā)明內(nèi)容
針對現(xiàn)有技術(shù)的缺陷，本發(fā)明提供一種控制分布式系統(tǒng)上電順序的方法和裝置，以實現(xiàn)系統(tǒng)主控板第一次上電啟動的同時，各總線槽位的插卡能按順序上電，縮短系統(tǒng)啟動時間，減少對系統(tǒng)供電電源的沖擊。
為了實現(xiàn)上述目的，本發(fā)明提供了一種控制分布式系統(tǒng)上電順序的方法，包括邏輯芯片檢測到系統(tǒng)上電時，將系統(tǒng)與各槽位隔離；邏輯芯片向有效槽位發(fā)送電源使能有效信號，控制槽位按順序上電。
上述技術(shù)方案中，在所述系統(tǒng)完成上電后，邏輯芯片撤銷對系統(tǒng)和各槽位的隔離，由系統(tǒng)對各槽位的電源使能信號進行控制。
邏輯芯片向有效槽位發(fā)送電源使能有效信號，控制槽位按順序上電的過程包括邏輯芯片按各個槽位的位置依次接通系統(tǒng)側(cè)在上電后發(fā)送給各有效槽位的電源使能有效信號，實現(xiàn)對有效槽位的上電控制。
邏輯芯片向有效槽位發(fā)送電源使能有效信號，控制槽位按順序上電還可以為邏輯芯片檢測各個槽位是否有效，并按照預設的上電延遲時間間隔直接向各有效槽位依次發(fā)送電源使能有效信號，實現(xiàn)對有效槽位的上電控制。
為了實現(xiàn)上述目的，本發(fā)明還提供了一種控制分布式系統(tǒng)上電順序的裝置，包括上電檢測單元，與邏輯控制單元連接，用于檢測到系統(tǒng)上電時，將上電信號發(fā)送到邏輯控制單元；邏輯控制單元，與上電檢測單元連接，用于收到所述上電信號時，隔離系統(tǒng)與所有槽位；向有效槽位發(fā)送電源使能有效信號，控制槽位按順序上電。
上述裝置中還可包括主控切換單元，與邏輯控制單元連接，用于在實現(xiàn)各槽位順序上電后，結(jié)束順序上電功能，各槽位的電源使能信號切換到由系統(tǒng)直接控制。
本發(fā)明提供了一種控制分布式系統(tǒng)上電順序的方法，利用外部邏輯芯片控制總線槽位的上電順序，系統(tǒng)發(fā)送給各個槽位的電源使能信號通過邏輯芯片與各個槽位的電源使能信號連接。在系統(tǒng)啟動時，邏輯芯片檢測到系統(tǒng)上電時，先隔離系統(tǒng)與所有槽位的電源使能信號，使所有槽位的電源使能信號無效，即使系統(tǒng)對有效槽位送出電源使能有效信號，但是邏輯芯片隔離了系統(tǒng)與所有槽位，然后按時間順序向有效槽位發(fā)送電源使能有效信號，在對各槽位按順序上電后，再撤銷對系統(tǒng)和各槽位的隔離，由系統(tǒng)對各個槽位進行控制。本發(fā)明還提供了一種控制系統(tǒng)啟動時順序上電的裝置，通過本裝置可以實現(xiàn)啟動時對各個總線槽位的順序上電。本發(fā)明可自動控制分布式系統(tǒng)第一次啟動時各總線槽位按順序上電，縮短了系統(tǒng)啟動時間，不需外部配置EEPROM，成本低，實現(xiàn)簡單，與現(xiàn)有技術(shù)相比，不會出現(xiàn)系統(tǒng)無法正常啟動的情況，可靠性也有所提高。
下面通過附圖和實施例，對本發(fā)明的技術(shù)方案做進一步的詳細描述。


圖1為本發(fā)明控制分布式系統(tǒng)上電順序的方法實施例一流程圖；圖2為圖1實施例的解析示意圖；圖3為本發(fā)明邏輯芯片向有效槽位發(fā)送電源使能有效信號，控制槽位按順序上電實施例一流程圖；圖4為本發(fā)明邏輯芯片向有效槽位發(fā)送電源使能有效信號，控制槽位按順序上電實施例二流程圖；圖5為本發(fā)明控制分布式系統(tǒng)上電順序的方法應用于PCIE總線的實施例流程圖；圖6為圖5實施例的解析示意圖；圖7為本發(fā)明控制分布式系統(tǒng)上電順序的裝置實施例一結(jié)構(gòu)示意圖；圖8為本發(fā)明控制分布式系統(tǒng)上電順序的裝置實施例二結(jié)構(gòu)示意圖；圖9為本發(fā)明控制分布式系統(tǒng)上電順序的裝置實施例三結(jié)構(gòu)示意圖；圖10為本發(fā)明控制分布式系統(tǒng)上電順序的裝置應用于PCIE總線的實施例示意圖。
具體實施例方式
本發(fā)明主要為了實現(xiàn)系統(tǒng)主控板第一次上電啟動的同時，各總線槽位能按順序上電，縮短系統(tǒng)啟動時間，減少對系統(tǒng)供電電源的沖擊。下面將從圖1至圖10對本發(fā)明具體舉例進行詳細說明，其中圖1、圖2為本發(fā)明方法的總體流程圖和解析示意圖；圖3、圖4為本發(fā)明方法中對總線槽位按順序上電的兩種不同的實現(xiàn)方式實施例流程圖；圖5、圖6為本方法具體應用于PCIE總線的實施例流程圖；圖7-9為本發(fā)明裝置的三個具體實施例結(jié)構(gòu)示意圖；圖10為本發(fā)明裝置應用于PCIE總線的實施例示意圖。
圖1為本發(fā)明控制分布式系統(tǒng)上電順序的方法實施例一流程圖。如圖1所示，本實施例包括邏輯芯片檢測到系統(tǒng)上電時，將系統(tǒng)與各槽位隔離；邏輯芯片向有效槽位發(fā)送電源使能有效信號，控制槽位按順序上電。
圖2為圖1實施例的解析示意圖，本實施例僅例舉2個插槽與邏輯芯片及系統(tǒng)的連接關(guān)系，如果有多個插槽，則連接關(guān)系與圖2類似。如圖2所示，系統(tǒng)發(fā)送給各個槽位的電源使能(Power enable，簡稱PWREN)信號通過邏輯芯片與對應槽位插卡的電源使能信號連接。
下面對照圖2對圖1進行說明邏輯芯片檢測到系統(tǒng)上電時，隔離系統(tǒng)與所有槽位的PWREN，即使系統(tǒng)側(cè)已經(jīng)向各個槽位發(fā)送了電源使能有效信號，但是邏輯芯片不會把系統(tǒng)發(fā)送的電源使能信號直接發(fā)送給槽位(如果直接發(fā)送給槽位則造成系統(tǒng)各個總線插槽同時上電，帶來較大的電流沖擊)，而是先隔離了系統(tǒng)發(fā)送給所有槽位的電源使能信號，向各個槽位先發(fā)送電源使能無效信號后再按順序依次向有效槽位發(fā)送電源使能信號，控制有效槽位按順序上電。
本實施例中，分布式系統(tǒng)主控板和邏輯芯片在上電后可以同時工作系統(tǒng)側(cè)檢測到上電信號后，可以完成對主控板、各個總線的初始化；在分布式系統(tǒng)上電后到啟動初始化完畢的這段時間，邏輯芯片可以將各個總線槽位實現(xiàn)順序上電，從而節(jié)省了系統(tǒng)啟動時間。如圖2所示，槽位1的PWREN1通過一邏輯芯片與系統(tǒng)側(cè)發(fā)送給槽位1的PWREN1間接連接，即使系統(tǒng)在上電后立即送出槽位1的電源使能有效信號，邏輯芯片不接通系統(tǒng)發(fā)送的電源使能有效信號和槽位1的電源使能信號，所以槽位1仍然無法獲得電源使能有效信號。邏輯芯片在隔離系統(tǒng)與各個槽位的電源使能信號后，再按順序依次接通系統(tǒng)側(cè)發(fā)送給各個槽位的信號或者由邏輯芯片直接向各個存在插卡的槽位發(fā)送PWREN有效信號，實現(xiàn)按順序上電。
本實施例中所述的方法可應用于任何分布式系統(tǒng)或者總線的啟動過程，實現(xiàn)上電啟動時按順序上電。在分布式系統(tǒng)第一次上電啟動時將各個總線槽位按順序上電，縮短了系統(tǒng)的啟動時間，并且避免了同時上電帶來的電流沖擊，不需外部配置EEPROM，成本低，實現(xiàn)簡單，與現(xiàn)有技術(shù)相比，不會出現(xiàn)系統(tǒng)無法正常啟動的情況，可靠性高。
本發(fā)明實施例中邏輯芯片檢測到系統(tǒng)上電時，發(fā)送給所有槽位電源使能無效信號。系統(tǒng)側(cè)各槽位電源使能信號的控制芯片在收到系統(tǒng)上電信號后，檢測各個槽位是否有效，并向邏輯芯片上各有效槽位對應的接口同時發(fā)送電源使能有效信號。
本發(fā)明實施例中，邏輯芯片將系統(tǒng)與各個槽位隔離后，控制槽位按順序上電可以有多種實現(xiàn)方式，如邏輯芯片按各個槽位的位置依次接通系統(tǒng)側(cè)發(fā)送給各個槽位的電源使能信號，將各接口接收到的電源使能有效信號發(fā)送至各個與接口對應的有效槽位，實現(xiàn)對有效槽位的上電控制。邏輯芯片按各個槽位的位置設置不同的上電延遲時間，在到達預設的上電延遲時間時接通系統(tǒng)發(fā)送給各個槽位的電源使能信號。例如，共有4個槽位0、1、2、3，槽位0、1、2、3的上電延遲時間分別為0、1、2、3秒。邏輯芯片在檢測到系統(tǒng)上電后分別延遲0、1、2、3秒接通系統(tǒng)發(fā)送給4個槽位的電源使能信號。所有槽位的電源使能信號均接通后，系統(tǒng)發(fā)送給有效槽位的電源使能有效信號即可通過邏輯芯片發(fā)送給各個槽位，各個插卡實現(xiàn)按順序上電。
圖3和圖4為順序上電的另外兩種實現(xiàn)方式，主要是通過檢測槽位的有效性向槽位發(fā)送電源使能信號。
圖3為本發(fā)明邏輯芯片向有效槽位發(fā)送電源使能有效信號，控制槽位按順序上電實施例一流程圖。本實施例邏輯芯片依次檢測各個槽位的有效性，并按照預設的上電延遲時間間隔依次接通系統(tǒng)側(cè)發(fā)送給有效槽位的電源使能有效信號，實現(xiàn)對有效槽位的上電控制。本實施例也是依次接通系統(tǒng)發(fā)送給各個槽位的電源使能信號，但是需要檢測槽位的有效性，即存在插卡，并且設置上電延遲時間間隔，使接通的每相鄰兩個槽位的上電時間間隔均一致。如圖3所示，本實施例中包括判斷當前槽位是否有效，是則到達上電延遲時間間隔時接通系統(tǒng)發(fā)送給當前槽位的電源使能信號，否則執(zhí)行下一槽位的判斷，直至所有槽位執(zhí)行完畢。
本實施例中設置每個槽位的上電延遲時間間隔為同一值，比如設置上電延遲時間間隔為1秒，共有5個槽位0、1、2、3、4，其中1、3、4槽位存在插卡，槽位有效，則本實施例的工作過程為1.邏輯芯片判斷0槽位是否有效，檢測到0槽位無效，不經(jīng)過延時直接對1槽位進行判斷，由于邏輯芯片在系統(tǒng)上電時，先發(fā)送給所有槽位電源使能無效信號，所以此時0槽位仍為電源使能無效信號；2.檢測到1槽位有效，延遲1秒時接通系統(tǒng)發(fā)送給1槽位的電源使能有效信號，執(zhí)行2槽位的判斷；3.檢測到2槽位無效，所以不延時直接對3槽位進行判斷；4.檢測到3槽位有效，延遲1秒時接通系統(tǒng)發(fā)送給3槽位的電源使能有效信號，依此類推。
整個上電順序為系統(tǒng)上電后延遲1秒1槽位上電，再延遲1秒3槽位上電，再延遲1秒4槽位上電，即接通的每相鄰兩個槽位的上電時間間隔為同一值。本實施例中增加的判斷步驟，可進一步縮短啟動時間，對于無效槽位不進行延時，直接跳過，達到快速順序上電的目的。但是，本實施例的實現(xiàn)方式需要邏輯芯片進一步檢測各個槽位的有效性，例如與各槽位的插卡存在信號PRSNT連接，通過當前槽位的插卡存在信號來檢測該槽位的有效性。例如插卡存在信號為邏輯低電平或者高電平來判斷此槽位是否存在插卡，是否需要對此槽位上電。
圖4為本發(fā)明邏輯芯片向有效槽位發(fā)送電源使能有效信號，控制槽位按順序上電實施例二流程圖。圖4與圖3類似，相同功能不再贅述，如圖4所示，本實施例中檢測到當前槽位有效時，在到達預設的上電延遲間隔時由邏輯芯片直接發(fā)送給當前槽位電源使能有效信號。
圖4實施例在對各有效槽位順序上電之前，將系統(tǒng)與各個槽位一直處于隔離狀態(tài)在系統(tǒng)上電時，將系統(tǒng)與各個槽位隔離；順序上電時，由邏輯芯片檢測槽位的有效，并按照預設的上電延遲時間間隔直接向各有效槽位依次發(fā)送電源使能有效信號，實現(xiàn)對有效槽位的上電控制，系統(tǒng)與各個槽位也處于隔離狀態(tài)，在順序上電完畢后，撤銷對系統(tǒng)和各槽位的隔離，由系統(tǒng)對各槽位的電源使能信號進行控制。
圖3與圖4實施例的執(zhí)行過程不同，但執(zhí)行結(jié)果卻是一致的將存在插卡的有效槽位按順序上電，并且每相鄰兩個有效槽位的上電時間間隔均一致。
邏輯芯片按圖3和圖4所示實施例或按各個槽位的位置依次接通系統(tǒng)側(cè)發(fā)送給各個槽位的電源使能信號是邏輯芯片向有效槽位發(fā)送電源使能有效信號，控制槽位按順序上電的3中不同實現(xiàn)方式，如同樣的分布式系統(tǒng)，具有4個槽位0、1、2、3，只有0、3的槽位上存在插卡。下面對比一下幾種實現(xiàn)方式1.按各個槽位的位置依次接通系統(tǒng)側(cè)發(fā)送給各個槽位的電源使能信號，執(zhí)行結(jié)果為按順序上電需要3秒，系統(tǒng)側(cè)在上電時向有效槽位同時發(fā)送電源使能有效信號，邏輯芯片在檢測到系統(tǒng)上電時，同時發(fā)送給所有槽位電源使能無效信號，并立即接通系統(tǒng)側(cè)發(fā)給槽位0的電源使能信號；上電后第1秒接通系統(tǒng)側(cè)發(fā)給槽位1的電源使能信號；上電后第2秒接通系統(tǒng)側(cè)發(fā)給槽位2的電源使能信號；上電后第3秒接通系統(tǒng)側(cè)發(fā)給槽位3的電源使能信號；2.檢測各個槽位的有效性并按上電延遲時間間隔接通系統(tǒng)側(cè)發(fā)送給有效槽位的電源使能有效信號，執(zhí)行結(jié)果為按順序上電需要1秒，上電時接通系統(tǒng)側(cè)發(fā)送給槽位0的電源使能信號；上電后第1秒接通系統(tǒng)側(cè)發(fā)送給槽位3的電源使能信號；
3.檢測各個槽位的有效性并按上電延遲時間間隔由邏輯芯片直接發(fā)送給有效槽位電源使能有效信號，執(zhí)行結(jié)果為按順序上電需要1秒，上電時邏輯芯片直接發(fā)送給槽位0電源使能有效信號；上電后第1秒邏輯芯片直接發(fā)送給槽位3電源使能有效信號。
由上面的對比可看出，利用有效性順序上電，啟動時間更短，在分布式系統(tǒng)存在多個槽位的情況下，這種優(yōu)化會更為明顯，達到快速順序上電的目的。
本發(fā)明實施例中邏輯芯片控制槽位按順序上電，向有效槽位發(fā)送電源使能有效信號之后還包括在系統(tǒng)完成上電后，邏輯芯片撤銷對系統(tǒng)和各槽位的隔離，由系統(tǒng)對各槽位的電源使能信號進行控制。邏輯芯片在系統(tǒng)第一次上電啟動時完成順序上電功能，在順序上電功能完成之后，可以結(jié)束邏輯芯片的順序上電功能，切換到由系統(tǒng)直接對各個槽位進行控制。
圖5為本發(fā)明控制分布式系統(tǒng)上電順序的方法應用于PCIE總線的實施例流程圖。圖6為圖5實施例的解析示意圖。現(xiàn)有分布式系統(tǒng)中PCIE總線設置有一PCIE交換芯片，此交換芯片中對每個PCIE插卡的槽位設置一PCIE熱插拔控制器，用來控制每個槽位的PCIE插卡插入或者拔出時的電源上下電控制等功能。上電復位后PCIE交換芯片將各個PCIE熱插拔控制器的相關(guān)寄存器缺省設置為開，只要檢測到PCIE槽位插卡存在，系統(tǒng)啟動時就給PCIE插卡上電。由于PCIE規(guī)范中，規(guī)定一個槽位的插卡存在信號PRSNT、手動鎖定傳感器輸入(Manually operated Retent ion Latch SensorInput，簡稱MRL)同時為邏輯低電平時，該槽位有效，PCIE交換芯片才能向此槽位發(fā)送PWREN有效信號，而本系統(tǒng)中只利用了各個槽位的PRSNT，所以可以通過邏輯芯片設置各個槽位MRL與PRSNT的值。如圖6所示，本實施例中邏輯芯片與各個槽位的插卡存在信號PRSNT相連，根據(jù)PRSNT設置MRL信號并輸入PCIE交換芯片中。邏輯芯片可以根據(jù)PRSNT的狀態(tài)直接設置MRL的值，如PRSNT＝＝0，則MRL＝＝0；PRSNT＝＝1，則MRL＝＝1，也可將各個槽位的PRSNT直接與PCIE交換芯片對應槽位的PRSNT和MRL連接，從而觸發(fā)PCIE交換芯片對各個槽位有效性進行檢測。
下面通過圖6實施例對本方法實施例應用于PCIE總線實現(xiàn)順序上電進行說明圖5實施例中，邏輯芯片檢測到系統(tǒng)上電時，切斷PCI E交換芯片送給所有槽位的PWREN信號，在接通前給所有槽位送出PWREN無效信號；然后邏輯芯片仍不接通PC IE交換芯片與各個槽位的PWREN，而是按順序?qū)τ行Р畚贿M行上電。按順序上電的具體實現(xiàn)方式如圖1-圖4對順序上電的說明，在此不再贅述。在各個槽位順序上電完畢后，關(guān)閉邏輯芯片的順序上電功能，各槽位的PWREN信號切換到由PCI E總線體系直接控制。
圖5和圖6只是對本方法應用于PCIE總線進行舉例，分布式系統(tǒng)中只要涉及系統(tǒng)第一次上電啟動的過程，均可以利用本發(fā)明實施例所述的方法，對系統(tǒng)上電過程進行優(yōu)化，啟動同時進行按順序上電。各種總線和對應槽位也可以利用本發(fā)明實施例所述的方法對槽位進行按順序上電，縮短啟動時間，減少同時上電帶來的電流沖擊。
圖7為本發(fā)明控制分布式系統(tǒng)上電順序的裝置實施例一示意圖。如圖7所示，本實施例裝置包括上電檢測單元1，與邏輯控制單元2連接，用于檢測到系統(tǒng)上電時，將上電信號發(fā)送到邏輯控制單元2；邏輯控制單元2，與上電檢測單元1連接，用于收到上電信號時，隔離系統(tǒng)與所有槽位；向有效槽位發(fā)送有效電源信號，控制槽位按順序上電。
圖8為本發(fā)明控制分布式系統(tǒng)上電順序的裝置實施例二示意圖。本實施例對邏輯控制單元進一步細化。如圖8所示，本實施例邏輯控制單元2包括3個接通控制子單元和2個延時控制子單元上電檢測單元1，與3個接通控制子單元20’、21’、22’連接，用于檢測到系統(tǒng)上電時，將上電信號發(fā)送到3個接通控制子單元20’、21’、22’；接通控制子單元20’，與上電檢測單元1、系統(tǒng)側(cè)發(fā)送給槽位0的電源使能信號(PWREN0)和槽位0的電源使能信號連接，接通控制子單元20’在0槽位，不需要延時，所以不設置延時控制子單元；接通控制子單元21’，與上電檢測單元1、延時控制子單元31’、系統(tǒng)側(cè)發(fā)送給槽位1的電源使能信號(PWREN1)和槽位1的電源使能信號連接；接通控制子單元22’，與上電檢測單元1、延時控制子單元32’、系統(tǒng)側(cè)發(fā)送給槽位2的電源使能信號(PWREN2)和槽位2的電源使能信號連接。
所述接通控制子單元用于接收到上電信號后，隔離系統(tǒng)側(cè)在上電后同時發(fā)送給各有效槽位的電源使能有效信號，向延時控制子單元發(fā)送控制信號；接收到延時控制子單元的上電延遲時間到達信號后，依次將系統(tǒng)側(cè)發(fā)送給有效槽位的電源使能有效信號與對應有效槽位接通；延時控制子單元31’、32’，分別與對應的接通控制子單元21’、22’連接，用于接收邏輯控制單元的控制信號并在到達上電延遲時間時發(fā)送上電延遲時間到達信號。
圖8實施例中各個槽位的發(fā)送控制子單元互相不連接，根據(jù)各個槽位的位置在延遲時間到達時按順序給各個槽位上電，例如槽位0，在系統(tǒng)上電后，不經(jīng)過延遲即可接通系統(tǒng)送給0槽位的PWREN0信號；槽位1，在上電后延遲1個設定的時間間隔后接通系統(tǒng)送給1槽位的PWREN1信號，在接通系統(tǒng)發(fā)送給1槽位的PWREN1信號之前，1槽位為電源使能無效信號；槽位2，在上電后延遲2個設定的時間間隔后接通系統(tǒng)發(fā)送給2槽位的PWREN2信號，在接通系統(tǒng)發(fā)送給2槽位的PWREN2信號之前，2槽位為電源使能無效信號，依此類推，直至所有槽位插卡按順序上電。在順序上電結(jié)束后，系統(tǒng)發(fā)送給各個槽位的電源信號與對應槽位接通，由系統(tǒng)實現(xiàn)對各槽位的直接控制。本裝置可以實現(xiàn)第一次上電啟動時使槽位順序上電，縮短了系統(tǒng)啟動時間，不需外部配置EEPROM，成本低，實現(xiàn)簡單，與現(xiàn)有技術(shù)相比，不會出現(xiàn)系統(tǒng)無法正常啟動的情況，可靠性高。
圖9為本發(fā)明控制分布式系統(tǒng)上電順序的裝置實施例三示意圖。本實施例對邏輯控制單元進一步細化，本實施例中邏輯控制單元2包括
3個檢測子單元50、51、52，分別與各個槽位相連，用于檢測各個槽位的有效性，并將檢測結(jié)果發(fā)送給對應的發(fā)送控制子單元；3個發(fā)送控制子單元20、21、22，與上電檢測單1元和對應的檢測子單元、延時控制子單元連接，用于接收到上電信號后，將系統(tǒng)與對應槽位隔離，向延時控制子單元發(fā)送控制信號；接收到延時控制子單元的上電延遲時間到達信號后，依次直接向有效槽位發(fā)送電源使能有效信號；2個延時控制子單元31、32，每個延時控制子單元分別與發(fā)送控制子單元連接，用于接收控制信號并在到達上電延遲時間時發(fā)送上電延遲時間到達信號。
本實施例中還包括主控切換單元4，與邏輯控制單元2中的各個發(fā)送控制子單元20、21、22連接，用于在實現(xiàn)各槽位順序上電后，結(jié)束順序上電功能；切換到由系統(tǒng)直接對各槽位的PWREN信號進行控制。本實施例中進一步包括對各個槽位有效性進行檢測的檢測子單元。圖9的實施例，具體的工作過程與圖8有所不同，圖8實施例中在檢測到系統(tǒng)第一次上電時，先隔離系統(tǒng)發(fā)送給各槽位的PWREN信號，然后根據(jù)各個槽位的位置設定不同的上電延遲時間，在延遲時間到達時接通系統(tǒng)發(fā)送給各槽位的PWREN信號，完成按順序上電。本實施例中，通過檢測槽位的有效性發(fā)送電源使能有效信號。
圖9實施例在檢測到系統(tǒng)上電時，切斷系統(tǒng)發(fā)送給各槽位的PWREN信號，在設定的上電延遲時間未到達期間，給各個槽位送出PWREN無效信號，負責管理各個槽位的PWREN。本實施例按順序?qū)τ行Р畚簧想娍梢杂袃煞N工作方式1.系統(tǒng)上電，上電檢測單元1發(fā)送上電信號給發(fā)送控制子單元20、21、22，發(fā)送控制子單元切斷系統(tǒng)與各槽位連接的PWREN0、PWREN1、PWREN2。檢測子單元50檢測槽位0的有效性，將結(jié)果發(fā)送給發(fā)送控制子單元20。當槽位0有效時由發(fā)送控制子單元20直接送給0槽位電源使能有效信號；發(fā)送控制子單元21將系統(tǒng)與槽位1隔離后，檢測子單元51檢測槽位1的有效性，將結(jié)果發(fā)送給發(fā)送控制子單元21。當槽位1有效時延遲1個設定的時間間隔后由發(fā)送控制子單元21直接發(fā)送給1槽位電源使能有效信號；發(fā)送控制子單元22將系統(tǒng)與槽位2隔離后，檢測子單元52檢測槽位2的有效性，將結(jié)果發(fā)送給發(fā)送控制子單元22。當槽位2有效時延遲2個設定的時間間隔后由發(fā)送控制子單元22直接發(fā)送給2槽位電源使能有效信號，如果某個槽位的無效，則送給此槽位電源使能無效信號，依此類推，直至給所有有效槽位插卡按順序上電。主控切換單元4在所有槽位順序上電完畢后進行切換，撤銷對系統(tǒng)和各槽位的隔離，由系統(tǒng)對各槽位的電源使能信號進行控制。
2.系統(tǒng)上電，上電檢測單元1發(fā)送上電信號給邏輯控制單元2，發(fā)送控制子單元20、21、22分別將系統(tǒng)與對應槽位隔離。檢測子單元50檢測槽位0的有效性，將結(jié)果發(fā)送給發(fā)送控制子單元20。當槽位0有效時由發(fā)送控制子單元20接通系統(tǒng)發(fā)送給0槽位的電源使能有效信號；發(fā)送控制子單元21將系統(tǒng)與槽位1隔離后，檢測子單元51檢測槽位1的有效性，將結(jié)果發(fā)送給發(fā)送控制子單元21。當槽位1有效時延遲1個設定的時間間隔后由發(fā)送控制子單元21接通系統(tǒng)發(fā)送給1槽位的電源使能有效信號；發(fā)送控制子單元22將系統(tǒng)與槽位2隔離后，檢測子單元52檢測槽位2的有效性，將結(jié)果發(fā)送給發(fā)送控制子單元22。當槽位2有效時延遲2個設定的時間間隔后由發(fā)送控制子單元22接通系統(tǒng)發(fā)送給2槽位電源使能有效信號，如果某個槽位的無效，則送給此槽位電源使能無效信號，依此類推，直至給所有有效槽位插卡按順序上電。主控切換單元4在所有槽位順序上電完畢后進行切換，撤銷對系統(tǒng)和各槽位的隔離，由系統(tǒng)對各槽位的電源使能信號進行控制。
圖10為本發(fā)明控制分布式系統(tǒng)上電順序的裝置應用于PCIE總線的實施例示意圖。本發(fā)明實施例裝置應用于PCIE總線是圖5及圖6中將方法應用于PCIE總線的具體化，相同功能模塊不再贅述。如圖10所示，本實施例裝置中可以將各槽位插卡存在信號(PRSNT)信號通過檢測子單元直接與PCIE交換芯片對應槽位的PRSNT和MRL信號相連，便于PCIE交換芯片檢測各個槽位的有效性。本實施例中檢測子單元也可以不與系統(tǒng)側(cè)PCIE交換芯片相連，將各槽位插卡存在信號(PRSNT)與PCIE交換芯片直接相連，如圖6所示，方便系統(tǒng)側(cè)PCIE交換芯片檢測各個槽位的有效性。
本實施例中在槽位無效時可以跳過此槽位不對其進行上電。舉例來說，槽位0存在插卡，為有效槽位，發(fā)送控制子單元20通過檢測子單元50檢測到0槽位有效，則向槽位0發(fā)送電源使能有效信號(可以由發(fā)送控制子單元20送出，也可以通過接通PCIE交換芯片發(fā)送給槽位0的PWREN0從而送出有效信號，詳見圖9說明部分)。對槽位0上電結(jié)束后，觸發(fā)槽位1，如果槽位1沒有插卡，則發(fā)送控制子單元21觸發(fā)槽位2；發(fā)送控制子單元22通過檢測子單元52檢測到槽位2存在插卡，即槽位2有效，向延時控制子單元32發(fā)送控制信號，延時控制子單元32開始計時，當延遲時間到達時向發(fā)送控制子單元22發(fā)送延遲時間到達信號，進而送出PWREN2有效信號，啟動下一槽位，依次類推，直至所有槽位執(zhí)行完畢。
圖10實施例中由于跳過了無效插卡槽位，不對其進行延時，可以進一步縮短順序上電時間，延時控制子單元31、32設置的延遲時間為每兩個接通槽位的上電時間間隔，每個延時控制子單元的設置值是一樣的。如設置的延遲時間間隔為1秒，如果0、2、3槽位存在插卡，則槽位0與2，2與3之間的上電間隔均為1秒。圖8和圖9與圖10的接通方式不同，圖8和圖9中各個槽位的發(fā)送控制子單元不互相連接，只是通過延時控制子單元對各槽位進行操作，每個延時控制子單元的設置值是不同的，按照槽位的位置設置延遲值。如槽位1的延時控制子單元為1秒，槽位2的計數(shù)單元為2秒，如果0、2槽位存在插卡，槽位1不存在插卡，則槽位0與2上電間隔為2秒，順序上電時間比圖10的實施例長，具體說明詳見方法實施例中對于順序上電幾種實現(xiàn)方式的比較說明，不再贅述。
本發(fā)明實施例針對現(xiàn)有技術(shù)的上述不足，提供了一種控制分布式系統(tǒng)啟動時順序上電的實現(xiàn)方法和裝置，對啟動的過程進行改造，利用外部邏輯芯片控制各個槽位的上電順序，在按順序上電完成后，再切換到由系統(tǒng)對各個槽位的電源使能信號進行控制。本發(fā)明縮短了系統(tǒng)啟動時間，不需外部配置EEPROM，成本低，實現(xiàn)簡單并且可靠性高。由于各個插卡按順序上電，減少了對系統(tǒng)供電電源的沖擊。
最后所應說明的是，以上實施例僅用以說明本發(fā)明的技術(shù)方案而非限制，盡管參照較佳實施例對本發(fā)明進行了詳細說明，本領(lǐng)域的普通技術(shù)人員應當理解，可以對本發(fā)明的技術(shù)方案進行修改或者等同替換，而不脫離本發(fā)明技術(shù)方案的精神和范圍。
權(quán)利要求
1.一種控制分布式系統(tǒng)上電順序的方法，其特征在于，包括邏輯芯片檢測到系統(tǒng)上電時，將系統(tǒng)與各槽位隔離；邏輯芯片向有效槽位發(fā)送電源使能有效信號，控制槽位按順序上電。
2.根據(jù)權(quán)利要求1所述控制分布式系統(tǒng)上電順序的方法，其特征在于，在所述系統(tǒng)完成上電后，邏輯芯片撤銷對系統(tǒng)和各槽位的隔離，由系統(tǒng)對各槽位的電源使能信號進行控制。
3.根據(jù)權(quán)利要求1所述控制分布式系統(tǒng)上電順序的方法，其特征在于，還包括邏輯芯片檢測到系統(tǒng)上電時，發(fā)送給所有槽位電源使能無效信號。
4.根據(jù)權(quán)利要求1-3任一所述控制分布式系統(tǒng)上電順序的方法，其特征在于，還包括系統(tǒng)側(cè)各槽位電源使能信號的控制芯片在收到系統(tǒng)上電復位信號后，檢測各個槽位是否有效，并向邏輯芯片上各有效槽位對應的接口同時發(fā)送電源使能有效信號。
5.根據(jù)權(quán)利要求4所述控制分布式系統(tǒng)上電順序的方法，其特征在于，邏輯芯片向有效槽位發(fā)送電源使能有效信號，控制槽位按順序上電的過程包括邏輯芯片按各個槽位的位置依次接通系統(tǒng)側(cè)發(fā)送給各個槽位的電源使能信號，將所述各接口接收到的電源使能有效信號發(fā)送至各個與接口對應的有效槽位，實現(xiàn)對有效槽位的上電控制。
6.根據(jù)權(quán)利要求4所述控制分布式系統(tǒng)上電順序的方法，其特征在于，邏輯芯片向有效槽位發(fā)送電源使能有效信號，控制槽位按順序上電的過程包括邏輯芯片依次檢測各個槽位的有效性，并按照預設的上電延遲時間間隔依次接通系統(tǒng)側(cè)發(fā)送給有效槽位的電源使能有效信號，實現(xiàn)對有效槽位的上電控制。
7.根據(jù)權(quán)利要求1-3任一所述控制分布式系統(tǒng)上電順序的方法，其特征在于，邏輯芯片向有效槽位發(fā)送電源使能有效信號，控制槽位按順序上電的過程包括邏輯芯片檢測各個槽位是否有效，并按照預設的上電延遲時間間隔直接向各有效槽位依次發(fā)送電源使能有效信號，實現(xiàn)對有效槽位的上電控制。
8.一種控制分布式系統(tǒng)上電順序的裝置，其特征在于，包括上電檢測單元，與邏輯控制單元連接，用于檢測到系統(tǒng)上電時，將上電信號發(fā)送到邏輯控制單元；邏輯控制單元，與上電檢測單元連接，用于收到所述上電信號時，隔離系統(tǒng)與所有槽位；向有效槽位發(fā)送電源使能有效信號，控制槽位按順序上電。
9.根據(jù)權(quán)利要求8所述控制分布式系統(tǒng)上電順序的裝置，其特征在于，還包括主控切換單元，與邏輯控制單元連接，用于在實現(xiàn)各槽位順序上電后，結(jié)束順序上電功能，各槽位的電源使能信號切換到由系統(tǒng)直接控制。
10.根據(jù)權(quán)利要求8或9所述控制分布式系統(tǒng)上電順序的裝置，其特征在于，所述邏輯控制單元包括一個或多個接通控制子單元，每個接通控制子單元分別與上電檢測單元、延時控制子單元連接，用于接收到上電信號后，隔離系統(tǒng)側(cè)在上電后同時發(fā)送給各有效槽位的電源使能有效信號，向延時控制子單元發(fā)送控制信號；接收到延時控制子單元的上電延遲時間到達信號后，依次將系統(tǒng)側(cè)發(fā)送給有效槽位的電源使能有效信號與對應有效槽位接通；一個或多個延時控制子單元，每個延時控制子單元分別與接通控制子單元連接，用于接收控制信號并在到達上電延遲時間時發(fā)送上電延遲時間到達信號。
11.根據(jù)權(quán)利要求8或9所述控制分布式系統(tǒng)上電順序的裝置，其特征在于，所述邏輯控制單元包括一個或多個檢測子單元，分別與各個槽位相連，用于檢測各個槽位的有效性，并將檢測結(jié)果發(fā)送給對應的發(fā)送控制子單元；一個或多個發(fā)送控制子單元，與上電檢測單元和對應的檢測子單元、延時控制子單元連接，用于接收到上電信號后，將系統(tǒng)與對應槽位隔離，向延時控制子單元發(fā)送控制信號；接收到延時控制子單元的上電延遲時間到達信號后，依次直接向有效槽位發(fā)送電源使能有效信號；一個或多個延時控制子單元，每個延時控制子單元分別與發(fā)送控制子單元連接，用于接收控制信號并在到達上電延遲時間時發(fā)送上電延遲時間到達信號。
全文摘要
本發(fā)明涉及一種控制分布式系統(tǒng)上電順序的方法及裝置，該方法包括邏輯芯片檢測到系統(tǒng)上電時，將系統(tǒng)與各槽位隔離；邏輯芯片向有效槽位發(fā)送電源使能有效信號，控制槽位按順序上電。在所述系統(tǒng)完成上電后，邏輯芯片撤銷對系統(tǒng)和各槽位的隔離，由系統(tǒng)向各槽位發(fā)送電源使能信號進行控制。本發(fā)明可自動實現(xiàn)系統(tǒng)第一次上電啟動時對各個槽位實現(xiàn)按順序上電，縮短了系統(tǒng)啟動時間，成本低，實現(xiàn)簡單，可靠性高。
文檔編號G06F1/26GK101017393SQ20071006359
公開日2007年8月15日 申請日期2007年2月6日 優(yōu)先權(quán)日2007年2月6日
發(fā)明者遲立華 申請人:杭州華為三康技術(shù)有限公司