專利名稱：多點(diǎn)通用傳輸控制接口裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及的是一種接口裝置，特別涉及的是一種能以使用PCI接口需求而安裝或卸除在任一計(jì)算機(jī)系統(tǒng)或游戲機(jī)主機(jī)中，以計(jì)算機(jī)系統(tǒng)或游戲機(jī)主機(jī)控制定時(shí)器，存取SRAM或GPI/0控制接口裝置， 背景技術(shù)隨著計(jì)算機(jī)產(chǎn)業(yè)與微電子技術(shù)的精進(jìn)與成熟，游戲主機(jī)已然包含全部或部份 的計(jì)算機(jī)系統(tǒng)功能，即可直接串接各種不同的功能的外圍控制裝置，如鍵盤、顯 示屏、游戲桿或鼠標(biāo)器等。目前在計(jì)算機(jī)系統(tǒng)或游戲主機(jī)中所配置的組件，多以標(biāo)準(zhǔn)化或模塊化規(guī)格設(shè) 計(jì)與產(chǎn)制，換言之，在系統(tǒng)的主要內(nèi)部組件相互間的組裝性與匹配性，都趨向簡(jiǎn) 單化設(shè)計(jì)，但每一計(jì)算機(jī)系統(tǒng)或游戲主機(jī)的運(yùn)作與使用，往往需與多數(shù)功能性外 圍裝置連接，而每一外圍裝置都有不同或特殊設(shè)計(jì)的功能，如鍵盤上的各種快啟 鍵(hot-key),包括連網(wǎng)鍵、電郵(E-mail)收發(fā)鍵與顯示燈、多媒體視聽功能 鍵，或游戲桿上的功能模塊選擇鍵等，而傳統(tǒng)計(jì)算機(jī)系統(tǒng)或游戲主機(jī)為能相互的 匹配連接，往往需在系統(tǒng)中依需求而另外設(shè)計(jì)一可因應(yīng)不同功能外圍裝置控制器 之內(nèi)嵌式控制芯片(Embedded Controller IC, EC-IC )，如中國(guó)臺(tái)灣省發(fā)明第1259367 號(hào)『內(nèi)嵌控制單元』專利案，主要是教示一種可內(nèi)嵌在系統(tǒng)主機(jī)板(Main-Board) 或南橋芯片組中的控制單元，所述的控制單元通過現(xiàn)場(chǎng)可程序化邏輯門陣列 (Field-Programmable Gate Array; FPGA )技長(zhǎng)建構(gòu)多數(shù)個(gè)外圍功能控制器，以依 使用需求通過選擇信號(hào)決定所述的控制器的致能與否，以啟動(dòng)與所串接的對(duì)應(yīng)功 能的外圍裝置運(yùn)作控制。惟，上述專利案的設(shè)計(jì)，所述的控制單元中所建構(gòu)的外圍功能控制器為固定 式設(shè)計(jì)，且控制單元必需內(nèi)嵌在系統(tǒng)主機(jī)板(Main-Board)或南橋芯片組中，換 言之，使用者若要使用所述的項(xiàng)內(nèi)嵌控制單元的控制功能，則必需新購(gòu)或更換已 嵌設(shè)有上述專利案控制單元的系統(tǒng)主機(jī)板(Main-Board),而無(wú)法直接由既有計(jì) 算機(jī)主機(jī)或游戲主機(jī)的系統(tǒng)隨時(shí)依控制需求而安裝，或?qū)⑵湫冻蟀惭b在另一計(jì)算才幾主才幾或游戲主才幾的系統(tǒng)-使用。 發(fā)明內(nèi)容本發(fā)明的主要目的，在于解決上述缺失，避免缺失存在，本發(fā)明以簡(jiǎn)單架構(gòu)，采用現(xiàn)場(chǎng)可程序化邏輯門陣列(Field-Programmable Gate Array; FPGA )技術(shù)建構(gòu) 控制處理單元中的運(yùn)作功能控制器架構(gòu)，讓使用者可隨不同需求設(shè)計(jì)程序，經(jīng)由 控制處理單元控制多點(diǎn)通用輸出/輸入埠.，定時(shí)控制，中斷控制與數(shù)據(jù)保護(hù)等，控 制數(shù)據(jù)傳輸在其介接的至少 一個(gè)外圍功能裝置。為實(shí)現(xiàn)上述目的，本發(fā)明的新型的提出的方案是多點(diǎn)通用傳輸(GPIO)控 制接口裝置搭配定時(shí)器與中斷器，是應(yīng)用以裝設(shè)在計(jì)算機(jī)系統(tǒng)或游戲機(jī)主機(jī)中， 通過程序編輯設(shè)定以控制程序運(yùn)作時(shí)間與數(shù)據(jù)傳輸(控制)在其介接的至少 一個(gè)外 圍功能裝置，而控制計(jì)算機(jī)系統(tǒng)或游戲機(jī)主機(jī)的使用時(shí)間，所述的接口裝置包括一控制處理單元，通過PCI插槽與計(jì)算機(jī)主機(jī)或游戲主機(jī)連接，其中所述的 控制處理單元利用現(xiàn)場(chǎng)可程序化邏輯門陣列(Field-Programmable Gate Array; FPGA)技術(shù)建構(gòu)有至少一運(yùn)作功能控制器架構(gòu)，以控制整個(gè)接口裝置的運(yùn)作；一靜態(tài)隨機(jī)存取內(nèi)存(SRAM),與上述控制處理單元耦接，并連接一第一 備用電池，以儲(chǔ)存主系統(tǒng)在不供電時(shí)的數(shù)據(jù)；一指撥狀態(tài)設(shè)定開關(guān)，為一 8位(bit)的指撥開關(guān)，與上述控制處理單元耦 才妄以輸入可供辨識(shí)與運(yùn)作的程序代碼；一數(shù)據(jù)傳輸緩沖器，是耦接上述控制處理單元及其所介接的至少一個(gè)外圍功 能裝置間數(shù)據(jù)傳輸?shù)木彌_控制；與采用上述方案后，由于本發(fā)明的輸入/輸出(I/O)控制接口裝置是通過PCI 接口及其插槽與計(jì)算機(jī)主機(jī)或游戲主機(jī)連接，并由現(xiàn)場(chǎng)可程序化邏輯門陣列 (Field-Programmable Gate Array; FPGA )技術(shù)建構(gòu)外圍功能控制器架構(gòu)的控制處 理單元，由使用者依控制需求，通過編程開關(guān)輸入設(shè)計(jì)的控制程序，用以控制程 序運(yùn)作時(shí)間與數(shù)據(jù)傳輸在其介接的至少一個(gè)外圍功能裝置，而控制計(jì)算機(jī)系統(tǒng)或 游戲機(jī)主機(jī)的使用時(shí)間，并將使用時(shí)的數(shù)據(jù)儲(chǔ)存在前述靜態(tài)隨機(jī)存取內(nèi)存 (SRAM )中。請(qǐng)參閱以下有關(guān)本新型 一較佳實(shí)施例的詳細(xì)說明及其附圖，將可進(jìn)一步了解 本新型的技術(shù)內(nèi)容、目的功效；及其有關(guān)所述的實(shí)施例的附圖。


圖1為發(fā)明一實(shí)施例的組成架構(gòu)方塊示意圖；圖2為本發(fā)明控制處理器一實(shí)施例的組成架構(gòu)方塊示意圖；圖3為發(fā)明另一實(shí)施例的組成架構(gòu)方塊示意圖。附圖標(biāo)記說明1-控制處理單元；11 - PCI總線連接控制單元；12-時(shí)序功 能控制器；13-遮斷控制器；14-靜態(tài)隨機(jī)存取內(nèi)存功能控制器；15-傳輸功能 控制器；16-程序編輯連接器；2-靜態(tài)隨機(jī)存取內(nèi)存；21-第一備用電池；3-指撥狀態(tài)設(shè)定開關(guān)；4-數(shù)據(jù)傳輸緩沖器；5-數(shù)據(jù)保護(hù)單元；51-數(shù)據(jù)保護(hù)器； 52-防護(hù)自動(dòng)錄志器；53-第二備用電池；6-PCI界面。
具體實(shí)施方式
有關(guān)本發(fā)明的技術(shù)內(nèi)容與詳細(xì)說明，現(xiàn)配合

如下請(qǐng)參閱圖l所示，是本發(fā)明的一實(shí)施例的組成架構(gòu)方塊示意圖，如圖所示 本發(fā)明的PCI數(shù)據(jù)傳輸(I/O)控制接口裝置主要是包括一控制處理單元1、 一靜 態(tài)隨機(jī)存取內(nèi)存(SRAM) 2、 一指撥狀態(tài)設(shè)定開關(guān)(Dip-Switch) 3、 一數(shù)據(jù)傳輸 緩沖器(I/O Buffer) 4，其控制處理單元1是耦接在計(jì)算機(jī)主機(jī)或游戲主機(jī)(圖 中未繪示)內(nèi)建的PCI接口 5及其插槽，并通過數(shù)據(jù)傳輸緩沖器(I/O Buffer) 4 介接至少一個(gè)外圍功能裝置(圖中未繪示)，包括鍵盤、顯示屏、游戲桿、鼠標(biāo) 器…等為數(shù)據(jù)的輸入/輸出控制，靜態(tài)隨機(jī)存取內(nèi)存(SRAM) 2與控制處理單元1 耦接，并連接一第一備用電池21提供工作電源，以儲(chǔ)存計(jì)算機(jī)系統(tǒng)與游戲主機(jī)在 使用時(shí)的數(shù)據(jù)，如游戲的積分等，所述的指撥狀態(tài)設(shè)定開關(guān)3則與控制處理單元 1耦接，以供使用者輸入依其控制需求設(shè)計(jì)的程序或數(shù)據(jù)如游戲時(shí)間、積分等等。上述的指撥狀態(tài)設(shè)定開關(guān)3較佳地可為一 8位(bit)的指撥開關(guān)，以輸入可 供控制處理器1辨識(shí)與運(yùn)作的程序代碼。上述所提的控制處理單元1,如圖2所示的架構(gòu)方塊圖，主要是通過現(xiàn)場(chǎng)可 程序化邏輯門陣列(Field-Programmable Gate Array; FPGA )技術(shù)建構(gòu)有至少一功 能控制器的硬件架構(gòu)，其組成包括PCI總線(PCIBus)連接控制單元11，用以 及計(jì)算機(jī)主機(jī)或游戲主機(jī)(圖中未繪示)內(nèi)建的PCI接口及其插槽耦接，以及數(shù) 據(jù)、控制信號(hào)的連結(jié)、 一時(shí)序功能控制器(Timer function ) 12、 一遮斷控制器(Interrupr controller ) 13、 一l爭(zhēng)態(tài)隨才幾存耳又內(nèi)，萍功能4空制器(SRAM Function) 14, 以耦接上述靜態(tài)隨機(jī)存取內(nèi)存(SRAM ) 2為數(shù)據(jù)的儲(chǔ)取控制、 一傳輸功能控制器 (I/O Port Function )15,以耦接上述數(shù)據(jù)傳輸緩沖器(I/O Buffer ) 4及其介接至 少一個(gè)外圍功能裝置，并利用上述時(shí)序功能控制器(Timer function ) 12、 一遮斷 控制器(Intemipr controller ) 13以控制數(shù)據(jù)的輸入/輸出，與 一程序編輯連接器 (Dip-Switch Logics ) 16，以耦接上述編程開關(guān)(Dip-Switch) 3傳輸所需設(shè)計(jì)的 程序運(yùn)作控制設(shè)定。由于上述多點(diǎn)通用傳輸(GPIO)控制接口裝置的輸入/輸出(I/O)控制接口 架構(gòu)設(shè)計(jì)，是通過PCI接口及其插槽與計(jì)算機(jī)主機(jī)或游戲主機(jī)連接，非上述專利 前案之內(nèi)嵌在主機(jī)板或南橋芯片組的固定式外圍功能控制器設(shè)計(jì)，而能機(jī)動(dòng)性的， 依使用者的控制需求而安裝或卸除在任一計(jì)算機(jī)系統(tǒng)或游戲機(jī)主機(jī)中，并通過現(xiàn) 場(chǎng)可程序化邏輯門陣列(Field-Programmable Gate Array; FPGA )技術(shù)建構(gòu)其運(yùn)作 功能控制器架構(gòu)的控制處理單元1，由使用者依控制需求，通過編程開關(guān)3輸入 所設(shè)計(jì)的控制程序，用以控制程序運(yùn)作時(shí)間與數(shù)據(jù)傳輸在其介接的至少 一個(gè)外圍 功能裝置，進(jìn)而控制計(jì)算機(jī)系統(tǒng)或游戲機(jī)主機(jī)的使用時(shí)間，并將計(jì)算機(jī)系統(tǒng)或游 戲機(jī)主機(jī)使用或產(chǎn)生的數(shù)據(jù)儲(chǔ)存在前述靜態(tài)隨機(jī)存取內(nèi)存(SRAM) 2中。其次，請(qǐng)?jiān)賲㈤唸D3所示，是本發(fā)明的另一實(shí)施例的組成架構(gòu)方塊示意圖與 架構(gòu)方塊圖，如圖所示本發(fā)明的PCI數(shù)據(jù)傳輸(I/O)控制接口裝置主要是包括 一控制處理單元l、 一靜態(tài)隨機(jī)存取內(nèi)存(SRAM) 2、 一指撥狀態(tài)設(shè)定開關(guān) (Dip-Switch) 3、 一數(shù)據(jù)傳輸緩沖器(I/O Buffer) 4與一數(shù)據(jù)保護(hù)單元6;所述 的數(shù)據(jù)保護(hù)單元6，是與數(shù)據(jù)傳輸緩沖器(I/O Buffer) 4耦接，其包括數(shù)據(jù)保護(hù) 器(Protect U ) 61 、防護(hù)自動(dòng)錄志器(Intursion Logger ) 62與 一 第二備用電池63 所組成的數(shù)據(jù)保護(hù)架構(gòu)，前述的防護(hù)自動(dòng)錄志器(Intursion Logger )較佳地也也 可為一指令記錄(產(chǎn)生)器。所述的數(shù)據(jù)保護(hù)器可儲(chǔ)存至少一組密碼、積分、使用 時(shí)間等數(shù)據(jù)，在鍵盤、顯示屏、游戲桿、鼠標(biāo)器等輸入/輸出裝置輸入計(jì)算機(jī)系統(tǒng) 與游戲主機(jī)時(shí)，經(jīng)傳輸緩沖器(I/O Buffer ) 4使防護(hù)自動(dòng)錄志器(Intursion Logger ) 62產(chǎn)生紀(jì)錄并與數(shù)據(jù)保護(hù)器儲(chǔ)存的密碼等數(shù)據(jù)比對(duì)，以防止密碼、積分、使用時(shí) 間等數(shù)據(jù)被破解盜用的風(fēng)險(xiǎn)，以達(dá)到軟件或數(shù)據(jù)等保護(hù)的功能。以上所述僅為本發(fā)明的較佳實(shí)施例，對(duì)本發(fā)明而言僅僅是說明性的，而非限 制性的。本專業(yè)技術(shù)人員理解，在本發(fā)明權(quán)利要求所限定的精神和范圍內(nèi)可對(duì)其進(jìn)行許多改變，修改，甚至等效，但都將落入本發(fā)明的保護(hù)范圍內(nèi)。 例如等變化的等效性實(shí)施例，均應(yīng)包含在本案的專利范圍中。 綜上所述，本案不但在空間型態(tài)上確屬創(chuàng)新，并能較現(xiàn)有物品增進(jìn)功效，應(yīng)已充分符合新穎性與進(jìn)步性的法定實(shí)用新型專利要件，依法提出申請(qǐng)。
權(quán)利要求
1. 一種多點(diǎn)通用傳輸控制接口裝置，是應(yīng)用在裝設(shè)在計(jì)算機(jī)系統(tǒng)或游戲機(jī)主機(jī)中，通過程序編輯設(shè)定以控制程序運(yùn)作時(shí)間與數(shù)據(jù)傳輸在其介接的至少一個(gè)外圍功能裝置，而控制計(jì)算機(jī)系統(tǒng)或游戲機(jī)主機(jī)的使用時(shí)間，其特征在于所述的接口裝置包括一控制處理單元，與計(jì)算機(jī)主機(jī)或游戲主機(jī)的PCI接口連接，以控制整個(gè)接口裝置的運(yùn)作與數(shù)據(jù)傳輸；一靜態(tài)隨機(jī)存取內(nèi)存，與上述控制處理單元耦接，以存取計(jì)算機(jī)系統(tǒng)與游戲主機(jī)數(shù)據(jù)；一編程開關(guān)，與上述控制處理單元耦接以輸入可供辨識(shí)與運(yùn)作的程序設(shè)定；與一數(shù)據(jù)傳輸緩沖器，是耦接上述控制處理單元及其所介接的至少一個(gè)外圍功能裝置間數(shù)據(jù)傳輸?shù)木彌_控制。
2、 根據(jù)權(quán)利要求1所述的多點(diǎn)通用傳輸控制接口裝置，其特征在于所述的 控制處理單元為現(xiàn)場(chǎng)可程序化邏輯門陣列技術(shù)建構(gòu)其功能控制器架構(gòu)。
3、 根據(jù)權(quán)利要求1或2項(xiàng)所述的多點(diǎn)通用傳輸控制接口裝置，其特征在于 還包括數(shù)據(jù)保護(hù)單元，其是與上述數(shù)據(jù)傳輸緩沖器耦接。
4、 根據(jù)權(quán)利要求3所述的多點(diǎn)通用傳輸控制接口裝置，其特征在于所述的 數(shù)據(jù)保護(hù)單元包括有數(shù)據(jù)保護(hù)器、防護(hù)自動(dòng)錄志器與第二備用電池。
5、 根據(jù)權(quán)利要求1所述的多點(diǎn)通用傳輸控制接口裝置，其特征在于所述的 控制處理單元包括有一 PCI總線連接控制單元，與計(jì)算機(jī)主機(jī)或游戲主機(jī)內(nèi)建的PCI接口及其插 槽耦接，以及數(shù)據(jù)、控制信號(hào)的連結(jié)控制 一時(shí)序功能控制器； 一遮斷控制器；一靜態(tài)隨機(jī)存取內(nèi)存功能控制器，與上述靜態(tài)隨機(jī)存取內(nèi)存耦接為數(shù)據(jù)的儲(chǔ) 取控制；一傳輸功能控制器，以耦接上述數(shù)據(jù)傳輸緩沖器及其介接至少 一個(gè)外圍功能 裝置，并利用上述時(shí)序功能控制器與遮斷控制器以控制數(shù)據(jù)的輸入/輸出；與 一程序編輯連接器，耦接上述編程開關(guān)傳輸所需設(shè)計(jì)的程序運(yùn)作控制設(shè)定。
6、 才艮據(jù)4又利要求1所述的多點(diǎn)通用傳輸控制接口裝置，其特征在于還包括 一第 一備用電池耦接在上述靜態(tài)隨機(jī)存取內(nèi)存。
7、 根據(jù)權(quán)利要求3所述的多點(diǎn)通用傳輸控制接口裝置，其特征在于所述的 數(shù)據(jù)保護(hù)單元還包括由一不斷電保護(hù)單元與防護(hù)自動(dòng)錄志器所組成的數(shù)據(jù)保護(hù) 單元架構(gòu)。
8、 根據(jù)權(quán)利要求7所述的多點(diǎn)通用傳輸控制接口裝置，其特征在于還包括 一第二備用電池耦接在上述防護(hù)自動(dòng)錄志器。
9、 一種用以控制數(shù)據(jù)傳輸?shù)奶幚韱卧?，是裝設(shè)在一多點(diǎn)通用傳輸控制接口裝 置，以裝設(shè)在計(jì)算機(jī)系統(tǒng)或游戲機(jī)主機(jī)中，通過程序編輯設(shè)定以控制程序運(yùn)作時(shí) 間與數(shù)據(jù)傳輸在其介接的至少一個(gè)外圍功能裝置，而控制計(jì)算機(jī)系統(tǒng)或游戲機(jī)主 機(jī)的使用時(shí)間，其特征在于所述用以控制數(shù)據(jù)傳輸?shù)奶幚韱卧抢矛F(xiàn)場(chǎng)可程 序化邏輯門陣列技術(shù)建構(gòu)的功能控制器架構(gòu)，包括有一 PCI總線連接控制單元，與計(jì)算機(jī)主機(jī)或游戲主機(jī)內(nèi)建的PCI接口及其插 槽耦接，以及數(shù)據(jù)、控制信號(hào)的傳輸與運(yùn)作時(shí)間控制； 一時(shí)序功能控制器； 一遮斷控制器；一靜態(tài)隨機(jī)存取內(nèi)存功能控制器，與 一靜態(tài)隨機(jī)存取內(nèi)存耦接為數(shù)據(jù)的儲(chǔ)取 控制；一傳輸功能控制器，以耦接一數(shù)據(jù)傳輸緩沖器及其介接至少一個(gè)外圍功能裝 置，并利用一時(shí)序功能控制器與遮斷控制器以控制數(shù)據(jù)的輸入/輸出；與一程序編輯連接器，耦接一編程開關(guān)傳輸所需設(shè)計(jì)的程序運(yùn)作控制設(shè)定。
全文摘要
本發(fā)明為一種多點(diǎn)通用傳輸(GPIO)控制接口裝置，包括有一控制處理單元、一靜態(tài)隨機(jī)存取內(nèi)存(SRAM)、一指撥狀態(tài)設(shè)定開關(guān)與一數(shù)據(jù)傳輸緩沖器對(duì)應(yīng)通用輸出入口組成，用以裝設(shè)在一計(jì)算機(jī)系統(tǒng)或游戲機(jī)主機(jī)中，利用前述的控制處理單元由現(xiàn)場(chǎng)可程序化邏輯門陣列(FPGA)所建構(gòu)的運(yùn)作功能控制器，依不同使用要求的程序編輯設(shè)定，以控制硬件運(yùn)作定時(shí)器、中斷控制器、SRAM存取與I/O傳輸在其介接的至少一個(gè)外圍功能裝置，而控制計(jì)算機(jī)系統(tǒng)或游戲機(jī)主機(jī)的外圍，并將所需的數(shù)據(jù)儲(chǔ)存在前述靜態(tài)隨機(jī)存取內(nèi)存(SRAM)中。
文檔編號(hào)G06F13/38GK101221545SQ20071000022
公開日2008年7月16日 申請(qǐng)日期2007年1月11日 優(yōu)先權(quán)日2007年1月11日
發(fā)明者馬飛揚(yáng) 申請(qǐng)人:欣揚(yáng)電腦股份有限公司