專(zhuān)利名稱(chēng)：速度或電力關(guān)鍵電路中用多臨界電壓基本設(shè)計(jì)單元的方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種使用深次納米元件，以基本設(shè)計(jì)單元(cell)為基礎(chǔ)的設(shè)計(jì)，特別是有關(guān)于使用在深次納米的標(biāo)準(zhǔn)基本設(shè)計(jì)單元中使用混合多Vt元件的方法，因此提高整體效能及減低電力損耗。利用不同Vt元件的晶體管為單位，組成一基本設(shè)計(jì)單元，取代傳統(tǒng)僅用單Vt的晶體管組成的基本設(shè)計(jì)單元，使多Vt晶體管組成的基本設(shè)計(jì)單元作為基礎(chǔ)，可以得到完全定做設(shè)計(jì)(fullycustom design)的速度和電力效能。
背景技術(shù)：
半導(dǎo)體技術(shù)持續(xù)演化至比100納米小的極深次微米尺寸(verydeep sub-micron geometries)，用以在單晶片內(nèi)以更高效能整合更復(fù)雜功能。這個(gè)技術(shù)需要用來(lái)產(chǎn)生復(fù)雜的系統(tǒng)晶片(System-On-Chip，SOC)設(shè)計(jì)，對(duì)于今日的移動(dòng)元件為必須的，上述移動(dòng)元件例如為移動(dòng)電話，便攜式計(jì)算機(jī)和其他電子裝置。因?yàn)檫@些移動(dòng)裝置使用電池，晶片的電力損耗成為與電路效能或速度同樣重要的因素。
次100納米元件提供更復(fù)雜的功能和更高的效能，但是并不是沒(méi)有代價(jià)。已知當(dāng)晶體管溝道長(zhǎng)度足夠小的時(shí)候，就算在備用(standby)的情況下，因?yàn)槁╇姷年P(guān)系，電流也會(huì)持續(xù)流通。因此，在次微米幾何設(shè)計(jì)中非必要地消耗了多余的電力，導(dǎo)致電池電力耗盡。晶片效能和電力損耗間的取舍變成深次微米設(shè)計(jì)中逐漸重要的議題。
次100納米元件增加的電力損耗歸因于一種稱(chēng)為次臨界導(dǎo)通(sub-threshold conduction)的效應(yīng)。當(dāng)次微米柵極的柵極源極電壓(gate-source voltage，Vgs)比臨界電壓(threshold voltage，Vt)低時(shí)，即為次臨界范圍(sub-threshold region)。這個(gè)范圍在此元件關(guān)閉前，可以隨著Vgs的變化，在漏極電流上對(duì)數(shù)電流來(lái)表示。在100納米以上的半導(dǎo)體元件具有較高的臨界電壓，所以當(dāng)Vgs＝0時(shí)，漏極電流并不顯著。對(duì)于次100納米元件，臨界電壓非常低，當(dāng)Vgs＝0或在備用狀態(tài)下，漏極電流變的非常明顯。除了次臨界電壓效應(yīng)，貫穿效應(yīng)(punch-through)也可以導(dǎo)致元件漏電。極深次微米元件所具有的極薄柵極氧化物，也會(huì)增加?xùn)艠O漏電電流。
為了解決這個(gè)問(wèn)題，制造商使用更高的臨界電壓(高臨界電壓元件)產(chǎn)生次100納米元件。但是這些元件的速度較慢，會(huì)影響晶片速度和效能。在標(biāo)準(zhǔn)90納米制程中，具有較低臨界電壓的元件(低臨界電壓元件)的次臨界漏電電流約為10nA/um，相對(duì)地高臨界電壓元件的次臨界漏電電流約為1nA/um。因此，如果使用高臨界電壓元件代替低臨界電壓元件，電力消耗可以以10的倍數(shù)減少。然而如此一來(lái)，電路效能不可能達(dá)到需求，因?yàn)楦吲R界電壓元件的速度較慢。在次100納米設(shè)計(jì)中，在效能和電力消耗之間取舍時(shí)，仍需符合速度和電力的需求。
已知電路使用基本設(shè)計(jì)單元設(shè)計(jì)(cell)?；驹O(shè)計(jì)單元為基本建構(gòu)方塊，其中所有的晶體管帶有一樣的晶體管特性。在一個(gè)基本設(shè)計(jì)單元內(nèi)的晶體管可以為全部高臨界電壓元件或全部低臨界電壓元件，而且沒(méi)有標(biāo)準(zhǔn)基本設(shè)計(jì)單元可以有不同臨界電壓特性的元件。雖然不同臨界電壓特性的元件可以用以最大化基本設(shè)計(jì)單元功能。
較好設(shè)計(jì)為一種可以使用混合低臨界電壓和高臨界電壓元件的基本設(shè)計(jì)單元，因此上述晶片效能和電力損耗條件的取舍可以執(zhí)行和達(dá)到最佳化。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提出一種在速度關(guān)鍵電路中使用多臨界電壓基本設(shè)計(jì)單元(cell)的方法，包括使用一或多低臨界電壓(低Vt)基本設(shè)計(jì)單元，形成上述速度關(guān)鍵電路的初步實(shí)體布局；在不違反一速度限制的條件下，用一或多高臨界電壓(高Vt)基本設(shè)計(jì)單元，替代在上述速度關(guān)鍵電路之一或多非關(guān)鍵路徑內(nèi)的至少部分上述低臨界電壓基本設(shè)計(jì)單元；以及在不違反上述速度限制的條件下，用一或多高臨界電壓元件，替代位于上述速度關(guān)鍵電路之一關(guān)鍵路徑上至少一低臨界電壓基本設(shè)計(jì)單元內(nèi)的一或多元件，該低臨界電壓基本設(shè)計(jì)單元在該關(guān)鍵路徑上。
本發(fā)明所述的在速度關(guān)鍵電路中使用多臨界電壓基本設(shè)計(jì)單元的方法，更包括對(duì)于上述預(yù)定速度關(guān)鍵電路執(zhí)行平面層規(guī)劃的步驟。
本發(fā)明所述的在速度關(guān)鍵電路中使用多臨界電壓基本設(shè)計(jì)單元的方法，上述高臨界電壓基本設(shè)計(jì)單元替代上述低臨界電壓基本設(shè)計(jì)單元的步驟中，是以上述速度關(guān)鍵電路中最不關(guān)鍵路徑到最關(guān)鍵路徑的優(yōu)先順序所執(zhí)行。
本發(fā)明所述的在速度關(guān)鍵電路中使用多臨界電壓基本設(shè)計(jì)單元的方法，基本設(shè)計(jì)單元內(nèi)的上述低臨界電壓元件和高臨界電壓元件，具有低于100nm的柵極寬度。
本發(fā)明還提供一種在電力關(guān)鍵電路中使用多臨界電壓基本設(shè)計(jì)單元的方法，所述在電力關(guān)鍵電路中使用多臨界電壓基本設(shè)計(jì)單元的方法包括使用一或多高臨界電壓基本設(shè)計(jì)單元，形成上述電力關(guān)鍵電路的初步實(shí)體布局，達(dá)成一速度限制的一預(yù)定比例；在不違反上述速度限制的條件下，用一或多低臨界電壓基本設(shè)計(jì)單元，替代在上述電力關(guān)鍵電路的一或多關(guān)鍵路徑內(nèi)的至少部分上述高臨界電壓基本設(shè)計(jì)單元；以及在不違反上述速度限制的條件下，用一或多高臨界電壓元件，替代一非關(guān)鍵路徑上至少一低臨界電壓基本設(shè)計(jì)單元內(nèi)的一或多元件，該低臨界電壓基本設(shè)計(jì)單元位于上述電力關(guān)鍵電路的上述關(guān)鍵路徑上。
本發(fā)明所述的電力關(guān)鍵電路中使用多臨界電壓基本設(shè)計(jì)單元的方法，上述形成步驟更包括對(duì)于上述預(yù)定電力關(guān)鍵電路執(zhí)行平面層規(guī)劃。
本發(fā)明所述的電力關(guān)鍵電路中使用多臨界電壓基本設(shè)計(jì)單元的方法，上述預(yù)定比例為至少80百分比。
本發(fā)明所述的電力關(guān)鍵電路中使用多臨界電壓基本設(shè)計(jì)單元的方法，基本設(shè)計(jì)單元內(nèi)的上述低臨界電壓元件和高臨界電壓元件，具有低于100nm的柵極寬度。
本發(fā)明又提供一種在電力關(guān)鍵電路中使用多臨界電壓基本設(shè)計(jì)單元的方法，其特征在于，所述在電力關(guān)鍵電路中使用多臨界電壓基本設(shè)計(jì)單元的方法包括使用一或多高臨界電壓基本設(shè)計(jì)單元，形成上述電力關(guān)鍵電路的初步實(shí)體布局，達(dá)成一電力限制的一預(yù)定比例；在不違反一速度限制的條件下，用一或多低臨界電壓基本設(shè)計(jì)單元，替代在上述電力關(guān)鍵電路的一關(guān)鍵路徑內(nèi)的至少部分上述高臨界電壓基本設(shè)計(jì)單元，而達(dá)成一速度限制；以及在不違反上述速度限制的條件下，用一或多高臨界電壓元件，替代一非關(guān)鍵路徑上至少一低臨界電壓基本設(shè)計(jì)單元內(nèi)的一或多元件，該低臨界電壓基本設(shè)計(jì)單元位于上述電力關(guān)鍵電路的上述關(guān)鍵路徑上。
本發(fā)明所述的電力關(guān)鍵電路中使用多臨界電壓基本設(shè)計(jì)單元的方法，上述形成步驟更包括對(duì)于上述預(yù)定電力關(guān)鍵電路執(zhí)行平面層規(guī)劃。
本發(fā)明所述的電力關(guān)鍵電路中使用多臨界電壓基本設(shè)計(jì)單元的方法，上述低臨界電壓基本設(shè)計(jì)單元的預(yù)定部分為不少于5百分比。
本發(fā)明所述的電力關(guān)鍵電路中使用多臨界電壓基本設(shè)計(jì)單元的方法，上述預(yù)定比例為至少80百分比。
本發(fā)明所述的電力關(guān)鍵電路中使用多臨界電壓基本設(shè)計(jì)單元的方法，基本設(shè)計(jì)單元內(nèi)的上述低臨界電壓元件和高臨界電壓元件，具有低于100nm的柵極寬度。
本發(fā)明所述速度或電力關(guān)鍵電路中用多臨界電壓基本設(shè)計(jì)單元的方法，減少功率消耗時(shí)同時(shí)維持速度，使得晶片效能和功率消耗可同時(shí)最佳化。


圖1A是顯示典型電路圖，其中應(yīng)用多臨界電壓技術(shù)方法；圖1B是顯示圖1A的晶體管電路圖，其中混合臨界電壓元件可以建構(gòu)于同一基本設(shè)計(jì)單元；圖2是顯示本發(fā)明實(shí)施例中速度關(guān)鍵的設(shè)計(jì)流程圖；圖3是顯示本發(fā)明實(shí)施例中電力關(guān)鍵的設(shè)計(jì)流程圖；圖4是顯示本發(fā)明實(shí)施例中最小電力的設(shè)計(jì)流程圖。
具體實(shí)施例方式
在此必須說(shuō)明的是，于下揭露內(nèi)容中所提出的不同實(shí)施例或范例，是用以說(shuō)明本發(fā)明所揭示的不同技術(shù)特征，其所描述的特定范例或排列是用以簡(jiǎn)化本發(fā)明，然非用以限定本發(fā)明。此外，在不同實(shí)施例或范例中可能重復(fù)使用相同的參考數(shù)字與符號(hào)，此等重復(fù)使用的參考數(shù)字與符號(hào)是用以說(shuō)明本發(fā)明所揭示的內(nèi)容，而非用以表示不同實(shí)施例或范例間的關(guān)系。
在本發(fā)明實(shí)施例中揭露了一種方法，用以實(shí)做混合高臨界電壓和低臨界電壓元件的標(biāo)準(zhǔn)電路單元(circuit cell)，該標(biāo)準(zhǔn)電路單元用于電路設(shè)計(jì)，而不只是同時(shí)使用高臨界電壓和低臨界電壓標(biāo)準(zhǔn)電路元，使得晶片效能和功率消耗可同時(shí)最佳化。這個(gè)方法主要針對(duì)速度關(guān)鍵設(shè)計(jì)，在標(biāo)準(zhǔn)電路單元內(nèi)使用低臨界電壓元件。例如，經(jīng)由最佳化過(guò)程，不在關(guān)鍵路徑的低臨界電壓基本設(shè)計(jì)單元由高臨界電壓基本設(shè)計(jì)單元替代，在減少功率消耗時(shí)同時(shí)維持速度。更有甚者，在關(guān)鍵路徑上的基本設(shè)計(jì)單元使用元件為單位，更能達(dá)成節(jié)省電力的功效。同樣的程序和方法可以應(yīng)用在以電力為關(guān)鍵的設(shè)計(jì)。在以電力為關(guān)鍵的設(shè)計(jì)中以高臨界電壓基本設(shè)計(jì)單元為開(kāi)始。另外，這種多臨界電壓方法可以應(yīng)用于容易可得的標(biāo)準(zhǔn)程序和設(shè)計(jì)工具上。
圖1A顯示典型電路100，其中應(yīng)用了多臨界電壓方法。電路100的時(shí)脈頻率由D正反器102和另一個(gè)D正反器104間的傳遞延遲決定。因?yàn)橛卸鄠€(gè)信號(hào)路徑，上述時(shí)脈頻率由最長(zhǎng)的信號(hào)路徑?jīng)Q定。該最長(zhǎng)的信號(hào)路徑稱(chēng)為關(guān)鍵路徑(critical path，CP)。在電路100內(nèi)有三條信號(hào)路徑要考慮。第一條路徑由基本設(shè)計(jì)單元106，108和110組成。第二條路徑由基本設(shè)計(jì)單元112和110組成，而第三條路徑由基本設(shè)計(jì)單元114和110組成?？梢宰⒁獾交驹O(shè)計(jì)單元110有三個(gè)輸入路徑，線116，118和120，其中每個(gè)代表三條路徑的一部分。更可了解基本設(shè)計(jì)單元110是一“與或非”門(mén)(AND-OR-Inverted，AOI)基本設(shè)計(jì)單元。
如果所有三個(gè)路徑使用同樣的基本設(shè)計(jì)單元類(lèi)別，其中每個(gè)基本設(shè)計(jì)單元都有同樣的傳遞延遲，所以可以很明顯地發(fā)現(xiàn)，在第一條路徑上會(huì)有最大的傳遞延遲，因此第一條路徑是關(guān)鍵路徑。該關(guān)鍵路徑由粗體顯示，在已知設(shè)計(jì)中，所有在關(guān)鍵路徑內(nèi)的基本設(shè)計(jì)單元都會(huì)是低臨界電壓基本設(shè)計(jì)單元，由此確保合適的速度。這些低臨界電壓基本設(shè)計(jì)單元完全由低臨界電壓元件構(gòu)成。相同地，所有在非關(guān)鍵路徑的基本設(shè)計(jì)單元都為高臨界電壓基本設(shè)計(jì)單元，用以減低電力損耗。這些高臨界電壓基本設(shè)計(jì)單元完全由高臨界電壓元件構(gòu)成。然而，已知設(shè)計(jì)不允許在低臨界電壓基本設(shè)計(jì)單元的某些低臨界電壓元件由高臨界電壓元件取代，同時(shí)不影響整個(gè)電路速度。已知技術(shù)缺乏靈活性，也妨礙最佳化電路，雖然最佳化可以實(shí)現(xiàn)更耐用的設(shè)計(jì)。
圖1B顯示圖1A中基本設(shè)計(jì)單元110的晶體管122?；驹O(shè)計(jì)單元110有三個(gè)輸入線線116，118和120。晶體管圖示122顯示多臨界電壓元件的實(shí)現(xiàn)，該實(shí)現(xiàn)在基本設(shè)計(jì)單元110中，使用混合低臨界電壓和高臨界電壓元件的設(shè)計(jì)在一個(gè)基本設(shè)計(jì)單元中。在已知設(shè)計(jì)中，不論上述基本設(shè)計(jì)單元在關(guān)鍵路徑或非關(guān)鍵路徑上，基本設(shè)計(jì)單元由同樣臨界電壓的元件制成。例如，如果基本設(shè)計(jì)單元110由低臨界電壓元件庫(kù)獲得，則所有的基本設(shè)計(jì)單元內(nèi)完全由低臨界電壓元件124構(gòu)成。跟據(jù)本發(fā)明其一實(shí)施例，就算在一個(gè)基本設(shè)計(jì)單元之內(nèi)，也可以決定由不同的臨界電壓元件構(gòu)成，同時(shí)仍然得到基本設(shè)計(jì)單元的預(yù)期功能。最重要的是決定是否關(guān)鍵路徑存在于一個(gè)單獨(dú)基本設(shè)計(jì)單元內(nèi)，而且在上述關(guān)鍵路徑的元件必須要是低臨界電壓元件，這是為了速度的緣故。而基本設(shè)計(jì)單元內(nèi)所有其他位于非關(guān)鍵路徑上的元件，則可以由高臨界電壓元件替代而不影響到速度效能。在本圖中，關(guān)鍵路徑上皆使用低臨界電壓元件，且以粗體表示。以此方式，新的基本設(shè)計(jì)單元可以同時(shí)包括高臨界電壓和低臨界電壓元件兩者。在本實(shí)施例中，利用晶體管層次的設(shè)計(jì)，可以使用高臨界電壓元件達(dá)成更省電的目的。
根據(jù)本發(fā)明實(shí)施例，圖2表示程序200，用以提供速度關(guān)鍵(speed critical)電路設(shè)計(jì)。由步驟202開(kāi)始，暫存器傳送階層(Register-Transfer Level，RTL)編碼由設(shè)計(jì)的高層次描述產(chǎn)生。在步驟204中，包括許多復(fù)雜計(jì)算的合成工具(synthesis tool)使用設(shè)計(jì)的高層次描述，來(lái)產(chǎn)生邏輯門(mén)層次設(shè)計(jì)。既然傳統(tǒng)合成工具只允許元件庫(kù)(library)內(nèi)只有一種種類(lèi)的元件種類(lèi)存在，這些工具必須改變使得多臨界電壓實(shí)現(xiàn)的高臨界電壓和低臨界電壓元件的混合可以同時(shí)存在(co-exist)。上述新的合成工具先由低臨界電壓或高臨界電壓基本設(shè)計(jì)單元元件庫(kù)選擇。在這個(gè)設(shè)計(jì)實(shí)施例中，因?yàn)樗俣葹殛P(guān)鍵元素，所以將會(huì)先使用低臨界電壓基本設(shè)計(jì)單元元件庫(kù)。在步驟206中，執(zhí)行平面層規(guī)劃(floor plan)而得到初步實(shí)體布局。這個(gè)步驟通常接著步驟208，其中每個(gè)元件的位置和每個(gè)繞線由所需的相互連結(jié)決定放置位置。上述元件的實(shí)體放置(physical placement)參考低臨界電壓布局(layout)數(shù)據(jù)庫(kù)，并且使用速度限制，檢查及改變上述信號(hào)繞線。緩沖器在步驟210中調(diào)整，并且解析上述標(biāo)準(zhǔn)基本設(shè)計(jì)單元速度，來(lái)決定在步驟212中是否已經(jīng)達(dá)成上述速度限制?？芍彌_器的調(diào)整包括緩沖器加入，移除，以及時(shí)間最佳化管理。如果沒(méi)有達(dá)到速度限制，則要進(jìn)行另外一輪的放置和繞線。如果步驟212的速度限制已經(jīng)達(dá)成，則上述低臨界電壓基本設(shè)計(jì)單元由步驟214選擇之一或多(或全部)非關(guān)鍵路徑的高臨界電壓基本設(shè)計(jì)單元替代，以最小化電力損耗和消耗。上述替代由最不關(guān)鍵到最關(guān)鍵路徑的優(yōu)先順序順序執(zhí)行，同時(shí)在替換后檢查速度限制。這里可以了解的是最關(guān)鍵的路徑是最慢的路徑，而最不關(guān)鍵的路徑是最快的一條。因此，在步驟216中，當(dāng)檢查每一條路徑的速度限制時(shí)，如果速度限制沒(méi)有達(dá)成，上述每條路徑的基本設(shè)計(jì)單元置換將會(huì)解除，接著上述過(guò)程會(huì)在其他路徑上繼續(xù)執(zhí)行。如果上述速度限制全部達(dá)成，則在基本設(shè)計(jì)單元內(nèi)一或多所選擇的非關(guān)鍵路徑的元件由高臨界電壓元件置換。這個(gè)程序可以在一個(gè)接一個(gè)的非關(guān)鍵路徑上執(zhí)行。這些置換的元件可以不和實(shí)際關(guān)鍵路徑相關(guān)，而且這些置換并不會(huì)干擾上述速度效能達(dá)到速度限制。例如步驟220所顯示的，決定是否上述基本設(shè)計(jì)單元達(dá)到關(guān)鍵速度限制。如果沒(méi)有，則這個(gè)程序回到步驟218，上述置換被解除且移動(dòng)到其他路徑繼續(xù)執(zhí)行程序。利用高臨界電壓基本設(shè)計(jì)單元置換低臨界電壓基本設(shè)計(jì)單元，然后利用高臨界電壓元件部分置換低臨界電壓元件于選擇的基本設(shè)計(jì)單元內(nèi)，一個(gè)接一個(gè)地執(zhí)行。在初始時(shí)序最佳化完成之后，速度需求可以達(dá)成，而且電力需求可以減低。如上所示，如果任何置換過(guò)程導(dǎo)致速度需求的失敗，可以取消該置換，而不是靠重新執(zhí)行時(shí)序最佳化或緩沖器置入來(lái)調(diào)整速度。
圖3表示電力關(guān)鍵基本設(shè)計(jì)單元設(shè)計(jì)程序300，根據(jù)一個(gè)本發(fā)明實(shí)施例。由步驟302開(kāi)始，RTL編碼由所需求的高層次敘述產(chǎn)生。在步驟304中，根據(jù)高層次敘述，RTL合成工具產(chǎn)生邏輯門(mén)層次基本設(shè)計(jì)單元電路。新的合成工具由低臨界電壓或高臨界電壓基本設(shè)計(jì)單元元件庫(kù)選擇。在本設(shè)計(jì)實(shí)施例中，既然電力損耗或消耗是關(guān)鍵元素，將以高臨界電壓基本設(shè)計(jì)單元元件庫(kù)作為優(yōu)先選擇。在步驟304中，邏輯合成必須也符合一個(gè)預(yù)定比例的速度限制，例如至少80％到90％的速度限制。在步驟306中，執(zhí)行平面層規(guī)劃而得到初步實(shí)體布局。這個(gè)步驟由步驟308跟隨，其中每個(gè)基本設(shè)計(jì)單元和每條路線由所需信號(hào)的相互連結(jié)放置。每個(gè)基本設(shè)計(jì)單元經(jīng)過(guò)所需的檢查和改變，用以達(dá)成至少部分速度限制。例如，上述速度限制可以是一個(gè)所想要時(shí)脈速率的預(yù)定比例(例如，90％)。這個(gè)速度限制被用來(lái)作為改善速度效能的基礎(chǔ)，這個(gè)改善當(dāng)多數(shù)基本設(shè)計(jì)單元為高臨界電壓基本設(shè)計(jì)單元時(shí)，在關(guān)鍵路徑加入最小數(shù)目的低臨界電壓基本設(shè)計(jì)單元，這個(gè)過(guò)程將會(huì)在以下討論。根據(jù)設(shè)計(jì)經(jīng)驗(yàn)，放置和繞線可以達(dá)到高比例的速度限制而不使用過(guò)度的低臨界電壓基本設(shè)計(jì)單元。緩沖器在步驟310中調(diào)整，在上述速度分析后，用以決定是否上述預(yù)定比例(例如，90％)的速度限制在步驟312達(dá)成。如果速度限制沒(méi)有達(dá)成，則會(huì)再執(zhí)行另外一次的放置和繞線。在此時(shí)，所有的基本設(shè)計(jì)單元都由高臨界電壓元件構(gòu)成，且使用一個(gè)比例的速度限制作為執(zhí)行時(shí)序最佳化的比較。這個(gè)比較可以阻止加入過(guò)多低臨界電壓基本設(shè)計(jì)單元。然后在步驟314中，上述高臨界電壓基本設(shè)計(jì)單元由低臨界電壓基本設(shè)計(jì)單元替代，這個(gè)替代在關(guān)鍵路徑上用以達(dá)成不只90％，而是100％的速度限制。在步驟316，如果100％的速度限制無(wú)法達(dá)成，則要調(diào)整緩沖器或重新執(zhí)行平面層規(guī)劃306。一旦100％的速度限制達(dá)成，在非關(guān)鍵路徑上的所選擇的一或多基本設(shè)計(jì)單元內(nèi)由步驟318中的高臨界電壓元件替代。這個(gè)時(shí)間再一次由步驟320檢查。要了解的是這些替換的元件和實(shí)際的關(guān)鍵路徑并不相關(guān)。如果速度限制并沒(méi)有完全達(dá)成，上述替換將會(huì)反轉(zhuǎn)并且將會(huì)使用更少的高臨界電壓元件。最后，如果決定所有路徑已經(jīng)都檢查過(guò)，而且速度限制在步驟320中完全達(dá)成，則設(shè)計(jì)程序完成。上述步驟318和步驟320中在非關(guān)鍵路徑上置換高臨界電壓元件?？梢粤私獾氖巧鲜鲋脫Q可以經(jīng)由多個(gè)次數(shù)的替代，由減少多個(gè)高臨界電壓元件的形式完成。在某些實(shí)施例中，也將會(huì)需要執(zhí)行平面層規(guī)劃306，以及緩沖器調(diào)整310的回圈(iteration)。
圖4呈現(xiàn)最小電力基本設(shè)計(jì)單元電路設(shè)計(jì)程序400，根據(jù)本發(fā)明的一個(gè)實(shí)施例。在步驟402中，RTL編碼由所需求的高層次敘述產(chǎn)生。在步驟404中，RTL合成工具用來(lái)產(chǎn)生邏輯門(mén)層次基本設(shè)計(jì)單元電路，根據(jù)高層次敘述產(chǎn)生。在步驟404，要達(dá)成一個(gè)預(yù)定比例(例如，90％)的電力限制以及寬松的速度限制。在一些設(shè)計(jì)實(shí)施例中，既然電力損耗和消耗是關(guān)鍵的因素，高臨界電壓基本設(shè)計(jì)單元元件庫(kù)先被選擇。步驟406中，執(zhí)行平面層規(guī)劃得到一個(gè)初步實(shí)體布局。這個(gè)步驟由步驟408跟隨，其中每個(gè)元件和每條路線由所需信號(hào)內(nèi)部連結(jié)放置。上述基本設(shè)計(jì)單元元件庫(kù)布局?jǐn)?shù)據(jù)庫(kù)作為實(shí)體放置和信號(hào)繞線使用。這個(gè)設(shè)計(jì)經(jīng)過(guò)所需的檢查和改變，用以達(dá)成90％電力限制。緩沖器在步驟410中調(diào)整，且分析標(biāo)準(zhǔn)基本設(shè)計(jì)單元速度，用以決定是否上述預(yù)定比例(例如，90％)電力限制在步驟412中達(dá)成。如果沒(méi)有，則執(zhí)行另一次的放置和繞線。
如果上述預(yù)定比例(例如，90％)的電力限制在步驟412中達(dá)成，則下一個(gè)步驟是替代在預(yù)定路徑上某些數(shù)量的基本設(shè)計(jì)單元，用以更進(jìn)一步最佳化來(lái)達(dá)成步驟414中完全的速度限制。例如，電路路徑上只有達(dá)成90％速度需要的基本設(shè)計(jì)單元將繼續(xù)執(zhí)行替換程序。步驟416中，如果速度限制或電力限制沒(méi)有達(dá)成，則根據(jù)所需的調(diào)整，執(zhí)行另外一次的緩沖器調(diào)整或重新執(zhí)行平面層規(guī)劃。如果兩個(gè)限制皆已達(dá)成，不在關(guān)鍵路徑上的低臨界電壓基本設(shè)計(jì)單元內(nèi)的元件在步驟418被高臨界電壓元件替代。步驟420中，更決定是否速度和電力限制兩者仍然可以達(dá)成最小電力設(shè)計(jì)。如果不行，則反轉(zhuǎn)替代，而且移動(dòng)到另一個(gè)路徑，一直到所有路徑都被檢查過(guò)。在某些實(shí)施例中，也將會(huì)需要執(zhí)行平面層規(guī)劃406，以及緩沖器調(diào)整410的回圈。
上述圖示提供許多不同實(shí)施例或?qū)嵤├靡詫?shí)現(xiàn)不同本發(fā)明特征。描述元件或程序的特定實(shí)施例以幫助澄清本發(fā)明。然而，這些只是實(shí)施例而并不用以限制申請(qǐng)專(zhuān)利范圍的發(fā)明。例如，雖然使用了許多元件，基本設(shè)計(jì)單元內(nèi)的偏好元件有小于100nm的柵極寬度。
雖然本發(fā)明已通過(guò)較佳實(shí)施例說(shuō)明如上，但該較佳實(shí)施例并非用以限定本發(fā)明。本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，應(yīng)有能力對(duì)該較佳實(shí)施例做出各種更改和補(bǔ)充，因此本發(fā)明的保護(hù)范圍以權(quán)利要求書(shū)的范圍為準(zhǔn)。
附圖中符號(hào)的簡(jiǎn)單說(shuō)明如下200程序
202RTL編碼204使用低臨界電壓基本設(shè)計(jì)單元元件庫(kù)，邏輯合成206平面層規(guī)劃208使用低臨界電壓基本設(shè)計(jì)單元布局?jǐn)?shù)據(jù)庫(kù)，放置和繞線210緩沖器調(diào)整212速度限制達(dá)成？214用高臨界電壓基本設(shè)計(jì)單元替代非關(guān)鍵路徑的基本設(shè)計(jì)單元216速度限制達(dá)成？218用高臨界電壓元件替代非關(guān)鍵路徑的元件220速度限制達(dá)成？
權(quán)利要求
1.一種在速度關(guān)鍵電路中使用多臨界電壓基本設(shè)計(jì)單元的方法，其特征在于，所述在速度關(guān)鍵電路中使用多臨界電壓基本設(shè)計(jì)單元的方法包括使用一或多低臨界電壓基本設(shè)計(jì)單元，形成上述速度關(guān)鍵電路的初步實(shí)體布局；在不違反一速度限制的條件下，用一或多高臨界電壓基本設(shè)計(jì)單元，替代在上述速度關(guān)鍵電路的一或多非關(guān)鍵路徑內(nèi)的至少部分上述低臨界電壓基本設(shè)計(jì)單元；以及在不違反上述速度限制的條件下，用一或多高臨界電壓元件，替代位于上述速度關(guān)鍵電路的一非關(guān)鍵路徑上至少一低臨界電壓基本設(shè)計(jì)單元內(nèi)的一或多元件，該低臨界電壓基本設(shè)計(jì)單元在該關(guān)鍵路徑上。
2.根據(jù)權(quán)利要求1所述的在速度關(guān)鍵電路中使用多臨界電壓基本設(shè)計(jì)單元的方法，其特征在于，更包括對(duì)于上述預(yù)定速度關(guān)鍵電路執(zhí)行平面層規(guī)劃的步驟。
3.根據(jù)權(quán)利要求1所述的在速度關(guān)鍵電路中使用多臨界電壓基本設(shè)計(jì)單元的方法，其特征在于，上述高臨界電壓基本設(shè)計(jì)單元替代上述低臨界電壓基本設(shè)計(jì)單元的步驟中，是以上述速度關(guān)鍵電路中最不關(guān)鍵路徑到最關(guān)鍵路徑的優(yōu)先順序所執(zhí)行。
4.根據(jù)權(quán)利要求1所述的在速度關(guān)鍵電路中使用多臨界電壓基本設(shè)計(jì)單元的方法，其特征在于，基本設(shè)計(jì)單元內(nèi)的上述低臨界電壓元件和高臨界電壓元件，具有低于100nm的柵極寬度。
5.一種在電力關(guān)鍵電路中使用多臨界電壓基本設(shè)計(jì)單元的方法，其特征在于，所述在電力關(guān)鍵電路中使用多臨界電壓基本設(shè)計(jì)單元的方法包括使用一或多高臨界電壓基本設(shè)計(jì)單元，形成上述電力關(guān)鍵電路的初步實(shí)體布局，達(dá)成一速度限制的一預(yù)定比例；在不違反上述速度限制的條件下，用一或多低臨界電壓基本設(shè)計(jì)單元，替代在上述電力關(guān)鍵電路的一或多關(guān)鍵路徑內(nèi)的至少部分上述高臨界電壓基本設(shè)計(jì)單元；以及在不違反上述速度限制的條件下，用一或多高臨界電壓元件，替代一非關(guān)鍵路徑上至少一低臨界電壓基本設(shè)計(jì)單元內(nèi)的一或多元件，該低臨界電壓基本設(shè)計(jì)單元位于上述電力關(guān)鍵電路的上述關(guān)鍵路徑上。
6.根據(jù)權(quán)利要求5所述的電力關(guān)鍵電路中使用多臨界電壓基本設(shè)計(jì)單元的方法，其特征在于，上述形成步驟更包括對(duì)于上述預(yù)定電力關(guān)鍵電路執(zhí)行平面層規(guī)劃。
7.根據(jù)權(quán)利要求5所述的電力關(guān)鍵電路中使用多臨界電壓基本設(shè)計(jì)單元的方法，其特征在于，上述預(yù)定比例為至少80百分比。
8.根據(jù)權(quán)利要求5所述的電力關(guān)鍵電路中使用多臨界電壓基本設(shè)計(jì)單元的方法，其特征在于，基本設(shè)計(jì)單元內(nèi)的上述低臨界電壓元件和高臨界電壓元件，具有低于100nm的柵極寬度。
9.一種在電力關(guān)鍵電路中使用多臨界電壓基本設(shè)計(jì)單元的方法，其特征在于，所述在電力關(guān)鍵電路中使用多臨界電壓基本設(shè)計(jì)單元的方法包括使用一或多高臨界電壓基本設(shè)計(jì)單元，形成上述電力關(guān)鍵電路的初步實(shí)體布局，達(dá)成一電力限制的一預(yù)定比例；在不違反一速度限制的條件下，用一或多低臨界電壓基本設(shè)計(jì)單元，替代在上述電力關(guān)鍵電路的一關(guān)鍵路徑內(nèi)的至少部分上述高臨界電壓基本設(shè)計(jì)單元，而達(dá)成一速度限制；以及在不違反上述速度限制的條件下，用一或多高臨界電壓元件，替代一非關(guān)鍵路徑上至少一低臨界電壓基本設(shè)計(jì)單元內(nèi)的一或多元件，該低臨界電壓基本設(shè)計(jì)單元位于上述電力關(guān)鍵電路的上述關(guān)鍵路徑上。
10.根據(jù)權(quán)利要求9所述的電力關(guān)鍵電路中使用多臨界電壓基本設(shè)計(jì)單元的方法，其特征在于，上述形成步驟更包括對(duì)于上述預(yù)定電力關(guān)鍵電路執(zhí)行平面層規(guī)劃。
11.根據(jù)權(quán)利要求9所述的電力關(guān)鍵電路中使用多臨界電壓基本設(shè)計(jì)單元的方法，其特征在于，上述低臨界電壓基本設(shè)計(jì)單元的預(yù)定部分為不少于5百分比。
12.根據(jù)權(quán)利要求9所述的電力關(guān)鍵電路中使用多臨界電壓基本設(shè)計(jì)單元的方法，其特征在于，上述預(yù)定比例為至少80百分比。
13.根據(jù)權(quán)利要求9所述的電力關(guān)鍵電路中使用多臨界電壓基本設(shè)計(jì)單元的方法，其特征在于，基本設(shè)計(jì)單元內(nèi)的上述低臨界電壓元件和高臨界電壓元件，具有低于100nm的柵極寬度。
全文摘要
本發(fā)明提供一種速度或電力關(guān)鍵電路中用多臨界電壓基本設(shè)計(jì)單元的方法。所述在速度關(guān)鍵電路中使用多臨界電壓基本設(shè)計(jì)單元的方法，包括使用一或多低臨界電壓基本設(shè)計(jì)單元，形成上述速度關(guān)鍵電路的初步實(shí)體布局；在不違反一速度限制的條件下，用一或多高臨界電壓基本設(shè)計(jì)單元，替代在上述速度關(guān)鍵電路的一或多非關(guān)鍵路徑內(nèi)的至少部分上述低臨界電壓基本設(shè)計(jì)單元；以及在不違反上述速度限制的條件下，用一或多高臨界電壓元件，替代位于上述速度關(guān)鍵電路的一關(guān)鍵路徑上至少一低臨界電壓基本設(shè)計(jì)單元內(nèi)的一或多元件，該低臨界電壓基本設(shè)計(jì)單元在該關(guān)鍵路徑上。本發(fā)明可減少功率消耗時(shí)同時(shí)維持速度，使得晶片效能和功率消耗可同時(shí)最佳化。
文檔編號(hào)G06F17/50GK1967549SQ20061007925
公開(kāi)日2007年5月23日 申請(qǐng)日期2006年4月20日 優(yōu)先權(quán)日2005年4月20日
發(fā)明者莊建祥, 侯永清, 陳昆龍, 魯立忠 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司