專(zhuān)利名稱(chēng)：去耦存儲(chǔ)器訪問(wèn)系統(tǒng)和方法
技術(shù)領(lǐng)域：
本發(fā)明 一般涉及存儲(chǔ)器訪問(wèn)系統(tǒng)，具體涉及去耦存儲(chǔ)器訪問(wèn)系統(tǒng) 和方法。
背景技術(shù)：
存儲(chǔ)器訪問(wèn)系統(tǒng)，諸如處理器核心內(nèi)的嵌入式存儲(chǔ)器系統(tǒng)，例如ARM,允許處理器從存儲(chǔ)器讀出數(shù)據(jù)和將數(shù)據(jù)寫(xiě)入存儲(chǔ)器。核心處理 器的讀訪問(wèn)時(shí)間包括從存儲(chǔ)器讀出數(shù)據(jù)的時(shí)間、將讀出數(shù)據(jù)鎖存到目 標(biāo)寄存器的短建立時(shí)間和與將從存儲(chǔ)器讀出的數(shù)據(jù)傳送給目標(biāo)寄存器關(guān)聯(lián)的傳播延遲時(shí)間。寫(xiě)訪問(wèn)時(shí)間包括核心處理器將數(shù)據(jù)寫(xiě)入存儲(chǔ)器 的時(shí)間和將所寫(xiě)入數(shù)據(jù)從處理器傳送給存儲(chǔ)器的傳播時(shí)間。通常，從 給定存儲(chǔ)器讀出數(shù)據(jù)比將數(shù)據(jù)寫(xiě)入存儲(chǔ)器需要更多的時(shí)間，從而導(dǎo)致 讀訪問(wèn)決定了系統(tǒng)的最高操作頻率。傳統(tǒng)的存儲(chǔ)器訪問(wèn)系統(tǒng)通常限于每個(gè)周期一個(gè)操作，例如一個(gè)讀 操作或一個(gè)寫(xiě)操作，要求操作在系統(tǒng)時(shí)鐘的單個(gè)周期內(nèi)完成。這些系 統(tǒng)依賴(lài)于在相同的相對(duì)啟動(dòng)時(shí)間(耦合)，例如系統(tǒng)時(shí)鐘的上升沿， 啟動(dòng)讀、寫(xiě)操作。在這樣的設(shè)計(jì)中，讀訪問(wèn)時(shí)間限定了最小時(shí)鐘周期。 結(jié)果是讀訪問(wèn)時(shí)間被限制為單個(gè)系統(tǒng)時(shí)鐘周期，這限制了所使用存儲(chǔ) 器的大小和訪問(wèn)時(shí)間，或者系統(tǒng)時(shí)鐘速度。這通常需要將存儲(chǔ)器劃分 成一些較小而速度較快的存儲(chǔ)塊(例如，不太密的存儲(chǔ)器)?，F(xiàn)有的存儲(chǔ)器訪問(wèn)系統(tǒng)和方法試圖用幾種方式解決與讀訪問(wèn)時(shí) 間較長(zhǎng)關(guān)聯(lián)的問(wèn)題。 一種是簡(jiǎn)單地允許讀訪問(wèn)用兩個(gè)時(shí)鐘周期完成。 這使系統(tǒng)時(shí)鐘可以運(yùn)行得較快，但是會(huì)嚴(yán)重地?fù)p害處理器的吞吐量。其他傳統(tǒng)的存儲(chǔ)器訪問(wèn)系統(tǒng)從寫(xiě)周期中將時(shí)間借給讀操作用。通 常最為臨界的情況是背對(duì)背的讀然后寫(xiě)操作。在這種設(shè)計(jì)中，將延遲
寫(xiě)操作延遲到讀操作完成后，這通常稱(chēng)為"延遲寫(xiě)入，，設(shè)計(jì)。由于系統(tǒng) 使用單個(gè)系統(tǒng)時(shí)鐘，而且背對(duì)背的操作必須在兩個(gè)周期內(nèi)完成，因此 寫(xiě)延遲必須從單個(gè)系統(tǒng)時(shí)鐘得出。傳統(tǒng)的系統(tǒng)的另一個(gè)缺點(diǎn)是由于讀 訪問(wèn)實(shí)際上延伸到下一個(gè)周期，在存儲(chǔ)器下游需要對(duì)讀出數(shù)據(jù)進(jìn)行特 殊處理。結(jié)果是或者在時(shí)鐘的啟動(dòng)訪問(wèn)的沿的相對(duì)沿鎖存數(shù)據(jù)(可能 影響吞吐量)，或者對(duì)傳遞數(shù)據(jù)進(jìn)行流水線(xiàn)操作，這給這種存儲(chǔ)器和 處理機(jī)設(shè)計(jì)增添了等待時(shí)間和復(fù)雜性。通常，對(duì)于傳統(tǒng)的存儲(chǔ)器訪問(wèn)系統(tǒng)共同的是單個(gè)系統(tǒng)時(shí)鐘、含有 是讀還是寫(xiě)數(shù)據(jù)的信息的控制信號(hào)和指定在相應(yīng)的讀或?qū)懖僮髌陂g要 讀或?qū)懙拇_切地址的有效地址值。存儲(chǔ)器讀、寫(xiě)操作通常以與傳遞控 制和地址信息關(guān)聯(lián)的同樣的系統(tǒng)時(shí)鐘沿啟動(dòng)或以從這個(gè)系統(tǒng)時(shí)鐘沿得 出的定時(shí)啟動(dòng)。這阻止在系統(tǒng)時(shí)鐘前啟動(dòng)讀操作，因?yàn)楸匾男畔?dāng)時(shí)還不是都可得到的。然而，有些處理器(例如，ARM)使該信息在 啟動(dòng)系統(tǒng)時(shí)鐘沿到達(dá)前可得到。發(fā)明內(nèi)容因此本發(fā)明的一個(gè)目的是提供一種得到改善的去耦存儲(chǔ)器訪問(wèn) 系統(tǒng)和方法。本發(fā)明的另一個(gè)目的是提供可以利用較密的存儲(chǔ)器的這樣一種 存儲(chǔ)器訪問(wèn)系統(tǒng)和方法。本發(fā)明的又一個(gè)目的是提供可以利用較慢的存儲(chǔ)器的這樣一種 存儲(chǔ)器訪問(wèn)系統(tǒng)和方法。本發(fā)明的又一個(gè)目的是提供不需要將存儲(chǔ)器劃分成較小的塊的 這樣一種存儲(chǔ)器訪問(wèn)系統(tǒng)和方法。本發(fā)明的又一個(gè)目的是提供實(shí)際上幾乎不增大電路區(qū)域的這樣 一種存儲(chǔ)器訪問(wèn)系統(tǒng)和方法。本發(fā)明的又一個(gè)目的是提供可以?xún)?yōu)化性能的這樣一種存儲(chǔ)器訪 問(wèn)系統(tǒng)和方法，這是通過(guò)為讀和寫(xiě)操作提供獨(dú)立的去耦時(shí)間基準(zhǔn)以細(xì) 的。本發(fā)明的又 一 個(gè)目的是提供根據(jù)獨(dú)立的時(shí)間基準(zhǔn)讀操作可以在 寫(xiě)操作前開(kāi)始的這樣一種存儲(chǔ)器訪問(wèn)系統(tǒng)和方法。本發(fā)明的又一個(gè)目的是提供不需要在同樣的時(shí)間啟動(dòng)讀、寫(xiě)操作 的這樣一種存儲(chǔ)器訪問(wèn)系統(tǒng)和方法。本發(fā)明的又一個(gè)目的是提供增加讀訪問(wèn)的允許時(shí)間的這樣一種 存儲(chǔ)器訪問(wèn)系統(tǒng)和方法。本發(fā)明的又一個(gè)目的是提供通過(guò)使用去耦時(shí)間基準(zhǔn)使寫(xiě)操作相 對(duì)讀操作延遲的這樣一種存儲(chǔ)器訪問(wèn)系統(tǒng)和方法。器訪問(wèn)系統(tǒng)和方法提供獨(dú)立的去耦第一和第二時(shí)間基準(zhǔn)；響應(yīng)第一 時(shí)間基準(zhǔn)和讀啟動(dòng)信號(hào)產(chǎn)生訪問(wèn)存儲(chǔ)器的讀允許信號(hào)；以及響應(yīng)第二 時(shí)間基準(zhǔn)產(chǎn)生與讀允許信號(hào)獨(dú)立的寫(xiě)允許信號(hào)，以對(duì)存儲(chǔ)器陣列進(jìn)行 獨(dú)立的去耦讀寫(xiě)訪問(wèn)。本發(fā)明的特征表現(xiàn)為一種包括被配置成產(chǎn)生第一和第二獨(dú)立的 去耦時(shí)間基準(zhǔn)的存儲(chǔ)器訪問(wèn)控制電路的去耦存儲(chǔ)器訪問(wèn)系統(tǒng)。存儲(chǔ)器 訪問(wèn)控制電路包括響應(yīng)第一時(shí)間基準(zhǔn)和讀信號(hào)產(chǎn)生讀允許信號(hào)的讀 啟動(dòng)電路；以及響應(yīng)第二時(shí)間基準(zhǔn)和寫(xiě)信號(hào)產(chǎn)生與讀允許信號(hào)獨(dú)立的 用來(lái)對(duì)存儲(chǔ)器陣列進(jìn)行獨(dú)立的去耦寫(xiě)訪問(wèn)的寫(xiě)允許信號(hào)的寫(xiě)啟動(dòng)電 路。在一個(gè)實(shí)施例中，存儲(chǔ)器訪問(wèn)控制電路可以響應(yīng)控制信號(hào)和有效 地址值?？刂菩盘?hào)可以包括讀信號(hào)和寫(xiě)信號(hào)。有效地址值可以指定數(shù) 據(jù)的要從存儲(chǔ)器陣列讀出的位置和數(shù)據(jù)的要寫(xiě)入存儲(chǔ)器陣列的位置。 存儲(chǔ)器訪問(wèn)控制電路可以包括響應(yīng)控制信號(hào)、有效地址值和第一時(shí)間 基準(zhǔn)的檢測(cè)電路。檢測(cè)電路可以被配置成從控制信號(hào)中檢測(cè)讀信號(hào)和 寫(xiě)信號(hào)。檢測(cè)電路可以包括被配置成檢測(cè)和捕獲有效地址值的地址鎖 存電路。檢測(cè)電路可以包括被配置成檢測(cè)和捕獲控制信號(hào)中的至少一 個(gè)控制信號(hào)的控制鎖存電路。系統(tǒng)可以包括響應(yīng)讀允許信號(hào)、寫(xiě)允許 信號(hào)和有效地址值的核心電路。核心電路可以被配置成響應(yīng)寫(xiě)允許信 號(hào)獨(dú)立地將所提供的數(shù)據(jù)寫(xiě)入存儲(chǔ)器陣列和響應(yīng)讀允許信號(hào)獨(dú)立地從 存儲(chǔ)器陣列讀出所存儲(chǔ)的數(shù)據(jù)。核心電路可以包括獨(dú)立地將所提供的 數(shù)據(jù)寫(xiě)入存儲(chǔ)器陣列和獨(dú)立地從存儲(chǔ)器陣列讀出所存儲(chǔ)的數(shù)據(jù)的讀/ 寫(xiě)電路。讀/寫(xiě)電路可以包括被配置成存儲(chǔ)讀出數(shù)據(jù)的鎖存緩存器。讀 /寫(xiě)電路可以將存儲(chǔ)在鎖存緩存器內(nèi)的數(shù)據(jù)轉(zhuǎn)發(fā)給目標(biāo)寄存器。第一時(shí) 間基準(zhǔn)可以根據(jù)早時(shí)鐘信號(hào)產(chǎn)生。第二時(shí)間基準(zhǔn)可以根據(jù)系統(tǒng)時(shí)鐘信 號(hào)產(chǎn)生。早時(shí)鐘信號(hào)的過(guò)渡段可以使讀啟動(dòng)電路能產(chǎn)生讀允許信號(hào)。 早時(shí)鐘信號(hào)的第一上升沿可以使讀啟動(dòng)電路能產(chǎn)生讀允許信號(hào)。系統(tǒng) 時(shí)鐘信號(hào)的過(guò)渡段可以使寫(xiě)啟動(dòng)電路產(chǎn)生寫(xiě)允許信號(hào)。系統(tǒng)時(shí)鐘的第 一上升沿可以使寫(xiě)啟動(dòng)電路產(chǎn)生寫(xiě)允許信號(hào)。第一時(shí)間基準(zhǔn)和第二時(shí) 間基準(zhǔn)可以根據(jù)系統(tǒng)時(shí)鐘信號(hào)產(chǎn)生。系統(tǒng)時(shí)鐘信號(hào)的第 一過(guò)渡段可以 使讀啟動(dòng)電路能產(chǎn)生讀允許信號(hào)。系統(tǒng)時(shí)鐘的第一下降沿可以使讀啟 動(dòng)電路能產(chǎn)生讀允許信號(hào)。系統(tǒng)時(shí)鐘信號(hào)的第二過(guò)渡段可以使讀啟動(dòng) 電路能產(chǎn)生讀允許信號(hào)。系統(tǒng)時(shí)鐘的第一上升沿可以使讀啟動(dòng)電路產(chǎn) 生讀允許信號(hào)。第一時(shí)間基準(zhǔn)可以根據(jù)早時(shí)鐘信號(hào)產(chǎn)生，而第二時(shí)間 基準(zhǔn)可以由響應(yīng)早時(shí)鐘信號(hào)的寫(xiě)延遲電路產(chǎn)生。寫(xiě)延遲電路可以被配置成將早時(shí)鐘信號(hào)延遲一段預(yù)定時(shí)間，以使寫(xiě)啟動(dòng)電路產(chǎn)生寫(xiě)允許信 號(hào)延遲預(yù)定時(shí)間。第 一 時(shí)間基準(zhǔn)可以由響應(yīng)系統(tǒng)時(shí)鐘信號(hào)的讀延遲電 路產(chǎn)生。讀延遲電路可以被配置成將系統(tǒng)時(shí)鐘信號(hào)延遲一段預(yù)定時(shí)間， 以使讀啟動(dòng)電路產(chǎn)生讀允許信號(hào)延遲預(yù)定時(shí)間。第二時(shí)間基準(zhǔn)可以由 接到系統(tǒng)時(shí)鐘上的寫(xiě)延遲電路產(chǎn)生。寫(xiě)延遲電路可以被配置成將系統(tǒng) 時(shí)鐘信號(hào)延遲一段預(yù)定時(shí)間，以使寫(xiě)啟動(dòng)電路產(chǎn)生寫(xiě)允許信號(hào)延遲。 寫(xiě)啟動(dòng)電路可以包括在接收到寫(xiě)信號(hào)和第二時(shí)間基準(zhǔn)時(shí)將寫(xiě)啟動(dòng)電路 產(chǎn)生的寫(xiě)允許信號(hào)傳送給核心電路的選通電路。讀啟動(dòng)電路可以包括 在接收到讀信號(hào)和第一時(shí)間基準(zhǔn)時(shí)將讀啟動(dòng)電路產(chǎn)生的讀允許信號(hào)傳 送給核心電路的選通電路。本發(fā)明的特征還表現(xiàn)為一種響應(yīng)具有預(yù)定時(shí)鐘周期的時(shí)鐘信號(hào)、 用來(lái)確定比時(shí)鐘周期長(zhǎng)的擴(kuò)展存儲(chǔ)器訪問(wèn)時(shí)間的存儲(chǔ)器訪問(wèn)控制電路。這種存儲(chǔ)器訪問(wèn)控制電路包括響應(yīng)存儲(chǔ)器訪問(wèn)控制電路、在存
儲(chǔ)器訪問(wèn)時(shí)間內(nèi)但在限定存儲(chǔ)器訪問(wèn)的時(shí)鐘周期前開(kāi)始存儲(chǔ)器讀允許信號(hào)的讀啟動(dòng)電路；以及響應(yīng)存儲(chǔ)器訪問(wèn)控制電路、在存儲(chǔ)器訪問(wèn)時(shí) 間內(nèi)讀允許信號(hào)后開(kāi)始存儲(chǔ)器寫(xiě)允許信號(hào)的寫(xiě)啟動(dòng)電路。本發(fā)明的特征還表現(xiàn)為一種包括下列步驟的去耦讀、寫(xiě)存儲(chǔ)器訪 問(wèn)方法提供第一和第二時(shí)間基準(zhǔn)信號(hào)；響應(yīng)第一時(shí)間基準(zhǔn)和讀信號(hào) 產(chǎn)生用來(lái)訪問(wèn)存儲(chǔ)器陣列的讀允許信號(hào)；以及響應(yīng)第二時(shí)間基準(zhǔn)和寫(xiě) 信號(hào)產(chǎn)生與讀允許信號(hào)獨(dú)立的寫(xiě)允許信號(hào)，以對(duì)存儲(chǔ)器陣列進(jìn)行獨(dú)立 的去耦寫(xiě)訪問(wèn)。


熟悉該技術(shù)的人員從以下對(duì)優(yōu)選實(shí)施例的說(shuō)明和附圖中可以看 到本發(fā)明的其他目的、特征和優(yōu)點(diǎn)，在這些附圖中 圖1為現(xiàn)有的存儲(chǔ)器訪問(wèn)系統(tǒng)的時(shí)序圖；圖2為示出本發(fā)明的去耦存儲(chǔ)器訪問(wèn)系統(tǒng)的 一個(gè)實(shí)施例的主要組 件的示意框圖；圖3為圖2中所示的核心電路的更詳細(xì)示意框圖；圖4為圖2中所示的存儲(chǔ)器訪問(wèn)控制電路的更詳細(xì)示意框圖；圖5為圖2中所示的去耦存儲(chǔ)器訪問(wèn)系統(tǒng)的時(shí)序圖；圖6為本發(fā)明的去耦存儲(chǔ)器訪問(wèn)系統(tǒng)的另一個(gè)實(shí)施例的示意框圖；圖7為圖6所示的去耦存儲(chǔ)器訪問(wèn)系統(tǒng)的時(shí)序圖；圖8為本發(fā)明的去耦存儲(chǔ)器訪問(wèn)系統(tǒng)的又一個(gè)實(shí)例的示意框圖；圖9為圖8所示的去耦存儲(chǔ)器訪問(wèn)系統(tǒng)的時(shí)序圖；圖10為本發(fā)明的去耦存儲(chǔ)器訪問(wèn)系統(tǒng)的又另一個(gè)實(shí)例的示意框圖；圖11為圖IO所示的去耦存儲(chǔ)器訪問(wèn)系統(tǒng)的時(shí)序圖；以及 圖12為示出本發(fā)明的去耦讀、寫(xiě)訪問(wèn)方法的主要步驟的框圖。
具體實(shí)施例方式
除了以下所公開(kāi)的優(yōu)選實(shí)施例以外，本發(fā)明還有其他一些實(shí)施 例，而且可以以多種方式實(shí)施或?qū)崿F(xiàn)。因此，可以理解，本發(fā)明的應(yīng) 用并不局限于在下面的說(shuō)明中所提出的或在附圖中所例示的組件的結(jié) 構(gòu)和配置的具體情況。如在背景技術(shù)部分中所討論的那樣，現(xiàn)有技術(shù)的存儲(chǔ)器訪問(wèn)系統(tǒng) 依賴(lài)于讀、寫(xiě)操作通過(guò)使用單個(gè)系統(tǒng)時(shí)鐘的同樣的過(guò)渡段在相對(duì)相同 的時(shí)間啟動(dòng)。例如，圖1示出了典型的現(xiàn)有技術(shù)的存儲(chǔ)器訪問(wèn)系統(tǒng)的時(shí)序圖，其中在34所示的有效地址值和控制信息可用后，系統(tǒng)時(shí)鐘信 號(hào)12的第一上升沿10允許16所示的啟動(dòng)讀、寫(xiě)信號(hào)。箭頭20所示 的讀訪問(wèn)時(shí)間為從16所示的讀信號(hào)啟動(dòng)到18所示的由讀地址所指向 的數(shù)據(jù)值完全傳出存儲(chǔ)器的時(shí)間。寫(xiě)操作在也是16所示的寫(xiě)信號(hào)產(chǎn)生 和上升沿23所示的寫(xiě)允許信號(hào)22產(chǎn)生(在26所示的有效提供的數(shù)據(jù) 可用后)后開(kāi)始，而在寫(xiě)允許信號(hào)22的下降沿24之前完成。此外， 雖然有效地址和控制信息可用，如34所示，但該信息直到半個(gè)周期多 之后例如系統(tǒng)時(shí)鐘信號(hào)12的上升沿10才被使用。這種現(xiàn)有技術(shù)的存儲(chǔ)器訪問(wèn)系統(tǒng)的存儲(chǔ)周期被限制為箭頭32所 示的系統(tǒng)時(shí)鐘信號(hào)12的單個(gè)周期。因此，讀、寫(xiě)操作都必須在系統(tǒng)時(shí) 鐘信號(hào)12的下一個(gè)上升沿35前完成。將讀操作和寫(xiě)操作的相對(duì)啟動(dòng) 時(shí)間與單個(gè)系統(tǒng)時(shí)鐘信號(hào)12的單個(gè)過(guò)渡段耦合限制了存儲(chǔ)周期的最 大長(zhǎng)度，并防止讀操作在寫(xiě)操作前開(kāi)始。相反，如圖2所示的本發(fā)明的去耦存儲(chǔ)器訪問(wèn)系統(tǒng)50包括存儲(chǔ) 器訪問(wèn)控制電路52，它被配置成接收第一和第二獨(dú)立的去耦時(shí)間基 準(zhǔn)，諸如在線(xiàn)58上的早時(shí)鐘信號(hào)56和在線(xiàn)60上的系統(tǒng)時(shí)鐘信號(hào)62。 在這種i殳計(jì)中，讀啟動(dòng)電路54響應(yīng)例如早時(shí)鐘信號(hào)56的第一時(shí)間基 準(zhǔn)和從在線(xiàn)74上的控制信號(hào)得出的讀信號(hào)，并被配置成在線(xiàn)66上產(chǎn) 生讀允許信號(hào)64。寫(xiě)啟動(dòng)電路58響應(yīng)在線(xiàn)60上的系統(tǒng)時(shí)鐘信號(hào)62 和同樣從在線(xiàn)74上的控制信號(hào)得出的寫(xiě)信號(hào)，并被配置成在線(xiàn)70上 產(chǎn)生寫(xiě)允許信號(hào)69，以提供對(duì)存儲(chǔ)器陣列68的獨(dú)立的去耦寫(xiě)訪問(wèn)。通過(guò)為寫(xiě)操作和讀操作使用分開(kāi)的獨(dú)立時(shí)間基準(zhǔn)，例如早時(shí)鐘信 號(hào)56和系統(tǒng)時(shí)鐘信號(hào)60，寫(xiě)操作與讀操作完全獨(dú)立并相互去耦，從 而提供了使讀操作可以很好地在寫(xiě)操作前啟動(dòng)的能力，因此增加供讀 訪問(wèn)用的時(shí)間。由于增加了供讀訪問(wèn)用的時(shí)間，系統(tǒng)50就能利用較密 的存儲(chǔ)器、較慢的存儲(chǔ)器，或者等效地，可以不需要將存儲(chǔ)器劃分成 一些較小的塊。存儲(chǔ)器訪問(wèn)控制電路52接收在線(xiàn)74上的控制信號(hào)，控制信號(hào)包 括用來(lái)使讀啟動(dòng)電路54能響應(yīng)早時(shí)鐘信號(hào)56產(chǎn)生讀允許信號(hào)64的讀 信號(hào)和用來(lái)使寫(xiě)啟動(dòng)電路58能響應(yīng)系統(tǒng)時(shí)鐘信號(hào)62產(chǎn)生寫(xiě)允許信號(hào) 69的寫(xiě)信號(hào)。存儲(chǔ)器訪問(wèn)控制電路52還接收在線(xiàn)76上的指定要從存 儲(chǔ)器陣列68讀出的確切地址和要寫(xiě)入存儲(chǔ)器陣列68的確切地址的有 效地址值。核心電路80響應(yīng)在線(xiàn)66上的讀允許信號(hào)64、在線(xiàn)70上的寫(xiě)允 許信號(hào)69和在線(xiàn)78上的有效地址值，并被配置成響應(yīng)寫(xiě)允許信號(hào)69 獨(dú)立地將在線(xiàn)82上所提供的數(shù)據(jù)寫(xiě)入存儲(chǔ)器陣列68和響應(yīng)讀允許信 號(hào)64獨(dú)立地從存儲(chǔ)器陣列68讀出所存儲(chǔ)的數(shù)據(jù)。核心電路80包括圖 3更詳細(xì)示出的被配置成獨(dú)立地在線(xiàn)88上將在線(xiàn)82上所提供的數(shù)據(jù) 寫(xiě)入存儲(chǔ)器陣列68和獨(dú)立地在線(xiàn)90上從存儲(chǔ)器陣列68讀出所存儲(chǔ)的 數(shù)據(jù)的讀/寫(xiě)電路86。在一個(gè)設(shè)計(jì)中，讀/寫(xiě)電路86可以包括被配置成 捕獲在線(xiàn)90上的從存儲(chǔ)器陣列68讀出的數(shù)據(jù)的鎖存緩存器92。鎖存 緩存器92保存該數(shù)據(jù)，并在98所示的與行程時(shí)間線(xiàn)延遲關(guān)聯(lián)的傳播 延遲時(shí)間后在線(xiàn)96上將數(shù)據(jù)轉(zhuǎn)發(fā)給目標(biāo)寄存器94，將值設(shè)置在目標(biāo) 寄存器90內(nèi)。核心電路80還包括對(duì)在線(xiàn)76上的有效地址值和索引解 碼成存儲(chǔ)器陣列68內(nèi)的適當(dāng)位置的地址解碼器電路98。圖4示出了存儲(chǔ)器訪問(wèn)控制電路52，其中相同的部分標(biāo)了相同的 標(biāo)號(hào)。存儲(chǔ)器訪問(wèn)控制電路52包括響應(yīng)在線(xiàn)74上的控制信號(hào)、在線(xiàn) 76上的有效地址值和在線(xiàn)58上的早時(shí)鐘信號(hào)56的檢測(cè)電路100。檢 測(cè)電路IOO包括被配置成檢測(cè)和捕獲在線(xiàn)76上的有效地址值和將所捕 獲的有效地址值在線(xiàn)78上輸出給上面所討論的解碼器98的地址鎖存 電路IIO?？刂奇i存電路112檢測(cè)和捕獲在線(xiàn)74上的控制信號(hào)，并在
線(xiàn)120上將讀信號(hào)傳送給讀啟動(dòng)電路54和在線(xiàn)122上將寫(xiě)信號(hào)傳送給 寫(xiě)啟動(dòng)電路58。寫(xiě)啟動(dòng)電路58通常包括被配置成在線(xiàn)122上存在寫(xiě) 信號(hào)和在線(xiàn)60上存在系統(tǒng)時(shí)鐘信號(hào)62時(shí)在線(xiàn)70上將寫(xiě)允許信號(hào)69(由寫(xiě)啟動(dòng)電路58產(chǎn)生)傳送給核心電路80的選通邏輯130 (例如 為一個(gè)AND (與)門(mén))。類(lèi)似地，讀啟動(dòng)電路54包括被配置成在線(xiàn) 120上存在讀信號(hào)和在線(xiàn)58上存在早時(shí)鐘信號(hào)56時(shí)在線(xiàn)66上將讀允 許信號(hào)64(由讀啟動(dòng)電路54產(chǎn)生)傳送給核心電路80的選通邏輯132(例如為一個(gè)AND門(mén))。圖5示出了圖2的去耦存儲(chǔ)器訪問(wèn)系統(tǒng)的操作的示例時(shí)序圖。在 這個(gè)例子中，圖5中的早時(shí)鐘信號(hào)56的過(guò)渡段，諸如第一上升沿200， 允許讀啟動(dòng)電路54產(chǎn)生讀允許信號(hào)64，如上升沿204所示。系統(tǒng)時(shí) 鐘信號(hào)62的過(guò)渡段，諸如第一上升沿212，允許寫(xiě)啟動(dòng)電路58產(chǎn)生 寫(xiě)允許信號(hào)69，如上升沿216所示。系統(tǒng)時(shí)鐘信號(hào)62的第一上升沿 212定時(shí)成使得它在214所示的所提供的數(shù)據(jù)213成為有效后開(kāi)始。 早時(shí)鐘56的第一上升沿200也定時(shí)成如218所示的有效地址和控制信 息一可用它就開(kāi)始。由于用分開(kāi)的獨(dú)立第一和第二時(shí)間基準(zhǔn)，例如早時(shí)鐘信號(hào)56和 系統(tǒng)時(shí)鐘信號(hào)62，來(lái)啟動(dòng)產(chǎn)生讀允許信號(hào)64和寫(xiě)允許信號(hào)69 (在讀 和寫(xiě)信號(hào)配合下)，讀操作與寫(xiě)操作是去耦和獨(dú)立的，從而允許讀操 作和寫(xiě)操作獨(dú)立地開(kāi)始。結(jié)果是增加了讀訪問(wèn)時(shí)間，如箭頭220所示。 讀操作在早時(shí)鐘56的上升沿200處開(kāi)始，而在230所示的所讀出的數(shù) 據(jù)完全傳播出存儲(chǔ)器時(shí)完成。如箭頭220所示，增加了的讀訪問(wèn)時(shí)間 超過(guò)215所示的系統(tǒng)時(shí)鐘周期延伸到早時(shí)鐘信號(hào)56的第一上升沿 200，因此提供了比系統(tǒng)時(shí)鐘周期長(zhǎng)的擴(kuò)展存儲(chǔ)器訪問(wèn)時(shí)間(如箭頭 220所示)。由于增加了讀訪問(wèn)時(shí)間，因此就能使用較密的存儲(chǔ)器、 較慢的存儲(chǔ)器，并且不需要將存儲(chǔ)器劃分成一些較小的塊。此外，如 上升沿204所示，讀允許信號(hào)64的啟動(dòng)在218所示的地址和控制信息 可用后不久就開(kāi)始，而不是在上面所說(shuō)明的現(xiàn)有技術(shù)存儲(chǔ)器訪問(wèn)系統(tǒng) 中所看到的那樣要等到半個(gè)多周期以后。由于早的讀啟動(dòng)可以隱藏傳
播延遲，因此系統(tǒng)50提供了較長(zhǎng)的訪問(wèn)時(shí)間。雖然在以上設(shè)計(jì)中，早時(shí)鐘信號(hào)56用來(lái)產(chǎn)生使讀啟動(dòng)電路54能 產(chǎn)生讀允許信號(hào)64的第一獨(dú)立時(shí)間基準(zhǔn)，而系統(tǒng)時(shí)鐘信號(hào)62用來(lái)產(chǎn) 生使寫(xiě)啟動(dòng)電路58能產(chǎn)生寫(xiě)允許信號(hào)69的第二獨(dú)立時(shí)間基準(zhǔn)，但這 并不是對(duì)本發(fā)明的必要限制，因?yàn)樵鐣r(shí)鐘信號(hào)56、系統(tǒng)時(shí)鐘信號(hào)62 或它們的任何組合的任何過(guò)渡段都可以用來(lái)產(chǎn)生第 一和第二獨(dú)立時(shí)間 基準(zhǔn)。例如，在同樣的部分標(biāo)了同樣的標(biāo)號(hào)的圖6所示的去耦存儲(chǔ)器訪 問(wèn)系統(tǒng)50'中，用系統(tǒng)時(shí)鐘信號(hào)62的不同過(guò)渡段產(chǎn)生第 一和第二獨(dú)立 的去耦時(shí)間基準(zhǔn)，以提供獨(dú)立的對(duì)存儲(chǔ)器陣列68的去耦讀、寫(xiě)訪問(wèn)。 在這個(gè)例子中，在線(xiàn)58上的系統(tǒng)時(shí)鐘信號(hào)62的一個(gè)過(guò)渡段用來(lái)使讀 啟動(dòng)電路54能產(chǎn)生讀允許信號(hào)64,而在線(xiàn)60上的系統(tǒng)時(shí)鐘信號(hào)62 的另一個(gè)過(guò)渡段用來(lái)使寫(xiě)啟動(dòng)電路58能產(chǎn)生寫(xiě)允許信號(hào)69。圖7示出了圖6的去耦存儲(chǔ)器訪問(wèn)系統(tǒng)50，的操作的時(shí)序圖。在 這個(gè)例子中，圖7中的系統(tǒng)時(shí)鐘信號(hào)62的一個(gè)過(guò)渡段，諸如第一下降 沿250，用來(lái)使讀啟動(dòng)電路54能產(chǎn)生上升沿204所示的讀允許信號(hào)64。 系統(tǒng)時(shí)鐘信號(hào)62的另一個(gè)過(guò)渡段，諸如第一上升沿252，用來(lái)使寫(xiě)啟 動(dòng)電路58能產(chǎn)生216所示的寫(xiě)允許信號(hào)69。理想的是，系統(tǒng)時(shí)鐘信 號(hào)62的第一下降沿250被延遲成使得在讀、寫(xiě)操作啟動(dòng)前218所示的 有效地址值和控制信息可用。系統(tǒng)時(shí)鐘信號(hào)62的第一上升沿252也定 時(shí)成使得它在214所示的所提供的數(shù)據(jù)213成為有效后而在使寫(xiě)啟動(dòng) 電路58能產(chǎn)生216所示的寫(xiě)允許信號(hào)69前開(kāi)始。在同樣的部分標(biāo)了同樣的標(biāo)號(hào)的圖8所示的去耦存儲(chǔ)器訪問(wèn)系統(tǒng) 50"中，用在線(xiàn)58上的早時(shí)鐘信號(hào)56的一個(gè)過(guò)渡段使讀啟動(dòng)電路54 在線(xiàn)74上的控制信息包括讀信號(hào)時(shí)能在線(xiàn)66上產(chǎn)生讀允許信號(hào)64。 系統(tǒng)50"還包括響應(yīng)在線(xiàn)302上的早時(shí)鐘信號(hào)56的寫(xiě)延遲電路300， 它被配置成將在線(xiàn)60上的早時(shí)鐘信號(hào)56延遲一段例如為2ns的預(yù)定 時(shí)間和和在線(xiàn)60上提供經(jīng)延遲的早時(shí)鐘信號(hào)57，以使寫(xiě)啟動(dòng)電路58 在線(xiàn)70上產(chǎn)生寫(xiě)允許信號(hào)69延遲這段預(yù)定時(shí)間。在這個(gè)設(shè)計(jì)中，獨(dú)
立的去耦讀操作依賴(lài)于早時(shí)鐘信號(hào)56的一個(gè)過(guò)渡段，而獨(dú)立的寫(xiě)操作 依賴(lài)于經(jīng)延遲的早時(shí)鐘信號(hào)57的過(guò)渡段，如下面更詳細(xì)說(shuō)明的那樣。圖9示出了圖8的去耦存儲(chǔ)器訪問(wèn)系統(tǒng)50"的操作的時(shí)序圖，圖 中同樣的部分標(biāo)了同樣的標(biāo)號(hào)。在這個(gè)例子中，早時(shí)鐘信號(hào)56的一個(gè) 過(guò)渡段，諸如第一上升沿200，用來(lái)使讀啟動(dòng)電路54能產(chǎn)生如上升沿 204所示的讀允許信號(hào)64。經(jīng)延遲的早時(shí)鐘信號(hào)57的一個(gè)過(guò)渡段，諸 如第一上升沿306，使寫(xiě)啟動(dòng)電路58能產(chǎn)生216所示的寫(xiě)允許信號(hào)69。 在這個(gè)例子中，第一和第二獨(dú)立的去耦時(shí)間基準(zhǔn)根據(jù)早時(shí)鐘信號(hào)56 和經(jīng)延遲的早時(shí)鐘信號(hào)產(chǎn)生。同樣的部分標(biāo)了同樣的標(biāo)號(hào)的圖10所示的去耦存儲(chǔ)器訪問(wèn)系統(tǒng) 50'"包括響應(yīng)在線(xiàn)60上的系統(tǒng)時(shí)鐘信號(hào)62的讀延遲電路400，它被 配置成將系統(tǒng)時(shí)鐘信號(hào)60延遲一段例如0.5ns的預(yù)定時(shí)間和在線(xiàn)406 上輸出經(jīng)延遲的系統(tǒng)時(shí)鐘信號(hào)63，以使讀啟動(dòng)電路54產(chǎn)生讀允許信 號(hào)64延遲這段預(yù)定時(shí)間。寫(xiě)延遲電路420響應(yīng)在線(xiàn)406上的系統(tǒng)時(shí)鐘 信號(hào)62，并被配置成將系統(tǒng)時(shí)鐘信號(hào)62延遲一段例如為2.5ns的預(yù)定 時(shí)間和在線(xiàn)424上輸出經(jīng)延遲的系統(tǒng)時(shí)鐘信號(hào)65，以使寫(xiě)啟動(dòng)電路58 在線(xiàn)70上產(chǎn)生寫(xiě)允許信號(hào)69延遲這段預(yù)定時(shí)間。在這個(gè)例子中，由 于使用兩個(gè)分別延遲的系統(tǒng)時(shí)鐘信號(hào)62的過(guò)渡段，讀和寫(xiě)操作相互有 效去耦和獨(dú)立。圖ll示出了圖10的去耦存儲(chǔ)器訪問(wèn)系統(tǒng)50'"的操作的時(shí)序圖， 圖中同樣的部分標(biāo)了同樣的標(biāo)號(hào)。在這個(gè)例子中，圖11中409所示的 經(jīng)延遲的系統(tǒng)時(shí)鐘信號(hào)63的一個(gè)過(guò)渡段，諸如第一下降沿430，用來(lái) 使讀啟動(dòng)電路54能產(chǎn)生上升沿204所示的讀允許信號(hào)64。 411所示的 第二經(jīng)延遲的系統(tǒng)時(shí)鐘信號(hào)65的一個(gè)過(guò)渡段，諸如第一下降沿432， 用來(lái)使寫(xiě)啟動(dòng)電路58能產(chǎn)生216所示的寫(xiě)允許信號(hào)69。雖然如圖5、 7、 9和11所示，用系統(tǒng)時(shí)鐘信號(hào)62、早時(shí)鐘信號(hào) 56、經(jīng)延遲的系統(tǒng)時(shí)鐘信號(hào)62和經(jīng)延遲的早時(shí)鐘信號(hào)56的各種過(guò)渡 段來(lái)產(chǎn)生使讀啟動(dòng)電路54能產(chǎn)生讀允許信號(hào)64和使寫(xiě)啟動(dòng)電路58 能產(chǎn)生寫(xiě)允許信號(hào)69的第 一和第二時(shí)間基準(zhǔn)，但這并不是對(duì)本發(fā)明的
必要限制，因?yàn)榭梢杂孟到y(tǒng)時(shí)鐘信號(hào)62、早時(shí)鐘信號(hào)56、經(jīng)延遲的系 統(tǒng)時(shí)鐘信號(hào)62和經(jīng)延遲的早時(shí)鐘信號(hào)56的過(guò)渡段的任何組合來(lái)產(chǎn)生 用來(lái)對(duì)存儲(chǔ)器陣列68進(jìn)行獨(dú)立的去耦讀、寫(xiě)訪問(wèn)的第 一和第二時(shí)間基 準(zhǔn)，以有效地增加去耦存儲(chǔ)器訪問(wèn)系統(tǒng)50的讀訪問(wèn)時(shí)間，如果地址、 控制和數(shù)據(jù)建立允許這樣的話(huà)。圖12所示的本發(fā)明的去耦讀、寫(xiě)訪問(wèn)方法500包括提供第一 和第二時(shí)間基準(zhǔn)的步驟502;響應(yīng)第一時(shí)間基準(zhǔn)和讀信號(hào)產(chǎn)生訪問(wèn)存 儲(chǔ)器陣列的讀允許信號(hào)的步驟504;以及響應(yīng)第二時(shí)間基準(zhǔn)和寫(xiě)信號(hào) 產(chǎn)生與讀允許信號(hào)獨(dú)立的寫(xiě)允許信號(hào)以對(duì)存儲(chǔ)器陣列進(jìn)行獨(dú)立的去耦 寫(xiě)訪問(wèn)的步驟506。雖然在有些附圖中示出而在其他一些附圖中沒(méi)有示出本發(fā)明的 一些特定特征，但這只是為了方便起見(jiàn)，因?yàn)槊總€(gè)特征按照本發(fā)明都可以與任何或所有其他特征相結(jié)合。應(yīng)寬泛和全面地理解在這里所j吏 用的詞"包含，，、"包括"、"具有"和"有"，而不應(yīng)將它們局限于任何 物理互聯(lián)。此外，在本申請(qǐng)中所公開(kāi)的任何實(shí)施例不應(yīng)視為僅有的可 行實(shí)施例。在以下權(quán)利要求書(shū)所給出的范圍之內(nèi)的其他一些實(shí)施方式對(duì)于 熟悉該技術(shù)的人員來(lái)說(shuō)是可以想到的。
權(quán)利要求
1. 一種去耦存儲(chǔ)器訪問(wèn)系統(tǒng)，包括被配置成產(chǎn)生第一和第二獨(dú) 立的去耦時(shí)間基準(zhǔn)的存儲(chǔ)器訪問(wèn)控制電路，所述存儲(chǔ)器訪問(wèn)控制電路包括響應(yīng)所述第一時(shí)間基準(zhǔn)和讀信號(hào)以產(chǎn)生讀允許信號(hào)的讀啟動(dòng)電 路；以及響應(yīng)所述第二時(shí)間基準(zhǔn)和寫(xiě)信號(hào)以產(chǎn)生與所述讀允許信號(hào)獨(dú)立 的用來(lái)對(duì)存儲(chǔ)器陣列進(jìn)行獨(dú)立的去耦寫(xiě)訪問(wèn)的寫(xiě)允許信號(hào)的寫(xiě)啟動(dòng)電 路。
2. 權(quán)利要求1的系統(tǒng)，其中所迷存儲(chǔ)器訪問(wèn)控制電路響應(yīng)控制 信號(hào)和有效地址值。
3. 權(quán)利要求2的系統(tǒng)，其中所迷控制信號(hào)包括所述讀信號(hào)和所 述寫(xiě)信號(hào)。
4. 權(quán)利要求2的系統(tǒng)，其中所迷有效地址值指定要從所述存儲(chǔ) 器陣列讀出的數(shù)據(jù)的位置和要寫(xiě)入所迷存儲(chǔ)器陣列的數(shù)據(jù)的位置。
5. 權(quán)利要求4的系統(tǒng)，其中所迷存儲(chǔ)器訪問(wèn)控制電路還包括響 應(yīng)所述控制信號(hào)、所述有效地址值和所述第一時(shí)間基準(zhǔn)的檢測(cè)電路， 所述檢測(cè)電路被配置成從所述控制信號(hào)中檢測(cè)所述讀信號(hào)和所述寫(xiě)信號(hào)。
6. 權(quán)利要求5的系統(tǒng)，其中所迷檢測(cè)電路包括被配置成檢測(cè)和 捕獲所述有效地址值的地址鎖存電路。
7. 權(quán)利要求5的系統(tǒng)，其中所述檢測(cè)電路包括被配置成檢測(cè)和 捕獲所述控制信號(hào)中的至少一個(gè)控制信號(hào)的控制鎖存電路。
8. 權(quán)利要求2的系統(tǒng)，還包括響應(yīng)所述讀允許信號(hào)、所述寫(xiě)允 許信號(hào)和所述有效地址值的核心電路，所述核心電路4皮配置成響應(yīng)所 述寫(xiě)允許信號(hào)獨(dú)立地將所提供的數(shù)據(jù)寫(xiě)入所述存儲(chǔ)器陣列和響應(yīng)所述 讀允許信號(hào)獨(dú)立地從所述存儲(chǔ)器陣列讀出所存儲(chǔ)的數(shù)據(jù)。
9. 權(quán)利要求8的系統(tǒng)，其中所述核心電路還包括用來(lái)獨(dú)立地將 所述所提供的數(shù)據(jù)寫(xiě)入所述存儲(chǔ)器陣列和獨(dú)立地從所述存儲(chǔ)器陣列讀 出所述所存儲(chǔ)的數(shù)據(jù)的讀/寫(xiě)電路。
10. 權(quán)利要求9的系統(tǒng)，其中所述讀/寫(xiě)電路還包括被配置成存儲(chǔ) 所述讀出數(shù)據(jù)的鎖存緩存器。
11. 權(quán)利要求9的系統(tǒng)，其中所述讀/寫(xiě)電路將存儲(chǔ)在所述鎖存緩 存器內(nèi)的數(shù)據(jù)轉(zhuǎn)發(fā)給目標(biāo)寄存器。
12. 權(quán)利要求l的系統(tǒng)，其中所述第一時(shí)間基準(zhǔn)是根據(jù)早時(shí)鐘信 號(hào)產(chǎn)生的。
13. 權(quán)利要求l的系統(tǒng)，其中所述第二時(shí)間基準(zhǔn)是根據(jù)系統(tǒng)時(shí)鐘 信號(hào)產(chǎn)生的。
14. 權(quán)利要求12的系統(tǒng)，其中所述早時(shí)鐘信號(hào)的一個(gè)過(guò)渡段使 所述讀啟動(dòng)電路能產(chǎn)生所述讀允許信號(hào)。
15. 權(quán)利要求14的系統(tǒng)，其中所述早時(shí)鐘信號(hào)的第一上升沿使 所述讀啟動(dòng)電路能產(chǎn)生所述讀允許信號(hào)。
16. 權(quán)利要求13的系統(tǒng)，其中所述系統(tǒng)時(shí)鐘信號(hào)的一個(gè)過(guò)渡段 使所述寫(xiě)啟動(dòng)電路能產(chǎn)生所述寫(xiě)允許信號(hào)。
17. 權(quán)利要求16的系統(tǒng)，其中所述系統(tǒng)時(shí)鐘的第一上升沿使所 述寫(xiě)啟動(dòng)電路能產(chǎn)生所述寫(xiě)允許信號(hào)。
18. 權(quán)利要求l的系統(tǒng)，其中所述第一時(shí)間基準(zhǔn)和所述第二時(shí)間 基準(zhǔn)是根據(jù)系統(tǒng)時(shí)鐘信號(hào)產(chǎn)生的。
19. 權(quán)利要求l的系統(tǒng)，其中所述系統(tǒng)時(shí)鐘信號(hào)的第一過(guò)渡段使 所述讀啟動(dòng)電路能產(chǎn)生所述讀允許信號(hào)。
20. 權(quán)利要求19的系統(tǒng)，其中所述系統(tǒng)時(shí)鐘的第一下降沿使所 述讀啟動(dòng)電路能產(chǎn)生所述讀允許信號(hào)。
21. 權(quán)利要求19的系統(tǒng)，其中所述系統(tǒng)時(shí)鐘信號(hào)的第二過(guò)渡段 使所述讀啟動(dòng)電路能產(chǎn)生所述讀允許信號(hào)。
22. 權(quán)利要求21的系統(tǒng)，其中所述系統(tǒng)時(shí)鐘的第一上升沿使所 述讀啟動(dòng)電路能產(chǎn)生所述讀允許信號(hào)。
23. 權(quán)利要求l的系統(tǒng)，其中所述第一時(shí)間基準(zhǔn)是根據(jù)早時(shí)鐘信 號(hào)產(chǎn)生的，而所述第二時(shí)間基準(zhǔn)由響應(yīng)所述早時(shí)鐘信號(hào)的寫(xiě)延遲電路 產(chǎn)生，所述寫(xiě)延遲電路被配置成將所述早時(shí)鐘信號(hào)延遲一段預(yù)定時(shí)間， 以使寫(xiě)啟動(dòng)電路產(chǎn)生所述寫(xiě)允許信號(hào)延遲所述預(yù)定時(shí)間。
24. 權(quán)利要求l的系統(tǒng)，其中所述第一時(shí)間基準(zhǔn)由響應(yīng)所述系統(tǒng) 時(shí)鐘信號(hào)的讀延遲電路產(chǎn)生，所述讀延遲電路被配置成將所述系統(tǒng)時(shí) 鐘信號(hào)延遲一段預(yù)定時(shí)間，以使所述讀啟動(dòng)電路產(chǎn)生所述讀允許信號(hào) 延遲一段預(yù)定時(shí)間。
25. 權(quán)利要求24的系統(tǒng)，其中所述第二時(shí)間基準(zhǔn)由接到系統(tǒng)時(shí) 鐘上的寫(xiě)延遲電路產(chǎn)生，所述寫(xiě)延遲電路被配置成使所述系統(tǒng)時(shí)鐘信 號(hào)延遲一段預(yù)定時(shí)間，以使所述寫(xiě)啟動(dòng)電路產(chǎn)生所述寫(xiě)允許信號(hào)延遲 所述預(yù)定時(shí)間。
26. 權(quán)利要求8的系統(tǒng)，其中所述寫(xiě)啟動(dòng)電路包括被配置成在接 收到所述寫(xiě)信號(hào)和所述第二時(shí)間基準(zhǔn)時(shí)將所述寫(xiě)啟動(dòng)電路產(chǎn)生的所述 寫(xiě)允許信號(hào)傳送給所述核心電路的選通電路。
27. 權(quán)利要求8的系統(tǒng)，其中所述讀啟動(dòng)電路包括被配置成在接 收到所述讀信號(hào)和所述第一時(shí)間基準(zhǔn)時(shí)將所述讀啟動(dòng)電路產(chǎn)生的所述 讀允許信號(hào)傳送給所述核心電路的選通電路。
28. —種響應(yīng)具有預(yù)定時(shí)鐘周期的時(shí)鐘信號(hào)、用來(lái)確定比所述時(shí) 鐘周期長(zhǎng)的擴(kuò)展存儲(chǔ)器訪問(wèn)時(shí)間的存儲(chǔ)器訪問(wèn)控制電路，所述存儲(chǔ)器 訪問(wèn)控制電路包括響應(yīng)所述存儲(chǔ)器訪問(wèn)控制電路、在所述存儲(chǔ)器訪問(wèn)時(shí)間內(nèi)但在限 定存儲(chǔ)器訪問(wèn)的時(shí)鐘周期前開(kāi)始存儲(chǔ)器讀允許信號(hào)的讀啟動(dòng)電路；以 及響應(yīng)所述存儲(chǔ)器訪問(wèn)控制電路、在所述存儲(chǔ)器訪問(wèn)時(shí)間內(nèi)且在所 述讀允許信號(hào)后開(kāi)始存儲(chǔ)器寫(xiě)允許信號(hào)的寫(xiě)啟動(dòng)電路。
29. —種去耦讀、寫(xiě)存儲(chǔ)器訪問(wèn)方法，所述方法包括下列步驟 提供第 一和第二時(shí)間基準(zhǔn)信號(hào)；響應(yīng)所述第一時(shí)間基準(zhǔn)和讀啟動(dòng)信號(hào)產(chǎn)生用來(lái)訪問(wèn)存儲(chǔ)器陣列 的讀允許信號(hào)；以及響應(yīng)所述第二時(shí)間基準(zhǔn)和寫(xiě)信號(hào)產(chǎn)生與所述讀允許信號(hào)獨(dú)立的 寫(xiě)允許信號(hào)，以對(duì)所述存儲(chǔ)器陣列進(jìn)行獨(dú)立的去耦寫(xiě)訪問(wèn)。
全文摘要
一種去耦存儲(chǔ)器訪問(wèn)系統(tǒng)(50)包括被配置成產(chǎn)生第一和第二獨(dú)立的去耦時(shí)間基準(zhǔn)的存儲(chǔ)器訪問(wèn)控制電路(52)。所述存儲(chǔ)器訪問(wèn)控制電路(52)包括響應(yīng)第一時(shí)間基準(zhǔn)(58)和讀信號(hào)產(chǎn)生讀允許信號(hào)(66)的讀啟動(dòng)電路(54)；以及響應(yīng)第二時(shí)間基準(zhǔn)(60)和寫(xiě)信號(hào)產(chǎn)生與讀允許信號(hào)獨(dú)立的用來(lái)對(duì)存儲(chǔ)器陣列(68)進(jìn)行獨(dú)立的去耦寫(xiě)訪問(wèn)的寫(xiě)允許信號(hào)(70)的寫(xiě)啟動(dòng)電路(58)。
文檔編號(hào)G06F12/00GK101124553SQ200580039644
公開(kāi)日2008年2月13日 申請(qǐng)日期2005年3月31日 優(yōu)先權(quán)日2004年9月30日
發(fā)明者喬治·M.·拉鐵摩爾, 保羅·W·霍利斯, 馬修·B.·拉特里奇 申請(qǐng)人:阿納洛格裝置公司