專利名稱：Pvdm(分組語音數(shù)據(jù)模塊)通用總線協(xié)議的制作方法
背景技術(shù)：
路由選擇平臺包括具有主機(jī)處理器的主板，以及各種從屬設(shè)備，例如數(shù)字信號處理器(DSP)、微處理器、專用集成電路(ASIC)和現(xiàn)場可編程門陣列(FPGA)。此外，許多主板包括用于支持分組語音數(shù)據(jù)模塊(PVDM)的插槽。
主機(jī)處理器和從屬設(shè)備之間的通信一般是利用每個設(shè)備的專有的專門接口來實現(xiàn)的。例如，某些設(shè)備具有專有接口，其他設(shè)備具有同步或非同步接口。此外，尚不能在沒有主機(jī)處理器干預(yù)的情況下進(jìn)行從屬設(shè)備之間的直接通信。
另一個問題是幫助主機(jī)處理器對從屬設(shè)備所控制的大型存儲器進(jìn)行的傳送。主機(jī)處理器映射這些從屬空間中的每一個是不實際的。
因此，需要一種提供主機(jī)處理器和從屬模塊之間的高效通信、高效的存儲器利用和從屬設(shè)備間通信的通用總線系統(tǒng)。

發(fā)明內(nèi)容
在本發(fā)明的第一實施例中，一種新的協(xié)議和接口規(guī)范允許與現(xiàn)有和未來的從屬設(shè)備進(jìn)行事務(wù)。該協(xié)議和接口規(guī)范允許了與諸如調(diào)制解調(diào)器、CPU、微控制器之類的復(fù)雜從屬設(shè)備交互。
在本發(fā)明的另一實施例中，DMA引擎向主設(shè)備提供了用直接訪問方法或間接訪問方法訪問從屬設(shè)備的能力。
在本發(fā)明的另一實施例中，利用PVDM通用總線協(xié)議在DMA引擎和從屬設(shè)備上的郵箱寄存器之間傳送所有數(shù)據(jù)。
在本發(fā)明的另一實施例中，DMA引擎向主設(shè)備提供了對從屬設(shè)備的可尋址區(qū)域執(zhí)行單字訪問的能力。
在本發(fā)明的另一實施例中，通過該接口實現(xiàn)了從屬設(shè)備之間的直接通信。
在本發(fā)明的另一實施例中，在啟動期間DMA引擎與從屬設(shè)備協(xié)商以確定所需的通信操作模式，其中包括總線寬度和異步/同步模式操作。
在閱讀下面的詳細(xì)描述和附圖之后，本發(fā)明的其他特征和優(yōu)點將會顯而易見。


圖1是利用作為本發(fā)明一個實施例的接口耦合到PVDM的DMA的框圖；圖2是示出耦合到PGBP的多個從屬設(shè)備的框圖；圖3是示出在執(zhí)行間接寫事務(wù)時本發(fā)明的實施例采用的步驟的流程圖；圖4是示出在執(zhí)行間接讀事務(wù)時本發(fā)明的實施例采用的步驟的流程圖；圖5示出在標(biāo)準(zhǔn)同步模式中耦合的系統(tǒng)；以及圖6示出在源同步模式中耦合的系統(tǒng)。
具體實施例方式
現(xiàn)將詳細(xì)描述本發(fā)明的各種實施例。這些實施例的示例在附圖中示出。雖然將結(jié)合這些實施例描述本發(fā)明，但是應(yīng)當(dāng)理解，并不希望將本發(fā)明限制到任何實施例。相反，希望覆蓋可以包括在由所附權(quán)利要求所限定的本發(fā)明的精神和范圍之內(nèi)的備選、修改和等同物。在下面的描述中，闡述了許多具體細(xì)節(jié)以提供對各種實施例的透徹理解。但是，沒有這些具體細(xì)節(jié)中的某些或全部也能實現(xiàn)本發(fā)明。在其他情況下，沒有詳細(xì)描述公知的過程操作，以避免不必要地模糊本發(fā)明的主題。
在本發(fā)明的一個實施例中，定義了通用并行n比特寬數(shù)據(jù)路徑通信總線，以允許多個主要從屬設(shè)備(DSP、微處理器、專用IC/FPGA)用于與通用PVDM模塊接口，在下文中將該實施例稱為PVDM n接口，其定義了通用總線協(xié)議(PGBP)。總線本身沒有奇偶性或CRC硬件數(shù)據(jù)完整性校驗。但我們允許在消息中提供CRC/奇偶性擴(kuò)展。更高級別的協(xié)議允許DMA引擎接口多個主設(shè)備(主機(jī)處理器等)，以通過DMA(直接存儲器訪問)引擎與多個PVDM模塊直接接口。
所描述的實施例提供了以下特征·超高速源同步、高速同步和低速異步模式。同步速度將會依賴于共享總線的模塊的負(fù)載而變化?？偩€在異步模式中啟動，其中啟用了總線模式發(fā)現(xiàn)。
·n比特雙向并行數(shù)據(jù)總線，具有總線寬度可發(fā)現(xiàn)模式·消息/幀傳遞接口·MSI(消息信號中斷)·通過消息傳送接口支持多個主設(shè)備·對于每個設(shè)備，可擴(kuò)展到支持32個或更多個從屬寄存器下面將詳細(xì)描述這些特征中的每一個。
PVDM-n接口向主機(jī)處理器(主設(shè)備)提供了向PVDM模塊上的從屬設(shè)備發(fā)送數(shù)據(jù)以及從其接收數(shù)據(jù)的方法。在主機(jī)看來，該接口是一個連續(xù)的存儲器塊，所有的地址轉(zhuǎn)換和主設(shè)備選擇都由DMA引擎來處理。在下文中，從DMA到從屬設(shè)備的傳送被稱為外出傳送，從從屬設(shè)備到DMA的傳送被稱為進(jìn)入傳送。
圖1是示出本實施例中的PGBP接口的框圖。在圖1中，DMA引擎10通過PGPB接口耦合到從屬設(shè)備(PVDM II)12。多個主設(shè)備14通過主接口總線16耦合到DMA引擎10。正如本領(lǐng)域中已知的，主接口總線可以是PCI總線、超傳輸總線、PCI-X總線或數(shù)字系統(tǒng)中的其他總線。在圖1中，只示出了一個PVDM插槽耦合到PGPB接口。但是，如圖2所示，多個PVDM插槽和從屬設(shè)備可以耦合到該接口。圖2還示出了主設(shè)備14的可尋址存儲器區(qū)域20和第二從屬設(shè)備S2的可尋址存儲器區(qū)域22。
下表描述了PGBP接口的引腳功能



如圖2所示，可以通過單個PVDM模塊訪問多個從屬設(shè)備。在2003年12月2日遞交的題為“METHOD AND APPARATUS TO COMBINEHETEROGENEOUS HARDWARE INTERFACES FOR NEXTGENERATION PACKET VOICE MODULE DEVICES”的共同未決、共同轉(zhuǎn)讓的專利申請A/N 10/725,691中公開了用于通過單個PVDM訪問多個從屬設(shè)備的接口，該PVDM在本說明書中被稱為PVDM-II模塊，這里通過引用將該專利申請結(jié)合進(jìn)來用于所有目的。
從而，對于具有兩個從屬設(shè)備的PVDM接口，需要2條SLAVE_SELECT線路來選擇S1A或S1B。其他從屬設(shè)備可以用單條SLAVE_SELECTn線路來選擇。
每個從屬設(shè)備通過一組郵箱寄存器接口到PGBP，所述寄存器包括從屬設(shè)備RX/TX狀態(tài)寄存器、從屬設(shè)備外出MSI(消息信號中斷)寄存器、從屬設(shè)備外出郵箱寄存器、從屬設(shè)備進(jìn)入郵箱寄存器以及從屬設(shè)備間接訪問地址寄存器。下文將更詳細(xì)描述這些寄存器中的每一個。
主設(shè)備可以用32個郵箱寄存器(依賴于地址比特可用性而可擴(kuò)展)與從屬設(shè)備通信。這些寄存器提供了進(jìn)入從屬設(shè)備的存儲器空間中的快速事務(wù)的能力，還允許了通過地址郵箱寄存器讀/寫更大的從屬設(shè)備存儲器空間。為了允許支持當(dāng)前只提供4比特地址支持的模塊，從MAST_RDWR信號獲得第五地址比特。這向從屬設(shè)備提供了16個只寫寄存器和16個只讀寄存器的能力。任何需要被讀/寫的寄存器在從屬設(shè)備內(nèi)都會被內(nèi)部掩蔽。
消息/幀被DMA引擎用郵箱方案傳送到/傳送自從屬設(shè)備。
以下是對從屬設(shè)備為了與本實施例的PGBP接口而需要的寄存器的詳細(xì)描述及其存儲器映射地址 名稱 描述 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

從屬設(shè)備外出MSI寄存器(EMR)被主設(shè)備用來中斷從屬設(shè)備并基于斷言的字段執(zhí)行適當(dāng)?shù)膭幼鳌?br>
從屬設(shè)備RX/TX狀態(tài)寄存器(XSR)告知從屬設(shè)備內(nèi)的各種條件的狀態(tài)。它是從DMA引擎/主設(shè)備讀取的只讀寄存器。


在本實施例中不需要從屬設(shè)備進(jìn)入消息大小寄存器(IMS)。但是如果DMA引擎/從屬設(shè)備要求實現(xiàn)該寄存器，那么它們也可被定義。

從屬設(shè)備進(jìn)入/外出消息郵箱寄存器(MM0-3)允許從屬設(shè)備進(jìn)行高達(dá)64比特的操作。如果從屬設(shè)備被確定用于32比特操作，則寄存器2和3中的數(shù)據(jù)被忽略。
從屬設(shè)備進(jìn)入/外出消息郵箱寄存器0

從屬設(shè)備進(jìn)入/外出消息郵箱寄存器1

從屬設(shè)備進(jìn)入/外出消息郵箱寄存器2

從屬設(shè)備進(jìn)入/外出消息郵箱寄存器3

從屬設(shè)備間接訪問地址寄存器(IA 0-3)允許從屬設(shè)備進(jìn)行高達(dá)64比特尋址的操作。如果從屬設(shè)備被確定用于32比特地址操作，則寄存器2和3中的地址被忽略。
從屬設(shè)備間接訪問地址寄存器0

從屬設(shè)備間接訪問地址寄存器1

從屬設(shè)備間接訪問地址寄存器2

從屬設(shè)備間接訪問地址寄存器3


DMA引擎向主設(shè)備提供了用兩種方法訪問從屬設(shè)備的能力-直接方法(也稱為DMA訪問)和/或間接方法。直接方法要求DMA引擎幫助將去往/來自主設(shè)備的可尋址存儲器區(qū)域的全部分組數(shù)據(jù)移動到/移動自從屬設(shè)備上的消息傳遞接口/可尋址存儲器區(qū)域。間接方法要求主設(shè)備用DMA引擎來執(zhí)行從屬設(shè)備中的可尋址區(qū)域的單字訪問(讀/寫)。
首先將描述用于執(zhí)行直接外出和進(jìn)入訪問的技術(shù)。在外出直接訪問中，DMA引擎代表主設(shè)備執(zhí)行其中數(shù)據(jù)從主設(shè)備移動到從屬設(shè)備的事務(wù)。而在進(jìn)入直接訪問中，DMA引擎代表主設(shè)備執(zhí)行其中數(shù)據(jù)從從屬設(shè)備移動到主設(shè)備的事務(wù)。類似地，對于間接事務(wù)，用單字消息來取代消息。
外出消息傳送-主設(shè)備請求DMA引擎或?qū)MA引擎進(jìn)行編程以將消息傳送到從屬設(shè)備。DMA引擎查詢從屬設(shè)備RX/TX狀態(tài)寄存器(外出空間可用比特)并確定從屬設(shè)備是否準(zhǔn)備好接受任何新消息。在此實施例中，消息大小是根據(jù)應(yīng)用而定的，并且一般設(shè)置為1500字節(jié)。如果有足夠的空間并且從屬設(shè)備準(zhǔn)備就緒，DMA引擎就將消息從主設(shè)備的可尋址存儲器區(qū)域移動到從屬設(shè)備的郵箱寄存器。該傳送是用下文詳細(xì)定義的物理接口操作來執(zhí)行的。
消息凈荷移動是對一組兩到四個(可編程)16比特郵箱寄存器完成的，這些寄存器被稱為外出消息郵箱寄存器
。DMA引擎按循環(huán)順序
或
以0到1/3(依賴于編程值)的順序向這些郵箱寄存器寫數(shù)據(jù)。在從主設(shè)備到從屬設(shè)備的數(shù)據(jù)移動期間，如果從屬設(shè)備未準(zhǔn)備好接收更多數(shù)據(jù)，則它可以斷言SLAVE_WAIT信號以向DMA引擎指示在繼續(xù)數(shù)據(jù)傳送之前等待。
在完成凈荷移動之后，DMA引擎更新外出MSI寄存器的幀已寫比特，以告知從屬設(shè)備消息傳送完成。此外，DMA引擎更新將消息移動到了從屬設(shè)備的主設(shè)備的ID并斷言外出MSI寄存器中的外出中斷比特。這是為了請求從屬設(shè)備對剛才傳送的消息執(zhí)行內(nèi)部動作。
進(jìn)入消息傳送-主設(shè)備對DMA引擎進(jìn)行編程以便只要從屬設(shè)備有消息要發(fā)送就從從屬設(shè)備傳送消息。DMA引擎不斷查詢從屬設(shè)備RX/TX狀態(tài)寄存器中的進(jìn)入消息可用比特。如果該比特被置位，則它告知DMA引擎將消息移動到由進(jìn)入主設(shè)備ID比特(在從屬設(shè)備RX/TX狀態(tài)寄存器中)所指示的主設(shè)備。DMA引擎現(xiàn)在用下文定義的物理接口操作發(fā)起從從屬設(shè)備到主設(shè)備的消息傳送。
凈荷移動是從一組兩到四個(可編程)16比特郵箱寄存器完成的，這些寄存器被稱為進(jìn)入消息郵箱寄存器
。DMA引擎按循環(huán)順序
或
以0到1/3(依賴于編程值)的順序從這些郵箱寄存器讀數(shù)據(jù)。在整個消息移動期間，如果從屬設(shè)備未準(zhǔn)備好傳送更多數(shù)據(jù)，則它可以斷言SLAVE_WAIT信號以向DMA引擎指示在繼續(xù)數(shù)據(jù)傳送之前等待。旦DMA引擎發(fā)起了消息傳送就需要始終接受數(shù)據(jù)。
在此實施例中，來自從屬設(shè)備的凈荷中的第一短字可以指示要從從屬設(shè)備傳送的消息的大小。但是，這并不是協(xié)議工作所必需的，并且ING_MESSAGE_SIZE_REG可被從屬設(shè)備用來指示事務(wù)大小。
如圖2所示，從屬設(shè)備S2可以訪問它自己的存儲器空間S2存儲器。由于此存儲器空間未被直接存儲器映射在主設(shè)備的存儲器空間內(nèi)，因此主設(shè)備必須用間接訪問來將數(shù)據(jù)傳送到/傳送自從屬設(shè)備存儲器區(qū)域(S2存儲器)。
間接從屬設(shè)備存儲器寫-在間接從屬設(shè)備存儲器寫操作期間，主設(shè)備讀取保存在從屬設(shè)備RX/TX狀態(tài)寄存器中的間接寫準(zhǔn)備就緒比特。該比特告知主設(shè)備它可以執(zhí)行間接從屬設(shè)備存儲器寫操作(利用DMA引擎)。如果從屬設(shè)備準(zhǔn)備好傳送，則主設(shè)備將64比特/32比特地址寫在間接訪問地址寄存器中，將64比特/32比特數(shù)據(jù)寫到外出消息郵箱寄存器
。在完成對郵箱寄存器的寫之后，主設(shè)備隨后向外出MSI寄存器寫入間接寫中斷比特，以請求從屬設(shè)備發(fā)起對其存儲器區(qū)域內(nèi)的被請求地址的間接寫。在發(fā)起對外出MSI寄存器的寫之后，從屬設(shè)備將會清除間接寫準(zhǔn)備就緒比特，以指示從屬設(shè)備正在執(zhí)行寫。一旦寫完成，從屬設(shè)備將會重新斷言從屬設(shè)備RX/TX狀態(tài)寄存器中的間接寫準(zhǔn)備就緒比特。
間接從屬設(shè)備存儲器讀-在間接從屬設(shè)備存儲器讀操作期間，主設(shè)備讀取保存在從屬設(shè)備RX/TX狀態(tài)寄存器中的間接讀準(zhǔn)備就緒比特。該比特告知主設(shè)備它可以執(zhí)行間接從屬設(shè)備存儲器讀操作。如果從屬設(shè)備準(zhǔn)備好傳送，則主設(shè)備將64比特/32比特地址寫在間接訪問地址寄存器中。在完成對地址寄存器的寫之后，主設(shè)備隨后向外出MSI寄存器寫入間接讀中斷比特，以請求從屬設(shè)備發(fā)起對其存儲器區(qū)域內(nèi)的被請求地址的間接讀。在對外出MSI寄存器寫之后，從屬設(shè)備將會清除間接讀準(zhǔn)備就緒比特，以指示從屬設(shè)備正在執(zhí)行從其內(nèi)部存儲器映射讀的操作并且正將值加載在進(jìn)入消息郵箱寄存器
中。一旦讀完成，從屬設(shè)備將會重新斷言從屬設(shè)備RX/TX狀態(tài)寄存器中的間接讀準(zhǔn)備就緒比特。主設(shè)備將會查詢該比特以查明它是否被重新斷言，一旦它準(zhǔn)備就緒，主設(shè)備就可以完成對進(jìn)入消息郵箱寄存器
的讀。
從而，如圖1所示，間接訪問特征允許了主設(shè)備在主存儲器區(qū)域(A)與所需從屬設(shè)備存儲器的區(qū)域(S2存儲器的區(qū)域(B))之間傳送數(shù)據(jù)，而不要求主設(shè)備在其存儲器空間中包括從屬設(shè)備存儲器。
本實施例提供了在沒有主機(jī)處理器介入的情況下的從屬設(shè)備間的直接通信。例如，在圖2中，第二從屬設(shè)備S2可以通過將DMA引擎編程為用直接或間接方法訪問S4，從而直接與第四從屬設(shè)備S4通信。第二從屬設(shè)備S2利用主總線接口(未示出)來對DMA引擎編程。
DMA引擎提供對PGBP總線的同步操作和/或PGBP總線的異步操作的支持。同步操作是經(jīng)由源同步時鐘操作或傳統(tǒng)的同步操作來支持的。PGBP接口通過多負(fù)載PVDM-II模塊允許支持很高的吞吐量。同步/源同步操作允許高達(dá)100MHz/100MHz DDR(雙倍數(shù)據(jù)速率)總線操作(依賴于系統(tǒng)體系結(jié)構(gòu))，從而提供了1200/TBDMbs的最大原始吞吐量。異步操作允許與不能適應(yīng)同步模式的最小偏移要求的模塊接口。異步操作支持較低的300Mbps的原始吞吐量(實際吞吐量大約是理論數(shù)字的75％)。
在引導(dǎo)(bootstrapping)階段期間，DMA引擎在異步模式中工作，以允許與不能在同步模式中通信的低性能從屬設(shè)備握手。這允許了DMA引擎/主機(jī)和從屬設(shè)備協(xié)商所需的操作模式-源同步、同步和/或異步。此外，DMA引擎將會協(xié)商總線接口寬度。初始總線寬度為8/16(這是DMA引擎中硬配置的)，但是通過與從屬設(shè)備協(xié)商可以動態(tài)增加。
該協(xié)商向PGBP提供了巨大的靈活性和可擴(kuò)展性，并且允許了就數(shù)據(jù)傳送速度、系統(tǒng)時鐘類型和總線寬度而言具有不同能力的從屬設(shè)備被耦合到此實施例的PGBP。
現(xiàn)將參考圖5和6描述用于實現(xiàn)同步和源同步接口的硬件接口的示例。
圖5示出了傳統(tǒng)的同步模式。在此模式中，外部系統(tǒng)時鐘設(shè)備可被用于將時鐘分發(fā)到每個端點。設(shè)計變成了標(biāo)準(zhǔn)的多分支(multi-drop)同步接口，其中端點定時經(jīng)由匹配長度時鐘分發(fā)技術(shù)控制。
圖6示出了源同步模式。在此模式中，DMA塊接口被配置為對于每個PVDM接口具有單個時鐘輸出和單個時鐘輸入。DMA塊基于公共的共享主時鐘向每個PVDM提供數(shù)據(jù)。源自PVDM的數(shù)據(jù)基于個體接收時鐘輸入(CLKIn)被接收。MAST_DATA總線以菊鏈型總線或星型拓?fù)涞男问讲贾玫絇VDM模塊。每個CLKOn信號以確保寫數(shù)據(jù)和CLKOn信號邊緣之間的固定定時關(guān)系所需的長度被單獨發(fā)送到每個PVDM模塊。PVDM提供CLKIn時鐘，DMA塊接收來自每個PVDM的單獨的時鐘，這些時鐘隨后被用于將數(shù)據(jù)接收到個體讀FIFO中。注意，對于星型拓?fù)?，接收時鐘相位關(guān)系是相同的，從而產(chǎn)生單個讀FIFO實現(xiàn)。該機(jī)制允許了完全確定性的源同步行為，而無需時鐘選通。
本發(fā)明可以實現(xiàn)為硬件和/或存儲在計算機(jī)可讀介質(zhì)上的由數(shù)字計算機(jī)執(zhí)行的程序代碼。計算機(jī)可讀介質(zhì)可以包括磁介質(zhì)、光介質(zhì)、編碼了數(shù)字信息的電磁場等等。
現(xiàn)已參考優(yōu)選實施例描述了本發(fā)明?，F(xiàn)在，備選和替換方案對于本領(lǐng)域的技術(shù)人員來說顯而易見。例如，總線線路的特定數(shù)目將會根據(jù)系統(tǒng)要求而變。此外，中斷比特的查詢可以由主動中斷DMA引擎所取代。因此，除了所附權(quán)利要求書所規(guī)定的以外，不希望限制本發(fā)明。
權(quán)利要求
1.一種處于主設(shè)備和一個或多個從屬模塊之間的接口，包括主設(shè)備；具有一組可尋址寄存器的從屬設(shè)備，所述寄存器包括外出郵箱寄存器、進(jìn)入郵箱寄存器和間接訪問地址寄存器；通過第一總線耦合到所述主設(shè)備并且通過第二總線耦合到所述從屬設(shè)備的直接存儲器訪問(DMA)引擎，所述第二總線包括一組雙向數(shù)據(jù)線路，用于在所述從屬設(shè)備和所述DMA引擎之間傳輸數(shù)據(jù)；一組主地址線路，用于將地址數(shù)據(jù)從所述DMA引擎?zhèn)鬏數(shù)剿鰪膶僭O(shè)備；主數(shù)據(jù)選通脈沖，用于選通數(shù)據(jù)；主讀/寫信號，用于指示數(shù)據(jù)是將被從所述從屬設(shè)備讀取還是將被寫到所述從屬設(shè)備；一組從屬設(shè)備選擇信號，用于選擇連接到所述第二總線的多個從屬設(shè)備之一；從屬設(shè)備等待信號，由從屬設(shè)備斷言以延遲數(shù)據(jù)傳送；從屬設(shè)備復(fù)位信號，時鐘輸出信號，以及時鐘輸入信號；其中，所述DMA引擎通過向所述從屬設(shè)備斷言從屬設(shè)備選擇信號并經(jīng)由所述雙向數(shù)據(jù)線路組將數(shù)據(jù)傳送到所述從屬設(shè)備外出或進(jìn)入數(shù)據(jù)寄存器來執(zhí)行對所述從屬設(shè)備的直接數(shù)據(jù)傳送，并且通過經(jīng)由所述雙向數(shù)據(jù)線路組將地址數(shù)據(jù)寫到所述從屬設(shè)備的間接地址寄存器來執(zhí)行對從屬設(shè)備存儲器的間接數(shù)據(jù)傳送，其中所述從屬設(shè)備利用其自己的存儲器映射和所述地址數(shù)據(jù)來在由所述地址數(shù)據(jù)指示的位置和所述DMA引擎之間傳送數(shù)據(jù)。
2.如權(quán)利要求1所述的接口，其中所述DMA引擎與從屬設(shè)備協(xié)商以實現(xiàn)異步、同步或源同步數(shù)據(jù)傳送。
3.如權(quán)利要求1所述的接口，其中所述DMA引擎在復(fù)位期間與所有從屬設(shè)備協(xié)商以確定可用于傳送數(shù)據(jù)的最大總線寬度。
4.如權(quán)利要求1所述的接口，其中所述從屬設(shè)備包括狀態(tài)寄存器和消息信號中斷(MSI)寄存器；并且其中所述從屬設(shè)備斷言所述狀態(tài)寄存器中的比特以指示它準(zhǔn)備好進(jìn)行事務(wù)，并且所述DMA引擎斷言所述MSI寄存器中的比特以指示事務(wù)何時完成。
5.一種用于允許DMA引擎向多個主設(shè)備提供對多個從屬設(shè)備的訪問的方法，協(xié)議由所述DMA引擎、所述主設(shè)備和所述從屬設(shè)備上的硬件和軟件實現(xiàn)，所述方法包括以下步驟為實現(xiàn)對從屬設(shè)備的直接消息傳送訪問從屬設(shè)備狀態(tài)寄存器以讀取直接消息準(zhǔn)備就緒狀態(tài)比特，該比特在所述從屬設(shè)備準(zhǔn)備好傳送數(shù)據(jù)時被置位；如果所述直接消息準(zhǔn)備就緒狀態(tài)比特被置位，則用所述DMA引擎和從屬設(shè)備郵箱寄存器傳送消息數(shù)據(jù)；設(shè)置所述從屬設(shè)備處的消息傳送完成狀態(tài)中斷以指示所述消息傳送何時完成；以及為實現(xiàn)對從屬設(shè)備的存儲器空間的間接數(shù)據(jù)傳送訪問從屬設(shè)備狀態(tài)寄存器以讀取間接消息準(zhǔn)備就緒狀態(tài)比特，該比特在所述從屬設(shè)備準(zhǔn)備好傳送數(shù)據(jù)時被置位；如果所述間接消息準(zhǔn)備就緒狀態(tài)比特被置位，則用所述DMA引擎和從屬設(shè)備間接地址郵箱寄存器傳送地址數(shù)據(jù)；設(shè)置所述從屬設(shè)備處的間接傳送消息中斷比特以發(fā)起所述間接傳送；如果所述間接消息準(zhǔn)備就緒狀態(tài)比特被置位則在所述DMA引擎和從屬設(shè)備郵箱寄存器之間傳送消息數(shù)據(jù)，其中所述從屬設(shè)備利用其自己的存儲器映射和所述地址數(shù)據(jù)來在由所述地址數(shù)據(jù)所指示的位置和所述DMA引擎之間傳送數(shù)據(jù)；以及設(shè)置所述從屬設(shè)備處的消息傳送完成狀態(tài)中斷以指示所述消息傳送何時完成。
6.如權(quán)利要求5所述的方法，還包括以下步驟與所有從屬設(shè)備協(xié)商以實現(xiàn)異步、同步或源同步數(shù)據(jù)傳送。
7.如權(quán)利要求5所述的方法，還包括以下步驟在復(fù)位后以固定總線寬度啟動所述總線，然后與所有從屬設(shè)備協(xié)商以實現(xiàn)可接受的總線比特寬度。
8.一種用于允許DMA引擎向多個主設(shè)備提供對多個從屬設(shè)備的訪問的系統(tǒng)，協(xié)議由所述DMA引擎、所述主設(shè)備和所述從屬設(shè)備上的硬件和軟件實現(xiàn)，所述系統(tǒng)包括用于實現(xiàn)對從屬設(shè)備的直接消息傳送的裝置，其包括用于訪問從屬設(shè)備狀態(tài)寄存器以讀取直接消息準(zhǔn)備就緒狀態(tài)比特的裝置，該比特在所述從屬設(shè)備準(zhǔn)備好傳送數(shù)據(jù)時被置位；用于在所述直接消息準(zhǔn)備就緒狀態(tài)比特被置位的情況下用所述DMA引擎和從屬設(shè)備郵箱寄存器傳送消息數(shù)據(jù)的裝置；用于設(shè)置所述從屬設(shè)備處的消息傳送完成狀態(tài)中斷以指示所述消息傳送何時完成的裝置；以及用于實現(xiàn)對從屬設(shè)備的存儲器空間的間接數(shù)據(jù)傳送的裝置，其包括用于訪問從屬設(shè)備狀態(tài)寄存器以讀取間接消息準(zhǔn)備就緒狀態(tài)比特的裝置，該比特在所述從屬設(shè)備準(zhǔn)備好傳送數(shù)據(jù)時被置位；用于在所述間接消息準(zhǔn)備就緒狀態(tài)比特被置位的情況下用所述DMA引擎和從屬設(shè)備間接地址郵箱寄存器傳送地址數(shù)據(jù)的裝置；用于設(shè)置所述從屬設(shè)備處的間接傳送消息中斷比特以發(fā)起所述間接傳送的裝置；用于在所述間接消息準(zhǔn)備就緒狀態(tài)比特被置位的情況下在所述DMA引擎和從屬設(shè)備郵箱寄存器之間傳送消息數(shù)據(jù)的裝置，其中所述從屬設(shè)備利用其自己的存儲器映射和所述地址數(shù)據(jù)來在由所述地址數(shù)據(jù)所指示的位置和所述DMA引擎之間傳送數(shù)據(jù)；以及用于設(shè)置所述從屬設(shè)備處的消息傳送完成狀態(tài)中斷以指示所述消息傳送何時完成的裝置。
9.如權(quán)利要求8所述的系統(tǒng)，還包括用于與所有從屬設(shè)備協(xié)商以實現(xiàn)異步、同步或源同步數(shù)據(jù)傳送的裝置。
10.如權(quán)利要求8所述的系統(tǒng)，還包括用于在復(fù)位后以固定總線寬度啟動所述總線，然后與所有從屬設(shè)備協(xié)商以實現(xiàn)可接受的總線比特寬度的裝置。
全文摘要
通用并行n比特寬數(shù)據(jù)路徑通信總線允許了多個主要從屬設(shè)備(例如DSP、微處理器、ASIC、FPGA等)與PVDM和其他設(shè)備一起使用。較高級別的協(xié)議允許了DMA引擎通過DMA引擎使多個主設(shè)備與多個從屬模塊直接接口。
文檔編號G06F13/00GK1954304SQ200580007248
公開日2007年4月25日 申請日期2005年2月11日 優(yōu)先權(quán)日2004年3月10日
發(fā)明者安庫爾·辛格拉, 斯蒂芬·達(dá)維斯, 戴維·費莫爾 申請人:思科技術(shù)公司