專利名稱：高速數(shù)據(jù)存儲設(shè)備的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及數(shù)據(jù)采集存儲領(lǐng)域，尤其是高速、高分辨率信號實時數(shù)據(jù)采集存儲的應(yīng)用，特別涉及對采集數(shù)據(jù)的高速持續(xù)存儲技術(shù)。
背景技術(shù)：
對于采集數(shù)據(jù)的持續(xù)高速存儲技術(shù)是數(shù)據(jù)采集領(lǐng)域，尤其是高速數(shù)據(jù)采集領(lǐng)域研究的一個重要課題。隨著數(shù)據(jù)采集在各個領(lǐng)域應(yīng)用的不斷發(fā)展，比如，軟件無線電、雷達(dá)與激光雷達(dá)數(shù)據(jù)記錄、聲納數(shù)據(jù)記錄、遙感數(shù)據(jù)記錄、地震數(shù)據(jù)記錄、高能物理試驗數(shù)據(jù)記錄等，數(shù)據(jù)采集的采樣率和采集精度都在不斷提高，相應(yīng)對采集數(shù)據(jù)的實時存儲技術(shù)提出了更高的要求(如采樣率為200MS/s，采集精度為14Bit的采集系統(tǒng)，將會產(chǎn)生400MB/s的數(shù)據(jù))。
在目前的技術(shù)條件下，尚不能對高速數(shù)據(jù)采集產(chǎn)生的數(shù)據(jù)進行實時存儲，一般的存儲設(shè)備只支持100MB/s的持續(xù)存儲速度。針對高速采集數(shù)據(jù)的保存，一般采用快入慢出的替代解決辦法，即將采集的高速數(shù)據(jù)緩存在采集卡的樣點緩存中，在采集完成后，再將緩存的數(shù)據(jù)低速導(dǎo)出進行存儲以供今后分析使用。但這種解決方案存在的最大局限性是只能短時間存儲幾秒鐘的數(shù)據(jù)，不能適應(yīng)長時間實時采集數(shù)據(jù)存儲的需要。在國際上，加拿大ICS公司聲稱能夠生產(chǎn)支持400MB/s持續(xù)存儲速度的高速數(shù)據(jù)存儲設(shè)備，但經(jīng)實測其速度只能達(dá)到300MB/s，而且不支持?jǐn)?shù)據(jù)容錯功能。顯然，就目前而言，能夠支持400MB/s持續(xù)存儲速度的高速數(shù)據(jù)存儲設(shè)備尚存在技術(shù)上的難題。

發(fā)明內(nèi)容
本實用新型的目的是為了克服已有技術(shù)的不足之處，提出一種高速數(shù)據(jù)存儲解決方案，設(shè)計出適應(yīng)于各種高端數(shù)據(jù)采集應(yīng)用的實時數(shù)據(jù)存儲設(shè)備，對于要存儲的數(shù)據(jù)進行分布式并行處理，支持超過400MB/s的持續(xù)數(shù)據(jù)存儲和讀取速率，使得高端數(shù)據(jù)采集應(yīng)用的實時數(shù)據(jù)存儲和回放成為可能。
為達(dá)到上述目的，本實用新型采用的技術(shù)方案是一種高速數(shù)據(jù)存儲設(shè)備，其電路由數(shù)據(jù)輸入/輸出模塊、數(shù)據(jù)分拆/合并模塊、數(shù)據(jù)校驗?zāi)K、硬盤接口模塊四部分組成；所述數(shù)據(jù)輸入/輸出模塊包括PCI/cPCI總線控制器及控制邏輯、大容量FIFO以及數(shù)據(jù)塊緩沖區(qū)，其中，PCI/cPCI總線控制器及控制邏輯與PCI/cPCI總線實現(xiàn)數(shù)據(jù)交互連接，控制邏輯對PCI/cPCI總線控制器實現(xiàn)控制；PCI/cPCI總線控制器的FIFO、大容量FIFO及數(shù)據(jù)塊緩沖區(qū)依次構(gòu)成一個多級的數(shù)據(jù)緩沖，控制邏輯根據(jù)FIFO的幾乎空和幾乎滿標(biāo)志向FIFO寫入或從FIFO讀取數(shù)據(jù)；數(shù)據(jù)塊緩沖區(qū)由大容量的DDR SDRAM及其控制電路構(gòu)成；所述數(shù)據(jù)分拆/合并模塊包含數(shù)據(jù)分拆邏輯、數(shù)據(jù)合并邏輯、一組N個小數(shù)據(jù)塊緩沖區(qū)、數(shù)據(jù)緩沖管理及相關(guān)控制電路，上述數(shù)據(jù)塊緩沖區(qū)與N個小數(shù)據(jù)塊緩沖區(qū)由高速數(shù)據(jù)通路實現(xiàn)連接，并經(jīng)數(shù)據(jù)分拆邏輯和數(shù)據(jù)合并邏輯進行溝通；所述數(shù)據(jù)校驗?zāi)K包括XOR邏輯、校驗塊緩沖區(qū)及相關(guān)控制電路，數(shù)據(jù)校驗?zāi)K通過XOR邏輯對經(jīng)過N個小數(shù)據(jù)塊緩沖區(qū)的分拆數(shù)據(jù)進行XOR運算，形成相應(yīng)的校驗數(shù)據(jù)塊，存入校驗塊緩沖區(qū)；對從硬盤系統(tǒng)讀取的合并數(shù)據(jù)進行XOR邏輯運算，將結(jié)果與從校驗盤讀取的校驗數(shù)據(jù)進行比較，實現(xiàn)系統(tǒng)的數(shù)據(jù)容錯功能；所述硬盤接口模塊包括高速數(shù)據(jù)接口和SCSI接口控制器，高速數(shù)據(jù)接口采用多通道并行工作的高速串行總線接口，每一個SCSI接口控制器控制一路硬盤，實現(xiàn)磁盤陣列的并行數(shù)據(jù)訪問。
本實用新型工作原理是所述數(shù)據(jù)輸入/輸出模塊實現(xiàn)與外部設(shè)備進行數(shù)據(jù)交換，通過PCI/cPCI總線實現(xiàn)數(shù)據(jù)的高速輸入和輸出；所述數(shù)據(jù)分拆/合并模塊實現(xiàn)數(shù)據(jù)的分拆與合并，數(shù)據(jù)分拆是將數(shù)據(jù)輸入模塊輸入的數(shù)據(jù)塊分拆成若干數(shù)據(jù)塊，通過硬盤接口模塊并行寫入硬盤，數(shù)據(jù)合并模塊將硬盤接口模塊從硬盤讀取的數(shù)據(jù)塊合并成一個完整的數(shù)據(jù)塊，通過數(shù)據(jù)輸出模塊發(fā)送出去；所述數(shù)據(jù)校驗?zāi)K實現(xiàn)數(shù)據(jù)的校驗功能，數(shù)據(jù)校驗?zāi)K將數(shù)據(jù)分拆/合并模塊分拆的各個數(shù)據(jù)塊，通過硬件校驗邏輯進行數(shù)據(jù)校驗，形成校驗數(shù)據(jù)塊，通過硬盤接口模塊寫入校驗盤，實現(xiàn)系統(tǒng)的數(shù)據(jù)容錯功能；所述硬盤接口模塊實現(xiàn)與SCSI硬盤的接口功能，通過SCSI接口協(xié)議實現(xiàn)對硬盤數(shù)據(jù)的高速訪問。
本實用新型與現(xiàn)有技術(shù)相比具有的優(yōu)點能夠?qū)崟r高速地對采集數(shù)據(jù)以文件方式進行存儲并回放，支持各種PCI和cPCI總線的數(shù)據(jù)采集與回放卡。本實用新型可以實現(xiàn)如下主要技術(shù)指標(biāo)
1、總線類型PCI/cPCI2、數(shù)據(jù)記錄速率400MB/s3、數(shù)據(jù)回放速率400MB/s4、存儲容量1.4TB～9.6TB5、RAID級別RAID 0，1，5本實用新型可用于以下領(lǐng)域1、雷達(dá)與激光雷達(dá)數(shù)據(jù)記錄儀2、聲納數(shù)據(jù)記錄儀3、遙感數(shù)據(jù)記錄儀4、地震數(shù)據(jù)記錄儀5、高能物理試驗數(shù)據(jù)記錄儀
圖1為本實用新型硬件構(gòu)成框圖；圖2為本實用新型高速數(shù)據(jù)存儲設(shè)備在數(shù)據(jù)采集應(yīng)用中的連接框圖。
具體實施方式
以下結(jié)合附圖及實施例對本實用新型作進一步描述實施例一種高速數(shù)據(jù)存儲設(shè)備由數(shù)據(jù)輸入/輸出模塊I、數(shù)據(jù)分拆/合并模塊II、數(shù)據(jù)校驗?zāi)KIII、硬盤接口模塊IV四部分組成，如圖1所示。
各模塊的組成及功能說明如下I、數(shù)據(jù)輸入/輸出模塊，包括PCI總線控制器及控制邏輯、大容量FIFO及數(shù)據(jù)塊緩沖區(qū)，其中1)PCI總線控制器及控制邏輯PCI總線控制器及控制邏輯實現(xiàn)與PCI總線的數(shù)據(jù)交互，考慮到高速數(shù)據(jù)存儲的帶寬要求，采用64位133M的PCI總線控制器，實現(xiàn)1GB/s的峰值傳送速度。PCI控制邏輯實現(xiàn)對PCI總線控制器的控制，實現(xiàn)板上寄存器訪問，高速數(shù)據(jù)通路及中斷管理等功能。PCI總線控制器通過DMA操作與系統(tǒng)進行大塊數(shù)據(jù)的雙向訪問。
2)大容量FIFO為了防止在持續(xù)的高速數(shù)據(jù)傳輸過程中由于系統(tǒng)暫時性瓶頸造成數(shù)據(jù)的溢出，設(shè)置了大容量的雙向FIFO，與PCI總線控制器的FIFO及數(shù)據(jù)塊緩沖構(gòu)成一個多級的數(shù)據(jù)緩沖，有效避免了數(shù)據(jù)的溢出，保證數(shù)據(jù)的連續(xù)性?？刂七壿嫺鶕?jù)FIFO的幾乎空和幾乎滿標(biāo)志向FIFO寫入或從FIFO讀取數(shù)據(jù)。
3)數(shù)據(jù)塊緩沖區(qū)數(shù)據(jù)塊緩沖存儲需要寫入到硬盤系統(tǒng)的數(shù)據(jù)塊，或者從各個磁盤讀取的，經(jīng)過合并后的數(shù)據(jù)塊。數(shù)據(jù)塊緩沖區(qū)由大容量的DDR SDRAM及其控制電路實現(xiàn)，與傳統(tǒng)的SRAM相比，DDR SDRAM具有訪問速度快，性價比高的優(yōu)點，但是控制較SRAM復(fù)雜。我們采用Altera的DDR SDRMController IP核進行數(shù)據(jù)塊緩沖設(shè)計，在原有的IP核基礎(chǔ)上做了大的改動，改進了其存取速度低，控制不穩(wěn)定的缺陷，提高了訪問內(nèi)存的性能，實現(xiàn)對DDR SDRAM進行高速交替讀寫與動態(tài)刷新。
II、數(shù)據(jù)分拆/合并模塊，包含數(shù)據(jù)分拆邏輯、數(shù)據(jù)合并邏輯、一組1～N個小數(shù)據(jù)塊緩沖區(qū)、數(shù)據(jù)緩沖管理及相關(guān)控制電路。其中1)數(shù)據(jù)分拆邏輯數(shù)據(jù)分拆邏輯實現(xiàn)大塊數(shù)據(jù)的分拆，將模塊I通過總線讀取的大塊數(shù)據(jù)，平均拆分成若干小的數(shù)據(jù)塊(根據(jù)系統(tǒng)實際連接的硬盤數(shù)量而定)，分別存入到相應(yīng)的1～N個數(shù)據(jù)塊緩沖區(qū)，再通過SCSI接口模塊將數(shù)據(jù)并行寫入相應(yīng)的磁盤塊中。
2)數(shù)據(jù)合并邏輯數(shù)據(jù)合并邏輯實現(xiàn)若干小塊數(shù)據(jù)合并成大塊數(shù)據(jù)，是數(shù)據(jù)分拆邏輯的逆過程，將從硬盤并行讀取的數(shù)據(jù)塊，合并成一個大數(shù)據(jù)塊，再通過模塊I將數(shù)據(jù)經(jīng)過系統(tǒng)總線發(fā)送出去。
3)數(shù)據(jù)緩沖管理數(shù)據(jù)緩沖管理實現(xiàn)大塊數(shù)據(jù)緩沖與小塊數(shù)據(jù)緩沖的管理，由高速數(shù)據(jù)通路實現(xiàn)大塊數(shù)據(jù)緩沖與小塊數(shù)據(jù)緩沖的連接，采用硬件控制邏輯實現(xiàn)DDR SDRAM之間的直接數(shù)據(jù)拷貝，減少數(shù)據(jù)落地的次數(shù)，從而提高內(nèi)存訪問的效率。
III、數(shù)據(jù)校驗?zāi)K數(shù)據(jù)校驗?zāi)K包括XOR邏輯、校驗塊緩沖區(qū)及相關(guān)控制電路，實現(xiàn)數(shù)據(jù)的校驗功能，通過對各數(shù)據(jù)塊進行數(shù)據(jù)校驗，形成校驗數(shù)據(jù)塊，寫入校驗盤，實現(xiàn)數(shù)據(jù)冗余功能，在某個硬盤由于物理損壞造成數(shù)據(jù)丟失時，可通過校驗數(shù)據(jù)進行數(shù)據(jù)的恢復(fù)。
數(shù)據(jù)校驗?zāi)K通過硬件XOR邏輯及相關(guān)控制電路實現(xiàn)，硬件XOR邏輯對經(jīng)過模塊II分拆的數(shù)據(jù)塊進行XOR運算，形成相應(yīng)的校驗數(shù)據(jù)塊，存入校驗塊緩沖區(qū)，再通過SCSI接口模塊寫入校驗盤內(nèi)。
在從硬盤讀取數(shù)據(jù)過程中，數(shù)據(jù)校驗?zāi)K對從硬盤系統(tǒng)讀取的各數(shù)據(jù)塊進行XOR邏輯運算，將結(jié)果與從校驗盤讀取的校驗數(shù)據(jù)進行比較，以保證數(shù)據(jù)讀取的正確性與完整性。
IV、硬盤接口模塊，包括高速數(shù)據(jù)接口和SCSI接口控制器，其中1)高速數(shù)據(jù)接口高速數(shù)據(jù)接口是數(shù)據(jù)緩沖與SCSI接口之間的高速數(shù)據(jù)通道，由于系統(tǒng)需要達(dá)到超過400MB/s的數(shù)據(jù)存儲速率，同時為了減小連接規(guī)模提高可靠性，我們采用高速串行總線接口，選用TI公司的TLK4015，4通道收發(fā)器，4通道并行工作，這個接口速率達(dá)4.8Gb/s。
2)SCSI接口控制器SCSI接口控制器實現(xiàn)SCSI硬盤數(shù)據(jù)的訪問，SCSI總線可以掛接多個硬盤設(shè)備，各個硬盤設(shè)備之間通過串行方式進行訪問，如果采用一條SCSI總線掛接多個硬盤設(shè)備的連接方式，則不能真正實現(xiàn)磁盤陣列的并行數(shù)據(jù)訪問，從而不能滿足高速的數(shù)據(jù)存儲要求。
因此，我們采用一個SCSI接口控制器控制一路硬盤的方式，實現(xiàn)多個硬盤的并行數(shù)據(jù)訪問，要實現(xiàn)400MB/s的數(shù)據(jù)存儲速率，如果采用8路硬盤同時工作，每路硬盤要實現(xiàn)50MB/s的數(shù)據(jù)吞吐率，在選擇SCSI接口控制器時，選用Qlogic的FAS566 Ultra160 SCSI接口控制器，F(xiàn)AS566可以實現(xiàn)160MB/s的數(shù)據(jù)傳輸速率。
在對磁盤進行訪問時，磁盤的尋道時間是影響磁盤性能的一個主要因素，因此，我們在磁盤塊尋址算法上進行優(yōu)化，盡量保證數(shù)據(jù)寫入連續(xù)地磁盤物理塊，從而更大程度地保證磁盤塊地效訪問效率。
上面我們描述了高速數(shù)據(jù)存儲設(shè)備硬件的構(gòu)成及各部分的工作原理，下面我們結(jié)合圖2來說明高速數(shù)據(jù)存儲設(shè)備在數(shù)據(jù)采集領(lǐng)域的具體應(yīng)用。
如圖2所示，圖中虛線部分表示的是本實用新型提出的高速數(shù)據(jù)存儲設(shè)備，高速數(shù)據(jù)存儲設(shè)備通過PCI總線與系統(tǒng)連接，通過PCI總線與系統(tǒng)進行數(shù)據(jù)交互，并通過高速數(shù)據(jù)通路訪問磁盤陣列，向磁盤并行寫入數(shù)據(jù)或讀取數(shù)據(jù)。
高速數(shù)據(jù)存儲設(shè)備支持各種符合PCI協(xié)議規(guī)范的數(shù)據(jù)采集與回放卡，包括模擬信號采集、回放卡和數(shù)字信號采集、回放卡。
在進行數(shù)據(jù)采集時，采集卡采集數(shù)據(jù)，并通過PCI總線將數(shù)據(jù)發(fā)送給高速數(shù)據(jù)存儲設(shè)備，高速數(shù)據(jù)存儲設(shè)備通過PCI控制器進行DMA操作，獲取采集卡采集的數(shù)據(jù)，并將數(shù)據(jù)并行寫入磁盤陣列。
在進行數(shù)據(jù)回放時，高速數(shù)據(jù)存儲設(shè)備從磁盤陣列并行讀取數(shù)據(jù)，合并成一個大塊數(shù)據(jù)后，通過PCI控制器的DMA操作，將數(shù)據(jù)通過PCI總線發(fā)送給數(shù)據(jù)回放卡，通過數(shù)據(jù)回放卡對數(shù)據(jù)進行回放。
上述實施例只為說明本實用新型的技術(shù)構(gòu)思及特點，其目的在于讓熟悉此項技術(shù)的人士能夠了解本實用新型的內(nèi)容并據(jù)以實施，并不能以此限制本實用新型的保護范圍。凡根據(jù)本實用新型精神實質(zhì)所作的等效變化或修飾，都應(yīng)涵蓋在本實用新型的保護范圍之內(nèi)。
權(quán)利要求1.一種高速數(shù)據(jù)存儲設(shè)備，其特征在于電路由數(shù)據(jù)輸入/輸出模塊、數(shù)據(jù)分拆/合并模塊、數(shù)據(jù)校驗?zāi)K、硬盤接口模塊四部分組成；所述數(shù)據(jù)輸入/輸出模塊包括PCI/cPCI總線控制器及控制邏輯、大容量FIFO以及數(shù)據(jù)塊緩沖區(qū)，其中，PCI/cPCI總線控制器及控制邏輯與PCI/cPCI總線實現(xiàn)數(shù)據(jù)交互連接，控制邏輯對PCI/cPCI總線控制器實現(xiàn)控制；PCI/cPCI總線控制器的FIFO、大容量FIFO及數(shù)據(jù)塊緩沖區(qū)依次構(gòu)成一個多級的數(shù)據(jù)緩沖，控制邏輯根據(jù)FIFO的幾乎空和幾乎滿標(biāo)志向FIFO寫入或從FIFO讀取數(shù)據(jù)；數(shù)據(jù)塊緩沖區(qū)由大容量的DDR SDRAM及其控制電路構(gòu)成；所述數(shù)據(jù)分拆/合并模塊包含數(shù)據(jù)分拆邏輯、數(shù)據(jù)合并邏輯、一組N個小數(shù)據(jù)塊緩沖區(qū)、數(shù)據(jù)緩沖管理及相關(guān)控制電路，上述數(shù)據(jù)塊緩沖區(qū)與N個小數(shù)據(jù)塊緩沖區(qū)由高速數(shù)據(jù)通路實現(xiàn)連接，并經(jīng)數(shù)據(jù)分拆邏輯和數(shù)據(jù)合并邏輯進行溝通；所述數(shù)據(jù)校驗?zāi)K包括XOR邏輯、校驗塊緩沖區(qū)及相關(guān)控制電路，數(shù)據(jù)校驗?zāi)K通過XOR邏輯對經(jīng)過N個小數(shù)據(jù)塊緩沖區(qū)的分拆數(shù)據(jù)進行XOR運算，形成相應(yīng)的校驗數(shù)據(jù)塊，存入校驗塊緩沖區(qū)；對從硬盤系統(tǒng)讀取的合并數(shù)據(jù)進行XOR邏輯運算，將結(jié)果與從校驗盤讀取的校驗數(shù)據(jù)進行比較，實現(xiàn)系統(tǒng)的數(shù)據(jù)容錯功能；所述硬盤接口模塊包括高速數(shù)據(jù)接口和SCSI接口控制器，高速數(shù)據(jù)接口采用多通道并行工作的高速串行總線接口，每一個SCSI接口控制器控制一路硬盤，實現(xiàn)磁盤陣列的并行數(shù)據(jù)訪問。
專利摘要一種高速數(shù)據(jù)存儲設(shè)備，其特征在于電路由數(shù)據(jù)輸入/輸出模塊、數(shù)據(jù)分拆/合并模塊、數(shù)據(jù)校驗?zāi)K、硬盤接口模塊四部分組成；數(shù)據(jù)輸入/輸出模塊包括PCI/cPCI總線控制器及控制邏輯、大容量FIFO以及數(shù)據(jù)塊緩沖區(qū)；數(shù)據(jù)分拆/合并模塊包含數(shù)據(jù)分拆邏輯、數(shù)據(jù)合并邏輯、一組N個小數(shù)據(jù)塊緩沖區(qū)、數(shù)據(jù)緩沖管理及相關(guān)控制電路；數(shù)據(jù)校驗?zāi)K包括XOR邏輯、校驗塊緩沖區(qū)及相關(guān)控制電路；硬盤接口模塊包括高速數(shù)據(jù)接口和SCSI接口控制器。本方案對于要存儲的數(shù)據(jù)進行分布式并行處理，支持超過400MB/s的持續(xù)數(shù)據(jù)存儲和讀取速率，支持各種PCI和cPCI總線的數(shù)據(jù)采集與回放卡，使得高端數(shù)據(jù)采集應(yīng)用的實時數(shù)據(jù)存儲和回放成為可能。
文檔編號G06F17/00GK2791752SQ200520070519
公開日2006年6月28日 申請日期2005年4月4日 優(yōu)先權(quán)日2005年4月4日
發(fā)明者袁定伍 申請人:蘇州鷂鷹數(shù)據(jù)技術(shù)有限公司