專利名稱：高速數(shù)字信號采集回放卡的制作方法
技術(shù)領(lǐng)域：
本實用新型屬于數(shù)據(jù)采集領(lǐng)域，特別面向國防、航空航天等高端數(shù)字信號通信領(lǐng)域，涉及對高頻數(shù)字信號實時采集與處理技術(shù)。
背景技術(shù)：
數(shù)字信號采集技術(shù)是以一定的時鐘頻率采集數(shù)字電平信號的技術(shù)，廣泛應(yīng)用于國防、航空航天、遙感、科學(xué)試驗、通信及工業(yè)控制等諸多領(lǐng)域?，F(xiàn)有數(shù)字信號采集系統(tǒng)存在著采集速率低、支持信號種類單一、實時性差、不能同時支持采集與回放功能等缺點，多用于工業(yè)控制領(lǐng)域。隨著國防、航空航天技術(shù)的飛速發(fā)展，對數(shù)字信號采集提出了更高的要求，即更高的采集速率，更多信號類型的支持以及更強的實時性能。上述要求是現(xiàn)有的數(shù)字信號采集系統(tǒng)不能滿足的。

發(fā)明內(nèi)容
本實用新型的目的是為了克服已有技術(shù)的不足之處，提出一種高速數(shù)字信號采集解決方案，設(shè)計出適應(yīng)于各種高端數(shù)字信號采集應(yīng)用的硬件采集回放卡，實現(xiàn)多種高速數(shù)字信號的實時采集與回放，支持高達300Mbps的數(shù)字信號采集速率，使得高端數(shù)字信號采集應(yīng)用成為可能。
為達到上述目的，本實用新型采用的技術(shù)方案是一種高速數(shù)字信號采集回放卡，其電路由數(shù)字信號采集模塊、數(shù)字信號回放模塊、數(shù)字信號電平轉(zhuǎn)換模塊、緩沖管理模塊及系統(tǒng)總線接口模塊五部分組成；所述數(shù)字信號采集模塊包括信號接口開關(guān)和串/并轉(zhuǎn)換邏輯，信號接口開關(guān)接收一路同步時鐘信號和一路數(shù)據(jù)信號，對TTL、LvTTL、CMOS及ECL四種不同電平類型信號通過設(shè)置開關(guān)進行識別與選擇，并利用同步時鐘信號的上升沿或下降沿進行信號采集；對采集的串行數(shù)字信號，串/并轉(zhuǎn)換邏輯采用兩片MC100E445芯片實現(xiàn)串行數(shù)據(jù)到并行數(shù)據(jù)的轉(zhuǎn)換；所述數(shù)字信號回放模塊包括并/串轉(zhuǎn)換邏輯、信號接口開關(guān)和時鐘控制電路，并/串轉(zhuǎn)換邏輯采用兩片MC100E446芯片，將從計算機系統(tǒng)回放讀取的并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)，通過信號接口開關(guān)回放一路同步時鐘信號和一路數(shù)據(jù)信號，時鐘控制電路產(chǎn)生數(shù)據(jù)回放同步時鐘，信號接口開關(guān)以用戶指定的信號類型設(shè)置開關(guān)，將回放數(shù)據(jù)以用戶指定的電平類型進行回放；所述數(shù)字信號電平轉(zhuǎn)換模塊包括采集信號電平轉(zhuǎn)換邏輯和回放信號電平轉(zhuǎn)換邏輯，采集信號電平轉(zhuǎn)換邏輯將采集的信號電平轉(zhuǎn)換成ECL電平信號進行卡內(nèi)傳輸；回放信號電平轉(zhuǎn)換邏輯將卡內(nèi)回放的ECL電平信號轉(zhuǎn)換成指定的信號電平信號進行輸出；所述緩沖管理模塊包括數(shù)據(jù)緩存FIFO和數(shù)據(jù)交叉開關(guān)，數(shù)據(jù)交叉開關(guān)采用EPM7064實現(xiàn)對數(shù)據(jù)緩沖的控制以及與外部電路的接口，實現(xiàn)數(shù)據(jù)緩沖FIFO與外部的高速數(shù)據(jù)通路；所述系統(tǒng)總線接口模塊包括PCI/cPCI總線控制器和PCI/cPCI總線控制邏輯，PCI/cPCI總線控制器實現(xiàn)與PCI/cPCI總線的接口，PCI/cPCI總線控制邏輯實現(xiàn)對PCI/cPCI總線控制器的控制接口，將所述數(shù)字信號采集模塊采集的數(shù)據(jù)傳送給計算機系統(tǒng)或從計算機系統(tǒng)獲取數(shù)據(jù)，通過所述的數(shù)字信號回放模塊發(fā)送出去。
上述技術(shù)方案中的有關(guān)內(nèi)容解釋如下1、上述方案中，所述數(shù)字信號回放模塊中時鐘控制電路以16MHz的恒溫晶振作為基準時鐘，并采用SY89429V頻率綜合器作為可編程時鐘，以實現(xiàn)在32～180MHz范圍內(nèi)任意頻率的信號回放。
本實用新型工作原理是所述數(shù)字信號采集模塊接收一路高速數(shù)字電平信號與一路時鐘信號，根據(jù)時鐘信號的跳變沿實施對數(shù)字信號的采集，對采集的串行數(shù)字信號經(jīng)過串/并轉(zhuǎn)換后，通過所說的總線接口模塊發(fā)送給后端計算機系統(tǒng)；所述數(shù)字信號回放模塊通過所說的總線接口模塊獲取回放數(shù)據(jù)，經(jīng)過并/串轉(zhuǎn)換，以特定的時鐘頻率將數(shù)據(jù)串行發(fā)送出去；所述數(shù)字信號電平轉(zhuǎn)換模塊實現(xiàn)多種信號電平的轉(zhuǎn)換，針對不同的信號電平，數(shù)字信號電平轉(zhuǎn)換模塊統(tǒng)一轉(zhuǎn)換成速度高、失真小的ECL電平信號進行卡內(nèi)傳輸；所述緩沖管理模塊實現(xiàn)高速采集數(shù)據(jù)的緩存，以保證高速數(shù)據(jù)流在處理及傳輸過程中保持連續(xù)性；所述系統(tǒng)總線接口模塊實現(xiàn)與計算機系統(tǒng)的數(shù)據(jù)交換功能，通過PCI/cPCI總線與計算機系統(tǒng)實現(xiàn)數(shù)據(jù)交換，將所說的數(shù)字信號采集模塊采集的數(shù)據(jù)傳送給計算機系統(tǒng)或從計算機系統(tǒng)獲取數(shù)據(jù)，通過所述數(shù)字信號回放模塊發(fā)送出去。
本實用新型能實現(xiàn)多種數(shù)字信號類型的高速采集與回放，支持TTL、LvTTL、CMOS、ECL四種信號電平，支持0～300Mbps的數(shù)字信號采集與32～180Mbps的信號回放。其主要技術(shù)指標如下1、支持信號類型TTL、LvTTL、CMOS、ECL
2、采集速率 0～300Mbps3、回放速率 32～180Mbps4、總線傳輸速率 ＞100MB/s本實用新型可應(yīng)用于以下領(lǐng)域1、雷達與聲納數(shù)字信號接收2、衛(wèi)星數(shù)字通信3、遙感數(shù)據(jù)接收4、無線通信5、科學(xué)試驗6、工業(yè)控制
圖1本實用新型高速數(shù)字信號采集回放卡的硬件構(gòu)成框圖。
具體實施方式
以下結(jié)合附圖及實施例對本實用新型作進一步描述實施例一種高速數(shù)字信號采集回放卡，其硬件由數(shù)字信號采集模塊I、數(shù)字信號回放模塊II、數(shù)字信號電平轉(zhuǎn)換模塊III、緩沖管理模塊IV、系統(tǒng)總線接口模塊V五部分組成，如圖1所示。
各模塊的組成及功能說明如下I、數(shù)字信號采集模塊，包括信號接口開關(guān)和串/并轉(zhuǎn)換邏輯，其中1)信號接口開關(guān)信號接口開關(guān)實現(xiàn)對不同電平類型信號的識別與選擇，根據(jù)不同的輸入信號電平類型設(shè)置開關(guān)，針對不同的信號電平分別進行不同的處理。本實用新型設(shè)計的硬件支持TTL、LvTTL、CMOS及ECL四種電平信號的采集，而傳統(tǒng)的數(shù)據(jù)采集卡一般只支持一至二種信號電平。為了實現(xiàn)對多種電平信號的支持，系統(tǒng)引入信號接口開關(guān)概念，通過信號接口開關(guān)支持多種信號電平，包括正電平信號(如TTL、LvTTL、CMOS)和負電平信號(ECL)。
信號接口開關(guān)接收一路同步時鐘信號和一路數(shù)據(jù)信號，根據(jù)同步時鐘信號實現(xiàn)對數(shù)據(jù)的采集，硬件根據(jù)同步時鐘的跳變沿對數(shù)據(jù)信號進行采集，由于本實用新型主要針對高頻數(shù)字信號的采集，高頻信號在傳輸過程中很容易產(chǎn)生失真與偏移，例如信號傳輸線纜的長度都有可能對信號產(chǎn)生影響，因此，硬件設(shè)計成可靈活設(shè)置在同步時鐘信號的上升沿或下降沿進行信號采集，很大程度上解決了信號在傳輸過程中引起的偏移與失真。
2)串/并轉(zhuǎn)換邏輯串/并轉(zhuǎn)換邏輯實現(xiàn)串行數(shù)據(jù)到并行數(shù)據(jù)的轉(zhuǎn)換，系統(tǒng)采集的信號為串行數(shù)據(jù)信號，必須通過串/并轉(zhuǎn)換邏輯將采集的串行數(shù)據(jù)流轉(zhuǎn)換成并行數(shù)據(jù)，方便數(shù)據(jù)存儲到計算機系統(tǒng)或其他信號分析軟件進行處理。同時，通過串/并轉(zhuǎn)換邏輯，也可以降低信號的頻率，例如，300MHz的串行數(shù)字信號轉(zhuǎn)換為8位并行數(shù)字信號后，頻率降為37.5MHz，使得信號在卡內(nèi)傳輸時失真更小，這也是本實用新型在數(shù)據(jù)采集的一開始就進行串/并轉(zhuǎn)換的一個原因。
串/并轉(zhuǎn)換通過兩片MC100E445芯片實現(xiàn)，MC100E445是一種高速4位串/并轉(zhuǎn)換芯片，我們使用兩片MC100E445芯片實現(xiàn)8位的串/并轉(zhuǎn)換，串/并轉(zhuǎn)換邏輯輸入串行數(shù)字信號和同步時鐘信號，輸出8路并行數(shù)據(jù)信號和8分頻時鐘同步信號。
II、數(shù)字信號回放模塊，包括并/串轉(zhuǎn)換邏輯、信號接口開關(guān)和時鐘控制電路，其中1)并/串轉(zhuǎn)換邏輯并/串轉(zhuǎn)換邏輯實現(xiàn)并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換，系統(tǒng)進行回放的信號為從計算機系統(tǒng)讀取的并行數(shù)據(jù)，必須將并行數(shù)據(jù)經(jīng)過并/串轉(zhuǎn)換，以串行數(shù)據(jù)的形式回放出去。
并/串轉(zhuǎn)換過程實際上是上述串/并轉(zhuǎn)換過程的逆過程，通過兩片MC100E446芯片實現(xiàn)，MC100E446是一種高速4位并/串轉(zhuǎn)換芯片，為實現(xiàn)8位并/串轉(zhuǎn)換，我們采用兩片MC100E446芯片實現(xiàn)，并/串轉(zhuǎn)換邏輯輸入8路并行數(shù)字信號和同步時鐘信號，輸出1路串行數(shù)據(jù)信號和8倍頻時鐘同步信號。
2)信號接口開關(guān)信號接口開關(guān)實現(xiàn)對數(shù)據(jù)以不同的信號電平類型進行回放，根據(jù)用戶指定的信號類型設(shè)置開關(guān)，將回放數(shù)據(jù)以用戶指定的電平類型(TTL、LvTTL、ECL、CMOS)進行回放。
信號接口開關(guān)回放一路同步時鐘信號和一路數(shù)據(jù)信號，在時鐘的跳變沿進行數(shù)據(jù)信號的回放，硬件可根據(jù)用戶指定的時鐘沿(時鐘上升沿或下降沿)進行信號回放。
3)時鐘控制電路時鐘控制電路產(chǎn)生數(shù)據(jù)回放同步時鐘，數(shù)據(jù)回放模塊根據(jù)回放同步時鐘實現(xiàn)數(shù)據(jù)的回放操作，傳統(tǒng)的數(shù)字信號回放卡一般只支持以一個或若干個固定的頻率對信號進行回放，為了改進傳統(tǒng)數(shù)字信號回放卡的缺陷，我們引入了可編程時鐘的硬件設(shè)計，以實現(xiàn)在32～180MHz范圍內(nèi)任意頻率的信號回放。用戶可以通過軟件靈活地對回放硬件進行設(shè)定，設(shè)置信號回放的時鐘頻率。
為了能產(chǎn)生高精度的同步時鐘，電路中選用16MHz的恒溫晶振作為基準時鐘，同時選用SYNERGY的SY89429V頻率綜合器作為可編程時鐘，SY89429V具有25～400MHz時鐘輸出能力，輸出時鐘的抖動峰值僅為25ps，此外SY89429提供了數(shù)據(jù)和控制輸入口，對它的控制極為方便。該電路的輸出頻率fout與輸入頻率fin的關(guān)系如下fout＝(fin/8)(M/N)式中M和N是通過接口寫入SY89429的兩個數(shù)值，根據(jù)設(shè)置不同的M和N值，即可得到25～400MHz的時鐘輸出。
III、數(shù)字信號電平轉(zhuǎn)換模塊，包括TTL轉(zhuǎn)ECL邏輯和ECL轉(zhuǎn)TTL邏輯，其中1)TTL轉(zhuǎn)ECL邏輯本技術(shù)新型處理多種電平的高頻信號，為了統(tǒng)一設(shè)計，在卡內(nèi)信號傳輸統(tǒng)一使用信號質(zhì)量好，失真小的ECL信號電平。ECL信號為負電平信號，而TTL、LvTTL、CMOS信號為正電平信號，針對這幾種類型信號的采集，首先將它通過電平轉(zhuǎn)換邏輯將其轉(zhuǎn)換成ECL信號進行處理，既降低硬件設(shè)計的復(fù)雜度又提高了信號傳輸?shù)馁|(zhì)量。
TTL轉(zhuǎn)ECL邏輯我們選用Micrel公司的SY100ELT24進行實現(xiàn)。SY100ELT24是一種高效的TTL電平信號到叉分ECL電平信號的轉(zhuǎn)換器，輸入TTL電平，經(jīng)過轉(zhuǎn)化，輸出叉分ECL信號。SY100ELT24具有信號電平好，轉(zhuǎn)換效率高(500ps延時)的特點。
2)ECL轉(zhuǎn)TTL邏輯在進行信號回放時，由于板內(nèi)信號傳輸采用統(tǒng)一的ECL電平信號，當要以其他信號電平形式進行回放時，必須將ECL信號轉(zhuǎn)換成指定的信號電平信號進行輸出。
我們選用Micrel公司的SY100ELT25實現(xiàn)ECL信號到TTL信號的轉(zhuǎn)換，SY100ELT25是一種高效的叉分ECL電平信號到TTL電平信號的轉(zhuǎn)換器，輸入叉分ECL信號，輸出TTL電平信號，SY100ELT25具有2.6ns的傳輸延時。
IV、緩沖管理模塊，包括數(shù)據(jù)緩存FIFO和數(shù)據(jù)交叉開關(guān)，其中
1)數(shù)據(jù)緩存FIFO本技術(shù)新型實現(xiàn)高速數(shù)字信號的處理，要求能對高速數(shù)據(jù)的實時處理，要求有大容量的數(shù)據(jù)緩沖FIFO對數(shù)據(jù)進行緩沖處理，以避免由于系統(tǒng)暫時性的性能瓶頸而造成采集數(shù)據(jù)的溢出。
我們選用IDT公司的IDT72V3694作為卡上數(shù)據(jù)緩沖，IDT72V3694是一款雙向32K×36×2的FIFO芯片，可以提供高達256KB的高速數(shù)據(jù)緩沖，訪問時間6.5ns，是一款高速、低功耗(3.3V)的FIFO器件，內(nèi)部兩個獨立的時鐘提供FIFO的雙向操作。數(shù)據(jù)緩沖FIFO與PCI總線控制器FIFO以及應(yīng)用軟件的緩存構(gòu)成一個多級的數(shù)據(jù)緩沖機制，實現(xiàn)了高速數(shù)據(jù)的實時處理，避免了數(shù)據(jù)溢出。
2)數(shù)據(jù)交叉開關(guān)數(shù)據(jù)交叉開關(guān)實現(xiàn)對數(shù)據(jù)緩沖的控制以及與外部電路的接口，我們選用Altera的FPGA器件EPM7064實現(xiàn)。對FIFO的讀寫時序，標志信號進行控制管理，實現(xiàn)數(shù)據(jù)緩沖FIFO與外部的高速數(shù)據(jù)通路。
V、系統(tǒng)總線接口模塊，包括PCI總線控制器和PCI總線控制邏輯，其中1)PCI總線控制器PCI總線控制器實現(xiàn)與PCI總線的接口，目前有32位和64位的PCI協(xié)議控制器。在本實用新型設(shè)計的高速數(shù)據(jù)采集回放卡中，要提供300Mbps的數(shù)據(jù)吞吐率，從滿足系統(tǒng)需求及考慮系統(tǒng)成本的前提出發(fā)，我們選用了32位33MHz的PCI協(xié)議控制器，提供1Gbps的峰值傳輸速度。
2)PCI總線控制邏輯PCI總線控制邏輯實現(xiàn)對PCI總線控制器的控制接口，我們采用Altera公司的可編程邏輯器件EPM7256對PCI總線控制器的Add-On接口進行控制，實現(xiàn)了卡上寄存器訪問，高速DMA數(shù)據(jù)通路，中斷管理等控制功能。
上述實施例只為說明本實用新型的技術(shù)構(gòu)思及特點，其目的在于讓熟悉此項技術(shù)的人士能夠了解本實用新型的內(nèi)容并據(jù)以實施，并不能以此限制本實用新型的保護范圍。凡根據(jù)本實用新型精神實質(zhì)所作的等效變化或修飾，都應(yīng)涵蓋在本實用新型的保護范圍之內(nèi)。
權(quán)利要求1.一種高速數(shù)字信號采集回放卡，其特征在于電路由數(shù)字信號采集模塊、數(shù)字信號回放模塊、數(shù)字信號電平轉(zhuǎn)換模塊、緩沖管理模塊及系統(tǒng)總線接口模塊五部分組成；所述數(shù)字信號采集模塊包括信號接口開關(guān)和串/并轉(zhuǎn)換邏輯，信號接口開關(guān)接收一路同步時鐘信號和一路數(shù)據(jù)信號，對TTL、LvTTL、CMOS及ECL四種不同電平類型信號通過設(shè)置開關(guān)進行識別與選擇，并利用同步時鐘信號的上升沿或下降沿進行信號采集；對采集的串行數(shù)字信號，串/并轉(zhuǎn)換邏輯采用兩片MC100E445芯片實現(xiàn)串行數(shù)據(jù)到并行數(shù)據(jù)的轉(zhuǎn)換；所述數(shù)字信號回放模塊包括并/串轉(zhuǎn)換邏輯、信號接口開關(guān)和時鐘控制電路，并/串轉(zhuǎn)換邏輯采用兩片MC100E446芯片，將從計算機系統(tǒng)回放讀取的并行數(shù)據(jù)轉(zhuǎn)換成串行數(shù)據(jù)，通過信號接口開關(guān)回放一路同步時鐘信號和一路數(shù)據(jù)信號，時鐘控制電路產(chǎn)生數(shù)據(jù)回放同步時鐘，信號接口開關(guān)以用戶指定的信號類型設(shè)置開關(guān)，將回放數(shù)據(jù)以用戶指定的電平類型進行回放；所述數(shù)字信號電平轉(zhuǎn)換模塊包括采集信號電平轉(zhuǎn)換邏輯和回放信號電平轉(zhuǎn)換邏輯，采集信號電平轉(zhuǎn)換邏輯將采集的信號電平轉(zhuǎn)換成ECL電平信號進行卡內(nèi)傳輸；回放信號電平轉(zhuǎn)換邏輯將卡內(nèi)回放的ECL電平信號轉(zhuǎn)換成指定的信號電平信號進行輸出；所述緩沖管理模塊包括數(shù)據(jù)緩存FIFO和數(shù)據(jù)交叉開關(guān)，數(shù)據(jù)交叉開關(guān)采用EPM7064實現(xiàn)對數(shù)據(jù)緩沖的控制以及與外部電路的接口，實現(xiàn)數(shù)據(jù)緩沖FIFO與外部的高速數(shù)據(jù)通路；所述系統(tǒng)總線接口模塊包括PCI/cPCI總線控制器和PCI/cPCI總線控制邏輯，PCI/cPCI總線控制器實現(xiàn)與PCI/cPCI總線的接口，PCI/cPCI總線控制邏輯實現(xiàn)對PCI/cPCI總線控制器的控制接口，將所述數(shù)字信號采集模塊采集的數(shù)據(jù)傳送給計算機系統(tǒng)或從計算機系統(tǒng)獲取數(shù)據(jù)，通過所述的數(shù)字信號回放模塊發(fā)送出去。
2.根據(jù)權(quán)利要求1所述的高速數(shù)字信號采集回放卡，其特征在于所述數(shù)字信號回放模塊中時鐘控制電路以16MHz的恒溫晶振作為基準時鐘，并采用SY89429V頻率綜合器作為可編程時鐘，以實現(xiàn)在32～180MHz范圍內(nèi)任意頻率的信號回放。
專利摘要一種高速數(shù)字信號采集回放卡，其特征在于電路由數(shù)字信號采集模塊、數(shù)字信號回放模塊、數(shù)字信號電平轉(zhuǎn)換模塊、緩沖管理模塊及系統(tǒng)總線接口模塊五部分組成，數(shù)字信號采集模塊包括信號接口開關(guān)和串/并轉(zhuǎn)換邏輯；數(shù)字信號回放模塊包括并/串轉(zhuǎn)換邏輯、信號接口開關(guān)和時鐘控制電路；數(shù)字信號電平轉(zhuǎn)換模塊包括采集信號電平轉(zhuǎn)換邏輯和回放信號電平轉(zhuǎn)換邏輯；緩沖管理模塊包括數(shù)據(jù)緩存FIFO和數(shù)據(jù)交叉開關(guān)；系統(tǒng)總線接口模塊包括PCI/cPCI總線控制器和PCI/cPCI總線控制邏輯。本實用新型能實現(xiàn)多種數(shù)字信號類型的高速采集與回放，支持TTL、LvTTL、CMOS、ECL四種信號電平，支持0～300Mbps的數(shù)字信號采集與32～180Mbps的信號回放，總線傳輸速率＞100MB/s。
文檔編號G06F3/00GK2791739SQ200520070518
公開日2006年6月28日 申請日期2005年4月4日 優(yōu)先權(quán)日2005年4月4日
發(fā)明者袁定伍 申請人:蘇州鷂鷹數(shù)據(jù)技術(shù)有限公司