專(zhuān)利名稱：串行接口電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于從CPU(中央處理裝置)訪問(wèn)外圍電路的串行接口電路，尤其涉及降低CPU訪問(wèn)時(shí)的開(kāi)銷(xiāo)的串行接口電路。
背景技術(shù)：
由于半導(dǎo)體工藝的微細(xì)化，造成晶體管的截止漏電流增大，導(dǎo)致LSI(大規(guī)模集成電路)在停止時(shí)鐘或輸入輸出動(dòng)作的待機(jī)狀態(tài)下的消耗電流大到了無(wú)法忽視的程度。尤其對(duì)于由電池供電的便攜設(shè)備，減小該消耗電流已成為重大的課題。作為減小待機(jī)時(shí)的消耗電流的方法，最有效的是切斷對(duì)LSI供電的電源。
在切斷電源的情況下，當(dāng)完全切斷整個(gè)LSI的電源時(shí)，由于可以采用常規(guī)的電源接通和切斷步驟，故不會(huì)發(fā)生問(wèn)題。但是，當(dāng)像例如具有內(nèi)置計(jì)時(shí)功能的LSI那樣不能完全切斷LSI的電源時(shí)，需要分為必須始終接通電源的區(qū)域(備份區(qū)域)和可以切斷電源的區(qū)域(斷電區(qū)域)，使其具有在待機(jī)時(shí)切斷斷電區(qū)域的電源的備份模式。
如果LSI內(nèi)部具有備份區(qū)域和斷電區(qū)域，則會(huì)造成因半導(dǎo)體工藝的微細(xì)化而引起的耐壓降低、或由于不同電源間的電流流入而引起的柵氧化膜破壞，所以必須設(shè)置針對(duì)接口信號(hào)線的電磁破壞的保護(hù)電路。然而，隨著信號(hào)線的增加，附加于該每一根信號(hào)線上的保護(hù)電路的面積大小也變得無(wú)法忽視。
解決這一問(wèn)題的方法之一是，將備份區(qū)域和斷電區(qū)域之間的接口由并行方式改為串行方式，以抑制信號(hào)線的增加并減小保護(hù)電路的面積。
圖2是現(xiàn)有的具有串行接口電路的LSI的局部結(jié)構(gòu)圖。圖2的左半部分是包含CPU1的斷電區(qū)域，右半部分是包含未圖示的內(nèi)置計(jì)時(shí)器等的備份區(qū)域。
在斷電區(qū)域中，設(shè)有用于與備份區(qū)域之間串行傳送32位數(shù)據(jù)的移位寄存器(SR)11、用于傳送指定備份區(qū)域一側(cè)的寄存器的2位地址的移位寄存器12、和用于傳送對(duì)備份區(qū)域進(jìn)行讀寫(xiě)指定的1位控制信號(hào)的移位寄存器13。移位寄存器11～13串聯(lián)連接，按照由控制塊14所提供的移位時(shí)鐘SCK，與備份區(qū)域一側(cè)之間串行收發(fā)35位的信號(hào)。
移位寄存器11構(gòu)成為可以與連接CPU1的系統(tǒng)總線2之間并行地收發(fā)讀出數(shù)據(jù)RD和寫(xiě)入數(shù)據(jù)WD。移位寄存器12可以并行輸入來(lái)自系統(tǒng)總線2的地址信號(hào)AD。另外，移位寄存器13可以設(shè)置控制信號(hào)W/R，其中，該控制信號(hào)W/R用于進(jìn)行由控制塊14提供的讀寫(xiě)的指定。
控制塊14根據(jù)由CPU1經(jīng)系統(tǒng)總線2所提供的控制信號(hào)W/R、動(dòng)作使能信號(hào)EN、系統(tǒng)時(shí)鐘CLK等對(duì)移位寄存器11～13進(jìn)行并行數(shù)據(jù)的輸入輸出或串行數(shù)據(jù)的移位控制，同時(shí)進(jìn)行向備份區(qū)域一側(cè)輸出動(dòng)作使能信號(hào)REN、或者時(shí)鐘信號(hào)RCK。
另一方面，在備份區(qū)域中，設(shè)有與斷電區(qū)域一側(cè)的移位寄存器11～13相對(duì)應(yīng)的移位寄存器51、52、53。即，移位寄存器51與斷電區(qū)域之間串行收發(fā)32位數(shù)據(jù)、移位寄存器52串行收發(fā)2位數(shù)據(jù)、移位寄存器53收發(fā)1位的控制信號(hào)。經(jīng)信號(hào)線25傳送的串行寫(xiě)入數(shù)據(jù)SWD從斷電區(qū)域一側(cè)的移位寄存器13公共地提供給上述移位寄存器51～53的串行輸入端。移位寄存器51～53的串行輸出端與選擇器(SEL)54的輸入端相連接，且移位寄存器53的輸出端與控制塊55相連接。
移位寄存器51～53與選擇器54按照控制塊55的控制與斷電區(qū)域之間串行地進(jìn)行數(shù)據(jù)傳送。即，控制塊55根據(jù)由斷電區(qū)域的控制塊14所發(fā)出的動(dòng)作使能信號(hào)REN和時(shí)鐘信號(hào)RCK、以及經(jīng)移位寄存器13、53所提供的控制信號(hào)W/R，生成各移位寄存器51～53的移位時(shí)鐘C51、C52、C53，同時(shí)順次輸出選擇器54的選擇信號(hào)S54、移位寄存器51的加載信號(hào)L51等。由選擇器54選擇并輸出的串行讀出數(shù)據(jù)SRD經(jīng)信號(hào)線65提供給斷電區(qū)域一側(cè)的移位寄存器11。
另外，在備份區(qū)域中，設(shè)置有可從斷電區(qū)域一側(cè)由地址信號(hào)AD指定的4個(gè)寄存器(計(jì)時(shí)寄存器56、控制寄存器57、比較寄存器58、狀態(tài)寄存器59)。計(jì)時(shí)寄存器56的值根據(jù)例如周期為1秒的記數(shù)信號(hào)CNT來(lái)逐一累加?？刂萍拇嫫?7控制計(jì)時(shí)寄存器56的動(dòng)作開(kāi)始/停止。比較寄存器58用于設(shè)定當(dāng)計(jì)時(shí)寄存器56的值達(dá)到規(guī)定值時(shí)產(chǎn)生中斷的該規(guī)定值。此外，狀態(tài)寄存器59表示備份區(qū)域的工作狀態(tài)等。
寄存器56～59的輸出端與選擇器60的輸入端相連接，該選擇器60的輸出端則連接于移位寄存器51的并行輸入端。移位寄存器51的并行輸出端與寄存器56～59的輸入端公共連接。移位寄存器52的并行輸出端與選擇器60的選擇端和譯碼器(DEC)61的輸入端相連接。當(dāng)提供來(lái)自控制塊55的動(dòng)作使能信號(hào)E61時(shí)，譯碼器61對(duì)移位寄存器52輸出的地址AD進(jìn)行譯碼，并控制對(duì)相應(yīng)的寄存器56～59的寫(xiě)入。
另外，計(jì)時(shí)寄存器56和比較寄存器58的值提供給比較器(CMP)62，當(dāng)上述值相等時(shí)，該比較器62向斷電區(qū)域輸出中斷信號(hào)INT。并且，連接這些斷電區(qū)域和備份區(qū)域的信號(hào)線25、65等上設(shè)有對(duì)接收端的電磁破壞的保護(hù)電路(PD)。
在上述具有串行接口電路的LSI中，當(dāng)例如CPU1讀出備份區(qū)域內(nèi)的計(jì)時(shí)寄存器56的值時(shí)，將分配給該計(jì)時(shí)寄存器56的地址(例如2進(jìn)制“00”)設(shè)置為地址信號(hào)AD，并將控制信號(hào)W/R和動(dòng)作使能信號(hào)EN分別設(shè)為“L”和“H”。
據(jù)此，根據(jù)來(lái)自控制塊14的加載信號(hào)L11將系統(tǒng)總線2上的寫(xiě)入數(shù)據(jù)WD、地址信號(hào)AD、和控制信號(hào)W/R分別載入移位寄存器11、12、13中。與此同時(shí)，控制塊14向備份區(qū)域的控制塊55輸出動(dòng)作使能信號(hào)REN和時(shí)鐘信號(hào)RCK。
另外，載入到移位寄存器11～13的各信號(hào)根據(jù)控制塊14所提供的移位時(shí)鐘SCK順次移位，并作為35位的串行寫(xiě)入數(shù)據(jù)SWD傳送至備份區(qū)域。
在備份區(qū)域的控制塊55中，根據(jù)動(dòng)作使能信號(hào)REN和時(shí)鐘信號(hào)RCK，首先通過(guò)移位時(shí)鐘C53將控制信號(hào)W/R載入到移位寄存器53，然后，通過(guò)移位時(shí)鐘C52將地址信號(hào)AD載入到移位寄存器52。在此階段，載入到移位寄存器53的控制信號(hào)W/R作為動(dòng)作使能信號(hào)E61提供給譯碼器61。此時(shí)，控制信號(hào)W/R為“L”，因此，譯碼器61的動(dòng)作被禁止。另一方面，地址信號(hào)AD為“00”，所以計(jì)時(shí)寄存器56被選擇器60所選擇，并且根據(jù)來(lái)自控制塊55的加載信號(hào)L51將該計(jì)時(shí)寄存器56的記數(shù)值并行設(shè)置在移位寄存器51上。從控制塊55向選擇器54輸出用于選擇移位寄存器51的選擇信號(hào)S54，同時(shí)對(duì)該移位寄存器51提供移位時(shí)鐘C51。據(jù)此，置于移位寄存器51中的計(jì)時(shí)寄存器56的值作為串行讀出數(shù)據(jù)SRD向斷電區(qū)域傳送。
當(dāng)向斷電區(qū)域的移位寄存器11移入計(jì)時(shí)寄存器56的值并輸入的時(shí)刻，斷電區(qū)域與備份區(qū)域的串行數(shù)據(jù)傳送停止。隨后，CPU1通過(guò)系統(tǒng)總線2并行讀出移位寄存器11的內(nèi)容。
專(zhuān)利文獻(xiàn)1美國(guó)專(zhuān)利第6,260,086號(hào)說(shuō)明書(shū)然而，在上述串行接口電路中，在斷電區(qū)域與備份區(qū)域間進(jìn)行串行數(shù)據(jù)傳送的期間，CPU1將動(dòng)作使能信號(hào)EN設(shè)為“H”的同時(shí)，必須根據(jù)讀出或?qū)懭雱?dòng)作將控制信號(hào)W/R設(shè)為“L”或“H”。因此，在進(jìn)行數(shù)據(jù)的串行傳送期間，CPU1無(wú)法進(jìn)行其它處理而處于待機(jī)狀態(tài)，從而因CPU的開(kāi)銷(xiāo)導(dǎo)致處理能力低于并行接口方式。

發(fā)明內(nèi)容
本發(fā)明的目的在于降低串行接口電路的CPU開(kāi)銷(xiāo)。
本發(fā)明涉及在包含CPU的內(nèi)核部分與外圍電路內(nèi)的寄存器之間串行傳送數(shù)據(jù)的串行接口電路，其特征在于，包括鏡像寄存器(mirrorregister)，對(duì)應(yīng)于上述寄存器設(shè)置在上述內(nèi)核部分內(nèi)，并通過(guò)系統(tǒng)總線與上述CPU相連接；第1移位寄存器，設(shè)置于上述內(nèi)核部分中，保持來(lái)自上述CPU的指定上述寄存器的地址信號(hào)、對(duì)上述寄存器進(jìn)行讀寫(xiě)的動(dòng)作種類(lèi)信號(hào)、以及在寫(xiě)入動(dòng)作時(shí)的寫(xiě)入數(shù)據(jù)，并根據(jù)時(shí)鐘信號(hào)向第1信號(hào)線串行輸出，同時(shí)根據(jù)該時(shí)鐘信號(hào)對(duì)從第2信號(hào)線串行提供的信息進(jìn)行移位并保持；第1控制電路，設(shè)于上述內(nèi)核部分中，生成上述時(shí)鐘信號(hào)，同時(shí)生成在讀出動(dòng)作時(shí)將由上述第2信號(hào)線提供并保持于上述第1移位寄存器中的信息寫(xiě)入到相應(yīng)的上述鏡像寄存器中的時(shí)序信號(hào)；第2移位寄存器，設(shè)于上述外圍電路中，根據(jù)上述時(shí)鐘信號(hào)將由上述第1信號(hào)線所提供的信息移位并進(jìn)行保持，同時(shí)根據(jù)該時(shí)鐘信號(hào)將提供給上述內(nèi)核部分的信息串行輸出給上述第2信號(hào)線；和第2控制電路，設(shè)于上述外圍電路中，生成將上述第2移位寄存器所保持的上述寫(xiě)入數(shù)據(jù)寫(xiě)入到相應(yīng)的上述寄存器的時(shí)序信號(hào)、或?qū)⒃摷拇嫫鞯膬?nèi)容向該第2移位寄存器輸出的時(shí)序信號(hào)。
在本發(fā)明中，在包含CPU的內(nèi)核部分設(shè)有與外圍電路中的寄存器相對(duì)應(yīng)的鏡像寄存器，同時(shí)設(shè)有用于在該鏡像寄存器和外圍電路中的寄存器之間傳送數(shù)據(jù)的第1和第2移位寄存器，并通過(guò)第1和第2信號(hào)線進(jìn)行串行數(shù)據(jù)的傳送。另外，鏡像寄存器通過(guò)系統(tǒng)總線與CPU相連接。據(jù)此，在鏡像寄存器中保持與外圍電路中的寄存器相同的內(nèi)容，CPU通過(guò)系統(tǒng)總線并行地訪問(wèn)該鏡像寄存器，從而可以直接讀寫(xiě)外圍電路中的寄存器的內(nèi)容。據(jù)此，可以降低CPU的開(kāi)銷(xiāo)。


圖1是本發(fā)明實(shí)施例1的串行接口電路的結(jié)構(gòu)圖。
圖2是現(xiàn)有的具有串行接口電路的LSI的局部結(jié)構(gòu)圖。
圖3是表示由圖1的CPU一側(cè)讀出備份區(qū)域中的計(jì)時(shí)寄存器56時(shí)的動(dòng)作的時(shí)序圖。
圖4是由圖1的CPU向備份區(qū)域內(nèi)的計(jì)時(shí)寄存器56寫(xiě)入時(shí)的動(dòng)作的時(shí)序圖。
圖5是本發(fā)明實(shí)施例2的串行接口電路的結(jié)構(gòu)圖。
圖6是本發(fā)明實(shí)施例3的串行接口電路的結(jié)構(gòu)圖。
圖7是本發(fā)明實(shí)施例4的串行接口電路的結(jié)構(gòu)圖。
具體實(shí)施例方式
設(shè)有更新通知電路，在不進(jìn)行通過(guò)第1和第2信號(hào)線傳送串行信息的狀態(tài)下，當(dāng)更新外圍電路中的寄存器的值時(shí)，使向第2信號(hào)線輸出的信號(hào)電平翻轉(zhuǎn)；和更新檢測(cè)電路，在不進(jìn)行通過(guò)第1和第2信號(hào)線傳送串行信息的狀態(tài)下，當(dāng)?shù)?信號(hào)線電平翻轉(zhuǎn)時(shí)，輸出更新檢測(cè)信號(hào)，同時(shí)，第1控制電路當(dāng)提供了更新檢測(cè)信號(hào)時(shí)，代替CPU對(duì)外圍電路中的寄存器進(jìn)行讀出請(qǐng)求。據(jù)此，當(dāng)外圍電路中的寄存器的內(nèi)容被更新時(shí)，內(nèi)核部分的鏡像寄存器的內(nèi)容也被直接更新。因而，CPU始終可以讀出最新的寄存器內(nèi)容。
實(shí)施例1圖1是本發(fā)明實(shí)施例1的串行接口電路的結(jié)構(gòu)圖，其中，與圖2中相同的成分用相同的符號(hào)標(biāo)記。
圖1的左半部分是由CPU1和CPU接口(CPU-I/F)所構(gòu)成的內(nèi)核部分，是在待機(jī)狀態(tài)下停止供電的斷電區(qū)域。右半部分是由包含內(nèi)置時(shí)鐘(未圖示)的實(shí)時(shí)時(shí)鐘(RTC)等外圍電路部分以及RTC接口(RTC-I/F)所構(gòu)成的備份區(qū)域。其中，CPU-I/F和RTC-I/F構(gòu)成串行接口電路。
在斷電區(qū)域中，設(shè)有用于與備份區(qū)域之間串行傳送例如32位數(shù)據(jù)的移位寄存器11、用于傳送指定備份區(qū)域一側(cè)的寄存器的例如2位地址的移位寄存器12、和用于傳送指定對(duì)備份區(qū)域的讀寫(xiě)的1位控制信號(hào)的移位寄存器13。移位寄存器11～13串聯(lián)連接，按照由控制塊14提供的移位時(shí)鐘SCK，與備份區(qū)域一側(cè)之間進(jìn)行總計(jì)35位信號(hào)的串行收發(fā)。
移位寄存器11并行輸入來(lái)自系統(tǒng)總線的寫(xiě)入數(shù)據(jù)WD，并能夠并行輸出讀出數(shù)據(jù)RD。移位寄存器12可以并行輸入地址信號(hào)AD，移位寄存器13可以設(shè)置由控制塊15提供的進(jìn)行讀寫(xiě)指定的控制信號(hào)W/R。
控制塊15根據(jù)由CPU1通過(guò)系統(tǒng)總線提供的控制信號(hào)W/R、動(dòng)作使能信號(hào)EN、系統(tǒng)時(shí)鐘CLK等進(jìn)行對(duì)移位寄存器11～13的并行數(shù)據(jù)的輸入輸出和串行數(shù)據(jù)的移位控制，同時(shí)，還進(jìn)行斷電區(qū)域內(nèi)的各種時(shí)序控制、向備份區(qū)域一側(cè)輸出動(dòng)作使能信號(hào)REN或時(shí)鐘信號(hào)RCK。
另外，在斷電區(qū)域中，設(shè)有與備份區(qū)域一側(cè)的寄存器(即，計(jì)時(shí)寄存器56、控制寄存器57、比較寄存器58、和狀態(tài)寄存器59)相對(duì)應(yīng)的鏡像寄存器(計(jì)時(shí)寄存器16、控制寄存器17、比較寄存器18、和狀態(tài)寄存器19)。上述鏡像寄存器16～19的輸出端與選擇器20的輸入端相連接，該選擇器20的輸出端與系統(tǒng)總線相連接并輸出讀出數(shù)據(jù)RD。
在斷電區(qū)域中，設(shè)有用于切換地址信號(hào)AD的選擇器21。選擇器21對(duì)由系統(tǒng)總線提供的地址信號(hào)AD和用于指定計(jì)時(shí)寄存器16、56的固定地址(二進(jìn)制數(shù)“00”)進(jìn)行切換并輸出，因此，其輸出端與移位寄存器12的并行輸入端、選擇器20的選擇端、2位的寄存器(REG)22的輸入端相連接。寄存器22的輸出端與譯碼器23相連接。
當(dāng)提供了來(lái)自控制塊15的動(dòng)作使能信號(hào)E23時(shí)，譯碼器23對(duì)寄存器22所輸出的地址信號(hào)AD進(jìn)行譯碼并對(duì)相應(yīng)的鏡像寄存器16～19進(jìn)行寫(xiě)入控制。
在上述斷電區(qū)域中，還設(shè)有更新檢測(cè)電路24。更新檢測(cè)電路24通過(guò)與下述的備份區(qū)域中的更新通知電路63組合來(lái)檢測(cè)備份區(qū)域的計(jì)時(shí)寄存器56的記數(shù)值被更新的情況。即，在不執(zhí)行串行數(shù)據(jù)傳送的狀態(tài)下，當(dāng)計(jì)時(shí)寄存器56的記數(shù)值被更新時(shí)，更新通知電路63將輸出串行讀出數(shù)據(jù)SRD的信號(hào)線的邏輯電平翻轉(zhuǎn)。與此相對(duì)地，在不執(zhí)行串行數(shù)據(jù)傳送的狀態(tài)(即動(dòng)作使能信號(hào)REN為“L”)下，當(dāng)信號(hào)線65上的串行讀出數(shù)據(jù)SRD的邏輯電平翻轉(zhuǎn)時(shí)，更新檢測(cè)電路24輸出更新檢測(cè)信號(hào)DET。更新檢測(cè)信號(hào)DET提供給控制塊15，同時(shí)提供給選擇器21的選擇端。
另一方面，在備份區(qū)域中，設(shè)有對(duì)應(yīng)于斷電區(qū)域一側(cè)的移位寄存器11～13的移位寄存器51～53。即，移位寄存器51與斷電區(qū)域之間串行收發(fā)32位數(shù)據(jù)、移位寄存器52串行收發(fā)2位的地址、移位寄存器53收發(fā)1位的控制信號(hào)。從斷電區(qū)域一側(cè)的移位寄存器13將經(jīng)信號(hào)線25傳送的串行寫(xiě)入數(shù)據(jù)SWD公共地提供給上述移位寄存器51～53的串行輸入端。移位寄存器51～53的串行輸出端與選擇器54的輸入端相連接，且移位寄存器53的輸出端與控制塊55相連接。
移位寄存器51～53與選擇器54按照控制塊55的控制與斷電區(qū)域之間串行地進(jìn)行數(shù)據(jù)傳送。即，控制塊55根據(jù)由斷電區(qū)域的控制塊14所發(fā)出的動(dòng)作使能信號(hào)REN和時(shí)鐘信號(hào)RCK按照規(guī)定的順序向移位寄存器51～53提供移位時(shí)鐘C51、C52、C53，同時(shí)順次向選擇器54輸出選擇信號(hào)S54。由選擇器54輸出的串行讀出數(shù)據(jù)SRD經(jīng)更新通知電路63和信號(hào)線65提供給斷電區(qū)域一側(cè)的移位寄存器11。如上所述，當(dāng)動(dòng)作使能信號(hào)REN為“L”時(shí)一旦提供記數(shù)信號(hào)CNT，則更新通知電路63將由選擇器54輸出的串行讀出數(shù)據(jù)SRD的邏輯電平翻轉(zhuǎn)并輸出。另外，當(dāng)動(dòng)作使能信號(hào)REN為“H”時(shí)一旦提供記數(shù)信號(hào)CNT，則更新通知電路63存儲(chǔ)該狀態(tài)并在動(dòng)作使能信號(hào)REN返回到“L”后，將串行讀出數(shù)據(jù)SRD的邏輯電平翻轉(zhuǎn)并輸出。
另外，在備份區(qū)域中，設(shè)有來(lái)自斷電區(qū)域一側(cè)的可由地址信號(hào)AD指定的上述4個(gè)寄存器(計(jì)時(shí)寄存器56、控制寄存器57、比較寄存器58、和狀態(tài)寄存器59)。計(jì)時(shí)寄存器56的值根據(jù)在備份時(shí)也始終工作的振蕩電路(未圖示)所提供的周期為1秒的記數(shù)信號(hào)CNT來(lái)逐一累加。控制寄存器57控制計(jì)時(shí)寄存器56的動(dòng)作開(kāi)始/停止。比較寄存器58存儲(chǔ)用于當(dāng)計(jì)時(shí)寄存器56的值達(dá)到規(guī)定值時(shí)產(chǎn)生中斷的規(guī)定值。狀態(tài)寄存器59表示備份區(qū)域的工作狀態(tài)等。
寄存器56～59的輸出端與選擇器60的輸入端相連接，該選擇器60的輸出端則連接于移位寄存器51的并行輸入端。移位寄存器51的并行輸出端與寄存器56～59的輸入端公共連接。保持地址信號(hào)AD的移位寄存器52的并行輸出端與選擇器60的選擇端和譯碼器61的輸入端相連接，并向譯碼器61的控制端提供來(lái)自控制塊55的動(dòng)作使能信號(hào)E61。當(dāng)提供使能信號(hào)E61時(shí)，譯碼器61對(duì)移位寄存器52輸出的地址進(jìn)行譯碼，并控制對(duì)相應(yīng)的寄存器56～59的寫(xiě)入。
另外，連接斷電區(qū)域和備份區(qū)域之間的各信號(hào)線25、65等上設(shè)有針對(duì)其接收端的電磁破壞的保護(hù)電路(PD)，這在圖1中被省略了。
下面對(duì)動(dòng)作進(jìn)行說(shuō)明。
(A)讀出動(dòng)作圖3是表示由圖1的CPU一側(cè)讀出備份區(qū)域中的計(jì)時(shí)寄存器56時(shí)的動(dòng)作的時(shí)序圖。
在時(shí)刻t1，CPU1輸出指定計(jì)時(shí)寄存器56的地址為“00”的地址信號(hào)AD，并使控制信號(hào)W/R為“L”。在此狀態(tài)下，在時(shí)刻t2，在系統(tǒng)時(shí)鐘CLK的上升沿動(dòng)作使能信號(hào)EN變?yōu)椤癏”。此時(shí)，更新檢測(cè)信號(hào)DET為“L”，因此，選擇器21選擇地址信號(hào)AD并提供給移位寄存器12、選擇器20、和寄存器22。由控制塊15向選擇器20輸出動(dòng)作使能信號(hào)E20，將該選擇器20所選擇的作為鏡像寄存器的計(jì)時(shí)寄存器16的內(nèi)容作為讀出數(shù)據(jù)RD輸出到數(shù)據(jù)總線。CPU讀取向系統(tǒng)總線輸出的計(jì)時(shí)寄存器16的內(nèi)容。
同時(shí)，由控制塊15向移位寄存器11、12、和寄存器22輸出加載信號(hào)L11，將數(shù)據(jù)總線上的寫(xiě)入數(shù)據(jù)WD加載于移位寄存器11中，將地址信號(hào)AD加載于移位寄存器12和寄存器22中。另外，通過(guò)加載信號(hào)L13將控制信號(hào)W/R的“L”置于移位寄存器13中。
在時(shí)刻t3，在系統(tǒng)時(shí)鐘CLK的上升沿動(dòng)作使能信號(hào)EN變?yōu)椤癓”，CPU1的讀出動(dòng)作結(jié)束。然后，CPU1可以進(jìn)行訪問(wèn)備份區(qū)域之外的處理。另一方面，在該時(shí)刻t3，由控制塊15輸出的動(dòng)作使能信號(hào)REN被置為“H”。動(dòng)作使能信號(hào)REN被提供給備份區(qū)域中的控制塊55，同時(shí)作為占線信號(hào)BSY向系統(tǒng)總線輸出。通過(guò)輸出占線信號(hào)BSY來(lái)禁止CPU1對(duì)備份區(qū)域的訪問(wèn)。當(dāng)動(dòng)作使能信號(hào)REN變?yōu)椤癏”時(shí)，控制塊55變?yōu)閯?dòng)作使能狀態(tài)，并通過(guò)選擇器54的選擇信號(hào)S54選擇移位寄存器53。
在時(shí)刻t3的系統(tǒng)時(shí)鐘CLK的上升沿之后，控制塊15向移位寄存器11～13提供與該系統(tǒng)時(shí)鐘CLK的時(shí)序相同的移位時(shí)鐘SCK。控制塊15也以相同的時(shí)序向控制塊55提供時(shí)鐘信號(hào)RCK。
據(jù)此，與移位時(shí)鐘SCK同步地，由移位寄存器13將加載于移位寄存器13、12、11的數(shù)據(jù)作為串行寫(xiě)入數(shù)據(jù)SWD按照控制信號(hào)W/R、地址信號(hào)AD、寫(xiě)入數(shù)據(jù)WD的順序向備份區(qū)域的移位寄存器51～53順次傳送。
在時(shí)刻t4的時(shí)鐘信號(hào)RCK的上升沿，由控制塊55向移位寄存器53輸出移位時(shí)鐘C53。據(jù)此，作為串行寫(xiě)入數(shù)據(jù)SWD而輸出的控制信號(hào)W/R(＝“L”)保持在移位寄存器53中，同時(shí)由該移位寄存器53提供給控制塊55。據(jù)此，控制塊55可以知道CPU所發(fā)出的讀出請(qǐng)求。
通過(guò)選擇器54和更新通知電路63將預(yù)先保持在移位寄存器53中的內(nèi)容作為串行讀出信號(hào)SRD傳送至斷電區(qū)域一側(cè)。然后，控制塊55通過(guò)對(duì)選擇器54的選擇信號(hào)S54來(lái)選擇移位寄存器52。
在時(shí)刻t5、t6的時(shí)鐘信號(hào)RCK的上升沿，通過(guò)來(lái)自控制塊55的移位時(shí)鐘C52將作為串行寫(xiě)入數(shù)據(jù)SWD而輸出的地址信號(hào)AD保持在移位寄存器52中，在此前保持在該移位寄存器52的內(nèi)容則作為串行讀出信號(hào)SRD傳送至斷電區(qū)域一側(cè)。此外，移位寄存器52所保持的新的地址信號(hào)AD提供給選擇器60和譯碼器61。據(jù)此，由選擇器60選擇計(jì)時(shí)寄存器56的記數(shù)值，并作為讀出數(shù)據(jù)RD并行地提供給移位寄存器51。
在時(shí)刻t7的時(shí)鐘信號(hào)RCK的上升沿，由控制塊55所輸出的加載信號(hào)L51將選擇器60所選擇的計(jì)時(shí)寄存器56的記數(shù)值并行寫(xiě)入到移位寄存器51中。然后，控制塊55通過(guò)對(duì)選擇器54的選擇信號(hào)S54來(lái)選擇移位寄存器51。
在時(shí)刻t7～t38的時(shí)鐘信號(hào)RCK的上升沿，作為串行寫(xiě)入數(shù)據(jù)SWD而輸出的寫(xiě)入數(shù)據(jù)WD順次保持在移位寄存器51中，而該移位寄存器51此前所保持的數(shù)據(jù)則作為串行讀出信號(hào)SRD順次傳送到斷電區(qū)域一側(cè)。據(jù)此，斷電區(qū)域的移位寄存器11～13的內(nèi)容和備份區(qū)域的移位寄存器51～53的內(nèi)容被完全替換了。但是，由斷電區(qū)域一側(cè)傳送的寫(xiě)入數(shù)據(jù)WD則被備份區(qū)域一側(cè)所忽略。
在時(shí)刻t39，由斷電區(qū)域的控制塊15向譯碼器23提供動(dòng)作使能信號(hào)E23。據(jù)此，向由譯碼器23譯碼的地址信號(hào)AD所對(duì)應(yīng)的鏡像寄存器(此時(shí)為計(jì)時(shí)寄存器16)輸出加載信號(hào)，將保持于移位寄存器11中的計(jì)時(shí)寄存器56的記數(shù)值寫(xiě)入到該計(jì)時(shí)寄存器16。
在時(shí)刻t40，一系列的動(dòng)作結(jié)束后，動(dòng)作使能信號(hào)REN和占線信號(hào)BSY變?yōu)椤癓”。
(B)寫(xiě)入動(dòng)作圖4是由圖1的CPU向備份區(qū)域中的計(jì)時(shí)寄存器56寫(xiě)入時(shí)的動(dòng)作的時(shí)序圖。
在時(shí)刻t1，CPU1輸出指定計(jì)時(shí)寄存器56的地址“00”的地址信號(hào)AD和應(yīng)寫(xiě)入到該計(jì)時(shí)寄存器56中的寫(xiě)入數(shù)據(jù)WD，在控制信號(hào)W/R變?yōu)椤癏”的狀態(tài)下，在時(shí)刻t2，在系統(tǒng)時(shí)鐘CLK的上升沿動(dòng)作使能信號(hào)EN變?yōu)椤癏”。由于更新檢測(cè)信號(hào)DET為“L”，所以選擇器21選擇地址信號(hào)AD并提供給移位寄存器12、選擇器20、和寄存器22。
同時(shí)，由控制塊15向移位寄存器11、12、和寄存器22輸出加載信號(hào)L11，將數(shù)據(jù)總線上的寫(xiě)入數(shù)據(jù)WD加載于移位寄存器11中，將地址信號(hào)AD加載于移位寄存器12和寄存器22中。另外，通過(guò)加載信號(hào)L13將控制信號(hào)W/R的“H”置于移位寄存器13中。再有，由控制塊15向譯碼器23輸出動(dòng)作使能信號(hào)E23，將加載于移位寄存器11中的寫(xiě)入數(shù)據(jù)WD寫(xiě)入到由譯碼器23譯碼的地址信號(hào)AD所對(duì)應(yīng)的鏡像寄存器(此時(shí)為計(jì)時(shí)寄存器16)中。
在時(shí)刻t3，在系統(tǒng)時(shí)鐘CLK的上升沿使動(dòng)作使能信號(hào)EN為“L”，CPU1的讀出動(dòng)作結(jié)束。然后，CPU1可以進(jìn)行對(duì)備份區(qū)域訪問(wèn)之外的處理。另一方面，在該時(shí)刻t3，由控制塊15輸出的動(dòng)作使能信號(hào)REN被置為“H”。動(dòng)作使能信號(hào)REN被提供給備份區(qū)域中的控制塊55，同時(shí)作為占線信號(hào)BSY向系統(tǒng)總線輸出。當(dāng)動(dòng)作使能信號(hào)REN變?yōu)椤癏”時(shí)，控制塊55變?yōu)閯?dòng)作使能狀態(tài)。
在時(shí)刻t3的系統(tǒng)時(shí)鐘CLK的上升沿之后，控制塊15向移位寄存器11～13提供與該系統(tǒng)時(shí)鐘CLK的時(shí)序相同的移位時(shí)鐘SCK?？刂茐K15也以相同的時(shí)序向控制塊55提供時(shí)鐘信號(hào)RCK。據(jù)此，與移位時(shí)鐘SCK同步地，由移位寄存器13將加載于移位寄存器13～11的數(shù)據(jù)作為串行寫(xiě)入數(shù)據(jù)SWD按照控制信號(hào)W/R、地址信號(hào)AD、寫(xiě)入數(shù)據(jù)WD的順序向備份區(qū)域的移位寄存器51～53順次傳送。
在時(shí)刻t4的時(shí)鐘信號(hào)RCK的上升沿，由控制塊55向移位寄存器53輸出移位時(shí)鐘C53。據(jù)此，作為串行寫(xiě)入數(shù)據(jù)SWD而輸出的控制信號(hào)W/R(＝“H”)保持在移位寄存器53中，同時(shí)由該移位寄存器53提供給控制塊55。據(jù)此，控制塊55可以知道CPU1所發(fā)出的寫(xiě)入請(qǐng)求。
在時(shí)刻t5、t6的時(shí)鐘信號(hào)RCK的上升沿，通過(guò)來(lái)自控制塊55的移位時(shí)鐘C52將作為串行寫(xiě)入數(shù)據(jù)SWD而輸出的地址信號(hào)AD存儲(chǔ)在移位寄存器52中。移位寄存器52所保持的地址信號(hào)AD被作為選擇信號(hào)提供給選擇器60。據(jù)此，由選擇器60選擇計(jì)時(shí)寄存器56的記數(shù)值，并作為讀出數(shù)據(jù)RD并行地提供給移位寄存器51。但由于此時(shí)控制塊55不輸出加載信號(hào)L51，所以移位寄存器51的內(nèi)容不會(huì)改變。
在時(shí)刻t7～t 38的時(shí)鐘信號(hào)RCK的上升沿，作為串行寫(xiě)入數(shù)據(jù)SWD而輸出的寫(xiě)入數(shù)據(jù)WD順次保持于移位寄存器51中。據(jù)此，斷電區(qū)域的移位寄存器11～13的內(nèi)容和備份區(qū)域的移位寄存器51～53的內(nèi)容被完全替換了。
在時(shí)刻t39，由控制塊55向譯碼器61提供動(dòng)作使能信號(hào)E61。據(jù)此，向由譯碼器61譯碼的地址信號(hào)AD所對(duì)應(yīng)的計(jì)時(shí)寄存器56輸出加載信號(hào)，將保持于移位寄存器51中的寫(xiě)入數(shù)據(jù)WD寫(xiě)入到該計(jì)時(shí)寄存器56。
在時(shí)刻t40，一系列的動(dòng)作結(jié)束后，動(dòng)作使能信號(hào)REN和占線信號(hào)BSY變?yōu)椤癓”。
(C)鏡像寄存器的自動(dòng)更新動(dòng)作自動(dòng)更新是指當(dāng)備份區(qū)域的計(jì)時(shí)寄存器56的記數(shù)值發(fā)生變化(累加)時(shí)，不通過(guò)CPU而使斷電區(qū)域中的計(jì)時(shí)寄存器16的內(nèi)容與計(jì)時(shí)寄存器56的內(nèi)容一致的動(dòng)作。
當(dāng)備份區(qū)域中的記數(shù)信號(hào)CNT上升時(shí)，計(jì)時(shí)寄存器56進(jìn)行累加，同時(shí)更新通知電路63也檢測(cè)到該記數(shù)信號(hào)CNT的上升沿。更新通知電路63根據(jù)動(dòng)作使能信號(hào)REN判斷是否正在進(jìn)行數(shù)據(jù)傳送動(dòng)作。當(dāng)動(dòng)作使能信號(hào)REN為“L”，即未進(jìn)行數(shù)據(jù)傳送動(dòng)作時(shí)，更新通知電路63將選擇器54所輸出的信號(hào)電平翻轉(zhuǎn)，并作為串行讀出信號(hào)SRD輸出到信號(hào)線65上。當(dāng)動(dòng)作使能信號(hào)REN為“H”，即正在進(jìn)行數(shù)據(jù)傳送動(dòng)作時(shí)，僅將記數(shù)信號(hào)CNT上升的信息進(jìn)行存儲(chǔ)而不使串行讀出信號(hào)SRD反相。但此時(shí)，在數(shù)據(jù)傳送動(dòng)作結(jié)束后，使串行讀出信號(hào)SRD反相來(lái)進(jìn)行更新的通知。
另一方面，當(dāng)動(dòng)作使能信號(hào)REN為“L”時(shí)，斷電區(qū)域中的更新檢測(cè)電路24監(jiān)視信號(hào)線65上的串行讀出信號(hào)SRD的電平。當(dāng)串行讀出信號(hào)SRD的電平翻轉(zhuǎn)時(shí)，更新檢測(cè)電路24輸出更新檢測(cè)信號(hào)DET。更新檢測(cè)信號(hào)DET被提供給控制塊15和選擇器21。
據(jù)此，選擇器21切換到與計(jì)時(shí)寄存器56的地址相對(duì)應(yīng)的固定地址“00”一側(cè)，將該固定地址“00”提供給移位寄存器12和寄存器22。另一方面，控制塊15由于提供了更新檢測(cè)信號(hào)DET而開(kāi)始讀出動(dòng)作。但是，由于此時(shí)的讀出動(dòng)作不經(jīng)過(guò)CPU，所以選擇器20不向系統(tǒng)總線輸出讀出數(shù)據(jù)RD。
其它動(dòng)作與在讀出動(dòng)作中的說(shuō)明相同，將由地址信號(hào)AD(此時(shí)為“00”)所指定的備份區(qū)域中的計(jì)時(shí)寄存器56的記數(shù)值讀出并寫(xiě)入到斷電區(qū)域中的作為鏡像寄存器的計(jì)時(shí)寄存器16中。據(jù)此，可以不經(jīng)過(guò)CPU而進(jìn)行更新，使計(jì)時(shí)寄存器16、56的內(nèi)容一致。
另外，在鏡像寄存器的自動(dòng)更新動(dòng)作中，當(dāng)CPU一側(cè)發(fā)出讀出或?qū)懭雱?dòng)作的指示時(shí)，控制塊15中止自動(dòng)更新動(dòng)作并根據(jù)CPU的指示開(kāi)始動(dòng)作。
(D)待機(jī)狀態(tài)的恢復(fù)動(dòng)作在待機(jī)狀態(tài)下，停止斷電區(qū)域的電源供電，系統(tǒng)時(shí)鐘CLK也停止。因此，斷電區(qū)域中的鏡像寄存器16～19的內(nèi)容丟失。然后，即使解除待機(jī)狀態(tài)向斷電區(qū)域提供電源，鏡像寄存器16～19的內(nèi)容也不會(huì)恢復(fù)而成為不定值。因此，在待機(jī)狀態(tài)解除后，CPU必須對(duì)各寄存器16～19進(jìn)行讀出動(dòng)作。據(jù)此，使斷電區(qū)域中的鏡像寄存器16～19的內(nèi)容與備份區(qū)域的各寄存器56～59的內(nèi)容相一致。
本實(shí)施例1的串行接口電路有以下優(yōu)點(diǎn)(a)在斷電區(qū)域中設(shè)有與備份區(qū)域的寄存器56～59相對(duì)應(yīng)的鏡像寄存器16～19，當(dāng)CPU1讀出上述寄存器56～59的內(nèi)容時(shí)，通過(guò)系統(tǒng)總線并行讀出鏡像寄存器16～19的內(nèi)容。據(jù)此，CPU1無(wú)須等待寄存器56～59的讀出結(jié)束就可以結(jié)束讀出動(dòng)作。因此，降低了CPU1的開(kāi)銷(xiāo)。
(b)同樣地，當(dāng)CPU1寫(xiě)入到這些寄存器56～59時(shí)，將數(shù)據(jù)并行寫(xiě)入到鏡像寄存器16～19。據(jù)此，CPU1無(wú)須等待寄存器56～59的寫(xiě)入結(jié)束就可以結(jié)束讀出動(dòng)作。因此，降低了CPU1的開(kāi)銷(xiāo)。
(c)由于具有表示正在進(jìn)行串行數(shù)據(jù)通信的占線信號(hào)BSY，故可以防止CPU1在串行數(shù)據(jù)的收發(fā)期間進(jìn)行訪問(wèn)。
(d)通過(guò)計(jì)時(shí)寄存器的自動(dòng)更新功能，當(dāng)計(jì)時(shí)寄存器56在備份區(qū)域進(jìn)行累加時(shí)，使斷電區(qū)域中的鏡像寄存器(計(jì)時(shí)寄存器16)自動(dòng)且迅速地更新。據(jù)此，可以防止CPU1的開(kāi)銷(xiāo)。
(e)作為通知計(jì)時(shí)寄存器56的累加的通知裝置，設(shè)置有將傳送串行數(shù)據(jù)用的信號(hào)線65的邏輯電平翻轉(zhuǎn)的更新通知電路63、和檢測(cè)該信號(hào)線65的邏輯電平的翻轉(zhuǎn)的更新檢測(cè)電路24。因此，無(wú)須新增加用于通知累加的信號(hào)線。
(f)當(dāng)在串行數(shù)據(jù)傳送中進(jìn)行了計(jì)時(shí)寄存器56的累加時(shí)，更新通知電路63保持自動(dòng)更新請(qǐng)求，當(dāng)串行數(shù)據(jù)傳送結(jié)束后輸出更新通知。因此，可以始終使斷電區(qū)域與備份區(qū)域中的計(jì)時(shí)寄存器16、56的內(nèi)容一致。
另外，本發(fā)明不限于上述實(shí)施例1，還可以有各種變化。例如可以有下述的變化例(1)不限于斷電區(qū)域與備份區(qū)域之間的串行數(shù)據(jù)傳送，還適用于在包括CPU的內(nèi)核部分與其它外圍電路之間所進(jìn)行的串行數(shù)據(jù)傳送。
(2)寄存器的數(shù)量、以及串行傳送的數(shù)據(jù)的位數(shù)不限于上述實(shí)施例所示的數(shù)值。
實(shí)施例2圖5是本發(fā)明實(shí)施例2的串行接口電路的結(jié)構(gòu)圖，其中與圖1中相同的成分用相同的符號(hào)標(biāo)記。
該串行接口電路設(shè)有與備份區(qū)域中的計(jì)時(shí)寄存器56相同的、通過(guò)記數(shù)信號(hào)CNT進(jìn)行累加的計(jì)時(shí)寄存器16A來(lái)代替圖1中的斷電區(qū)域內(nèi)的計(jì)時(shí)寄存器16，同時(shí)設(shè)有邏輯門(mén)25以代替更新檢測(cè)電路24。當(dāng)動(dòng)作使能信號(hào)REN為“L”，并由備份區(qū)域提供中斷信號(hào)I NT時(shí)，邏輯門(mén)25輸出更新檢測(cè)信號(hào)DET。另外，該串行接口電路取消了備份區(qū)域中的更新通知電路63，通過(guò)信號(hào)線65將選擇器54的輸出信號(hào)作為串行讀出信號(hào)SRD向移位寄存器11提供。其它的結(jié)構(gòu)與圖1相同。
在上述串行接口電路中，當(dāng)備份區(qū)域中的計(jì)時(shí)寄存器56根據(jù)記數(shù)信號(hào)CNT進(jìn)行記數(shù)時(shí)，斷電區(qū)域中的計(jì)時(shí)寄存器16A也根據(jù)相同的記數(shù)信號(hào)CNT進(jìn)行記數(shù)。因此，計(jì)時(shí)寄存器56、16A的記數(shù)值始終保持相同的值。
另外，當(dāng)備份區(qū)域輸出中斷信號(hào)INT時(shí)，如果沒(méi)有進(jìn)行串行數(shù)據(jù)傳送處理，則向斷電區(qū)域中的控制塊15提供檢測(cè)信號(hào)，并通過(guò)該控制塊15，執(zhí)行與實(shí)施例1所說(shuō)明的鏡像寄存器的自動(dòng)更新動(dòng)作。而且，CPU讀出備份區(qū)域中的寄存器以及向備份區(qū)域內(nèi)的寄存器的寫(xiě)入動(dòng)作與實(shí)施例1相同。
除上述(a)～(c)的優(yōu)點(diǎn)之外，本實(shí)施例2的串行接口電路還有以下優(yōu)點(diǎn)(g)由于備分區(qū)域中的計(jì)時(shí)寄存器56與斷電區(qū)域中的計(jì)時(shí)寄存器16A的記數(shù)值始終保持相同的值，所以CPU可以讀出計(jì)時(shí)寄存器56的最新記數(shù)值。
(h)由于通過(guò)中斷信號(hào)INT進(jìn)行計(jì)時(shí)寄存器16的自動(dòng)更新，因此，即使在由于噪音等使備分區(qū)域與斷電區(qū)域的計(jì)時(shí)寄存器56、16的值發(fā)生偏差的情況下，當(dāng)產(chǎn)生中斷因素時(shí)(例如計(jì)時(shí)寄存器56的值與比較寄存器58的值一致時(shí))，可以自動(dòng)地校正斷電區(qū)域中的計(jì)時(shí)寄存器16的值。
實(shí)施例3圖6是本發(fā)明實(shí)施例3的串行接口電路的結(jié)構(gòu)圖，其中與圖5相同的成分用相同的符號(hào)標(biāo)記。
該圖6僅示出了斷電區(qū)域中的電路，而備份區(qū)域中的電路與圖5相同。在該串行接口電路中，設(shè)有可根據(jù)中斷信號(hào)INT設(shè)定內(nèi)容的狀態(tài)寄存器19A以代替圖5中的狀態(tài)寄存器19。其它結(jié)構(gòu)與圖5相同。
在該串行接口電路中，當(dāng)備份區(qū)域產(chǎn)生中斷信號(hào)INT時(shí)，CPU讀出狀態(tài)寄存器19A，從而可以直接掌握備份區(qū)域的狀態(tài)。
實(shí)施例4圖7是本發(fā)明實(shí)施例4的串行接口電路的結(jié)構(gòu)圖，其中與圖1相同的成分用相同的符號(hào)標(biāo)記。
該串行接口電路刪除了圖1中斷電區(qū)域內(nèi)的選擇器21而代之以選擇器26，同時(shí)，設(shè)有代替移位寄存器12的、功能有若干不同的移位寄存器12A。移位寄存器12A具有在并行輸入由系統(tǒng)總線所提供的地址信號(hào)AD的同時(shí)，并行輸出所保持的地址信號(hào)AD的功能。另一方面，選擇器26根據(jù)由更新檢測(cè)電路24所提供的檢測(cè)信號(hào)DET來(lái)選擇寄存器22所保持的地址信號(hào)和移位寄存器12A并行輸出的地址信號(hào)，并提供給譯碼器23。另外，伴隨著刪除選擇器21，將系統(tǒng)總線的地址信號(hào)AD直接提供給移位寄存器12A、選擇器20、和寄存器22。
另一方面，在備份區(qū)域一側(cè)，設(shè)有代替移位寄存器52和更新通知電路63的、功能有若干不同的移位寄存器52A和更新通知電路63A。移位寄存器52A可以通過(guò)加載信號(hào)L52并行地設(shè)定地址信號(hào)RAD。當(dāng)監(jiān)視電路64檢測(cè)到寄存器56～59的內(nèi)容改變時(shí)，輸出地址信號(hào)RAD作為隨變化檢測(cè)信號(hào)CNG改變的寄存器的地址。另外，當(dāng)動(dòng)作使能信號(hào)REN為“L”時(shí)更新通知電路63A提供變化檢測(cè)信號(hào)CNG，則將選擇器54所輸出的串行讀出數(shù)據(jù)SRD的邏輯電平翻轉(zhuǎn)并輸出，同時(shí)輸出對(duì)移位寄存器52A的加載信號(hào)L52。其它結(jié)構(gòu)與圖1相同。
在該串行接口電路中，當(dāng)備份區(qū)域一側(cè)的監(jiān)視電路64檢測(cè)出寄存器56～59的改變時(shí)，由該監(jiān)視電路64輸出變化檢測(cè)信號(hào)CNG和地址信號(hào)RAD。此時(shí)，如果動(dòng)作使能信號(hào)REN為“L”，則在由更新通知電路63A使信號(hào)線65上的串行讀出信號(hào)SRD的電平翻轉(zhuǎn)，同時(shí)，從該更新通知電路63A向移位寄存器52A輸出加載信號(hào)L 52。據(jù)此，將監(jiān)視電路64所輸出的地址信號(hào)RAD并行寫(xiě)入到移位寄存器52A。
當(dāng)檢測(cè)到串行讀出信號(hào)SRD的反相時(shí)，斷電區(qū)域的更新檢測(cè)電路24啟動(dòng)與實(shí)施例1相同的自動(dòng)更新動(dòng)作，向備份區(qū)域一側(cè)輸出請(qǐng)求讀出寄存器內(nèi)容的信號(hào)。據(jù)此，在備份區(qū)域一側(cè)，將由保持于移位寄存器52A的地址信號(hào)RAD所指定的寄存器(即，內(nèi)容發(fā)生改變的寄存器)讀出并且并行寫(xiě)入到移位寄存器51中。通過(guò)選擇器54和更新通知電路63A將寫(xiě)入到移位寄存器52A、51中的數(shù)據(jù)作為串行讀出信號(hào)SRD順次傳送至斷電區(qū)域一側(cè)。
據(jù)此，備份區(qū)域一側(cè)的發(fā)生改變的寄存器地址存放于斷電區(qū)域的移位寄存器12A中，而上述寄存器改變后的數(shù)據(jù)則存放于移位寄存器11中。在選擇器26，由檢測(cè)信號(hào)DET選擇移位寄存器12A的輸出信號(hào)并提供給譯碼器23。而且，當(dāng)控制塊15向譯碼器23提供動(dòng)作使能信號(hào)E23時(shí)，將移位寄存器11的內(nèi)容寫(xiě)入到與改變后的備份區(qū)域一側(cè)的寄存器相對(duì)應(yīng)的鏡像寄存器中。據(jù)此，自動(dòng)更新鏡像寄存器的內(nèi)容。另外，當(dāng)CPU讀出備份區(qū)域中的寄存器時(shí)，寫(xiě)入到備份區(qū)域內(nèi)的寄存器的動(dòng)作與實(shí)施例1相同。
除上述優(yōu)點(diǎn)(a)～(c)之外，本實(shí)施例4的串行接口電路還具有以下優(yōu)點(diǎn)(i)由于將備份區(qū)域中內(nèi)容發(fā)生了更新的寄存器地址傳送至斷電區(qū)域一側(cè)，所以無(wú)論哪一個(gè)寄存器被更新，都可以使斷電區(qū)域中相應(yīng)的鏡像寄存器始終保持最新的數(shù)據(jù)。據(jù)此，CPU可以讀出備份區(qū)域一側(cè)的寄存器56～59中的最新數(shù)據(jù)，而并不限于計(jì)時(shí)寄存器16。
權(quán)利要求
1.一種在包含中央處理裝置的內(nèi)核部分與外圍電路中的寄存器之間串行傳送數(shù)據(jù)的串行接口電路，其特征在于，包括鏡像寄存器，對(duì)應(yīng)于所述寄存器設(shè)置在所述內(nèi)核部分，并通過(guò)系統(tǒng)總線與所述中央處理裝置相連接；第1移位寄存器，設(shè)于所述內(nèi)核部分中，保持來(lái)自所述中央處理裝置的指定所述寄存器的地址信號(hào)、對(duì)該寄存器的讀寫(xiě)的動(dòng)作種類(lèi)信號(hào)、以及在寫(xiě)入動(dòng)作時(shí)的寫(xiě)入數(shù)據(jù)，并根據(jù)時(shí)鐘信號(hào)向第1信號(hào)線串行輸出，同時(shí)根據(jù)該時(shí)鐘信號(hào)將從第2信號(hào)線串行提供的信息移位并進(jìn)行保持；第1控制電路，設(shè)于所述內(nèi)核部分中，生成所述時(shí)鐘信號(hào)，同時(shí)生成將在讀出動(dòng)作時(shí)由所述第2信號(hào)線提供并保持于所述第1移位寄存器中的信息寫(xiě)入到相應(yīng)的所述鏡像寄存器中的時(shí)序信號(hào)；第2移位寄存器，設(shè)于所述外圍電路中，根據(jù)所述時(shí)鐘信號(hào)對(duì)所述第1信號(hào)線提供的信息進(jìn)行移位并進(jìn)行保持，同時(shí)根據(jù)該時(shí)鐘信號(hào)將提供給所述內(nèi)核部分的信息串行輸出到所述第2信號(hào)線；和第2控制電路，設(shè)于所述外圍電路中，生成將所述第2移位寄存器所保持的所述寫(xiě)入數(shù)據(jù)寫(xiě)入到相應(yīng)的所述寄存器的時(shí)序信號(hào)、或?qū)⒃摷拇嫫鞯膬?nèi)容向該第2移位寄存器輸出的時(shí)序信號(hào)。
2.權(quán)利要求1所述的串行接口電路，其特征在于，設(shè)有更新通知電路，在不進(jìn)行通過(guò)所述第1和第2信號(hào)線串行地傳送信息的狀態(tài)下，當(dāng)更新了所述外圍電路中的寄存器的值時(shí)，使向該第2信號(hào)線輸出的信號(hào)電平翻轉(zhuǎn)；和更新檢測(cè)電路，在不進(jìn)行通過(guò)所述第1和第2信號(hào)線串行地傳送信息的狀態(tài)下，當(dāng)所述第2信號(hào)線電平翻轉(zhuǎn)時(shí)，輸出更新檢測(cè)信號(hào)，當(dāng)提供了所述更新檢測(cè)信號(hào)時(shí)，所述第1控制電路代替所述中央處理裝置進(jìn)行對(duì)所述外圍電路中的特定寄存器的讀出請(qǐng)求。
3.權(quán)利要求1所述的串行接口電路，其特征在于，當(dāng)所述外圍電路內(nèi)的寄存器的內(nèi)容更新時(shí)，所述鏡像寄存器同時(shí)將該內(nèi)容更新為與該寄存器相同的內(nèi)容。
4.一種在包含中央處理裝置的內(nèi)核部分與外圍電路中的寄存器之間串行傳送數(shù)據(jù)的串行接口電路，其特征在于，包括鏡像寄存器，對(duì)應(yīng)于所述寄存器而設(shè)置在所述內(nèi)核部分中，并通過(guò)系統(tǒng)總線與所述中央處理裝置相連接；第1移位寄存器，設(shè)于所述內(nèi)核部分中，對(duì)來(lái)自所述中央處理裝置的指定所述寄存器的地址信號(hào)、對(duì)該寄存器進(jìn)行讀寫(xiě)的動(dòng)作種類(lèi)信號(hào)、和在寫(xiě)入動(dòng)作時(shí)的寫(xiě)入數(shù)據(jù)進(jìn)行保持，并根據(jù)時(shí)鐘信號(hào)向第1信號(hào)線串行輸出，同時(shí)根據(jù)該時(shí)鐘信號(hào)將從第2信號(hào)線串行提供的信息移位并進(jìn)行保持；更新檢測(cè)電路，在不進(jìn)行通過(guò)所述第1和第2信號(hào)線串行地傳送信息的狀態(tài)下，當(dāng)該第2信號(hào)線的電平翻轉(zhuǎn)時(shí)，輸出更新檢測(cè)信號(hào)；第1控制電路，設(shè)于所述內(nèi)核部分中，生成所述時(shí)鐘信號(hào)，同時(shí)生成將在讀出動(dòng)作時(shí)將所述第2信號(hào)線所提供并保持于所述第1移位寄存器中的信息寫(xiě)入到相應(yīng)的所述鏡像寄存器中的時(shí)序信號(hào)，當(dāng)提供有所述更新檢測(cè)信號(hào)時(shí)，進(jìn)行對(duì)所述外圍電路的讀出請(qǐng)求；第2移位寄存器，設(shè)于所述外圍電路中，根據(jù)所述時(shí)鐘信號(hào)將所述第1信號(hào)線提供的信息移位并進(jìn)行保持，同時(shí)根據(jù)該時(shí)鐘信號(hào)將提供給所述內(nèi)核部分的信息串行輸出到所述第2信號(hào)線；監(jiān)視電路，設(shè)于所述外圍電路中，當(dāng)所述外圍電路內(nèi)的寄存器的值更新時(shí)，輸出該更新后的所述寄存器的地址；第2控制電路，設(shè)于所述外圍電路中，生成將所述第2移位寄存器所保持的所述寫(xiě)入數(shù)據(jù)寫(xiě)入到相應(yīng)的所述寄存器中的時(shí)序信號(hào)、或?qū)⒃摷拇嫫骰蛩霰O(jiān)視電路輸出的地址的寄存器的內(nèi)容向該第2移位寄存器輸出的時(shí)序信號(hào)；和更新通知電路，在不進(jìn)行通過(guò)所述第1和第2信號(hào)線串行地傳送信息的狀態(tài)下，當(dāng)所述外圍電路中的寄存器的值更新時(shí)，使向所述第2信號(hào)線輸出的信號(hào)電平翻轉(zhuǎn)。
5.一種串行接口電路，其特征在于，由中央處理裝置接口和外圍電路構(gòu)成，其中，所述中央處理裝置接口由設(shè)在具有中央處理裝置的內(nèi)核區(qū)域中，串行地執(zhí)行與所述中央處理裝置之間的數(shù)據(jù)傳送的寄存器、和將所述寄存器輸出的數(shù)據(jù)的數(shù)據(jù)形式從并行格式變換為串行格式的并行-串行轉(zhuǎn)換器構(gòu)成；所述外圍電路串行地執(zhí)行與所述中央處理裝置接口之間的數(shù)據(jù)傳送。
全文摘要
本發(fā)明的目的在于降低串行接口電路的CPU開(kāi)銷(xiāo)。在斷電區(qū)域中，設(shè)有與備份區(qū)域的寄存器(56～59)相對(duì)應(yīng)的鏡像寄存器(16～19)，CPU經(jīng)系統(tǒng)總線并行訪問(wèn)上述鏡像寄存器(16～19)。另一方面，當(dāng)備份區(qū)域中的寄存器(56～59)的內(nèi)容發(fā)生改變時(shí)，更新通知電路(63)將串行讀出數(shù)據(jù)SRD的電平翻轉(zhuǎn)并通知給斷電區(qū)域。當(dāng)檢測(cè)到寄存器的更新時(shí)，控制塊(15)向備份區(qū)域一側(cè)發(fā)出串行讀出請(qǐng)求，從備份區(qū)域傳送來(lái)的串行讀出數(shù)據(jù)SRD存儲(chǔ)于鏡像寄存器(16～19)中。
文檔編號(hào)G06F13/12GK1838094SQ20051012852
公開(kāi)日2006年9月27日 申請(qǐng)日期2005年11月30日 優(yōu)先權(quán)日2005年3月24日
發(fā)明者平澤正行, 渡邊充博 申請(qǐng)人:沖電氣工業(yè)株式會(huì)社