專利名稱：判斷失效率與選擇最佳預(yù)處理周期的方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)一種判斷失效率(failure)與選擇最佳預(yù)處理周期(burn-intime)的方法，特別是有關(guān)一種可以提供誤差范圍與風險估計的數(shù)值近似計算方法。
隨著市場競爭的日益激烈與集成電路電路產(chǎn)品的日漸復(fù)雜，集成電路電路產(chǎn)品的質(zhì)量與可靠度(reliability)越來越重要。如何控管所生產(chǎn)的集成電路的質(zhì)量、如何評估客戶使用集成電路時的產(chǎn)品失效風險、以及如何平衡生產(chǎn)產(chǎn)本與質(zhì)量保證二者的需求，是集成電路制造商的質(zhì)管部門所面臨的重大挑戰(zhàn)。
一般而言，集成電路的失效率，不論是在測試或在使用者使用中，與時間的關(guān)系通常都為一澡盆曲線(bathtub curve)，如

圖1所示，隨著使用時間的增加，可以區(qū)分為初期失效時期(infant mortality period)、正常生命時期(normal life period)與耗盡時期(wear out period)。在此，初期失效時期通常是由制造過程的缺陷引起的失效，并且期限約為數(shù)星期；正常生命時期通常僅為一些隨機的失效，并且期限往往可以達到二三十年或更多；耗盡時期是集成電路在長期操作耗損後所引發(fā)的失效，而且會隨時間流去而增加。
由于技術(shù)進步速度越來越快以及新產(chǎn)品持續(xù)地推出，集成電路很少會被使用到耗損時期。因此，集成電路制造商通常僅須將制造好的集成電路測試到初期失效時期結(jié)束，以將由制造上缺陷所引起的失效產(chǎn)品被挑選出來，即可將經(jīng)過測試的集成電路銷售。此時，所要承擔的風險僅是一些隨機的失效，并且這些隨機失效的消除與正常生命周期的延長，基本上都是要靠集成電路技術(shù)的進步才能實現(xiàn)，并不是靠質(zhì)管部門挑除不合格產(chǎn)品即可完成。
無論如何，由于時間的限制，質(zhì)管部門并不可能在將集成電路測試完整個初期失效時期與整個正常生命時期，通常是在對集成電路較不利且較易造成損毀的測試環(huán)境下進行一段時間的測試，通常稱的為強度測試(stress test)或加速測試(accelerated test)，測量其失效率與測試時間的關(guān)系，然後再根據(jù)測試環(huán)境與正常工作環(huán)境的差別去推算在正常工作環(huán)境下集成電路的失效率與真實時間(指在正常工作環(huán)境下所經(jīng)歷的時間)的關(guān)系。
顯然，如何將集成電路的失效率一測試時間關(guān)系適當?shù)厍艺_地轉(zhuǎn)換為失效率一真實時間關(guān)系，是能否由強度測試(或加速測試)判斷失效率一時間關(guān)系的關(guān)鍵。而現(xiàn)有技術(shù)幾乎都是以數(shù)學公式來推算，由測試得到的數(shù)據(jù)配合統(tǒng)計方法來找尋失效率一時間關(guān)系。舉例來說，最常使用的數(shù)學公式為χ平方分布(chi square distribution)λ＝X2(2(r+1)，B)/2t，其中λ為失效率、χ為chi square function、為失效數(shù)、B為信心度參數(shù)、而t為時間，并且χ的值是由查表所得。
顯然，由于是由測試資料代公式來找尋失效率-時間關(guān)系，因此現(xiàn)有技術(shù)難免存在下列缺點(1)只能代公式，無法了解理論值與實驗值的差異(2)求最佳預(yù)處理周期只能靠經(jīng)驗判斷或者由數(shù)學公式推定，并無法由最佳預(yù)處理周期與相對風險的關(guān)系來推定；(3)沒有作理論與實際值的比對以確認所推定的值是否為最佳近似，無法對產(chǎn)品的可靠度作出明確保證。
綜上所述，明顯地可以看出現(xiàn)有技術(shù)并不能有效地判斷失效率一時間關(guān)系與選擇最佳預(yù)處理周期，因此有必要發(fā)展新的方法來分析強度測試(或加速測試)的測試資料，借以有效地提升質(zhì)管的效率。
本發(fā)明的主要目的是提供一種可以提供差范圍與風險估計的數(shù)值近似計算方法。
本發(fā)明的另一目的是提供一種可以控管所生產(chǎn)的集成電路的質(zhì)量、評估客戶使用集成電路時的產(chǎn)品失效風險、以及平衡生產(chǎn)成本與質(zhì)量保證二者的需求的方法。
本發(fā)明的又一目的是提供一種可以克服僅以數(shù)學公式計算失效率一時間關(guān)系時所無法避免的諸多缺點的方法。
根據(jù)本發(fā)明的判斷失效率與選擇最佳預(yù)處理周期的方法，至少包括提供多數(shù)集成電路根據(jù)測量測試環(huán)境下各集成電路的有效工作期限，建立失效率一測試時間關(guān)系并建立加速因子函數(shù)，加速因子函數(shù)為測試環(huán)境的測試時間與正常工作環(huán)境的真實時間的關(guān)系；使用以測試時間或真實時間為變數(shù)的函數(shù)模擬失效率-時間關(guān)系，測試時間與真實時間的轉(zhuǎn)換使用加速因子函數(shù)，且函數(shù)的轉(zhuǎn)折點(Knee point)即為最佳預(yù)處理周期；對真實時間大於最佳預(yù)處理周期的部份進行函數(shù)的積分計算，以獲得累積失效率一真實時間函數(shù)。
本發(fā)明還包括當函數(shù)轉(zhuǎn)折點所對應(yīng)的特定測試時間前已有不只一個集成電路失效時，可消除部份測量資料并重新找尋特定測試時間，直到在特定測試時間前只有一個集成電路失效為止。
由于現(xiàn)有技術(shù)的使用數(shù)學公式來從測試資料推算失效率一時間關(guān)系時的方法中，部份參數(shù)與部份函數(shù)(例如chi square function)的值是查表而得的，而且不同測試程序不同測試樣品都使用相同的表來提供所需的值，使得推算失效率一時間關(guān)系時的過程必須引入一些非測試資料的變數(shù)，而不能完全由測試資料去推算失效率一時間關(guān)系。因此本發(fā)明指出一個解決已有技術(shù)的缺點的作法完全僅由測試資料去推算失效率一時間關(guān)系，如此便只需考慮計算過程所導(dǎo)致的誤差而并不需要考慮非測試資料的變數(shù)所引發(fā)的誤差。
為更清楚理解本發(fā)明的目的、特點和優(yōu)點，下面結(jié)合附圖對本發(fā)明的較佳實施例進行詳細的說明。
圖1為現(xiàn)有的集成電路的失效率與時間的關(guān)系的示意圖；圖2為本發(fā)明一較佳實施例的基本流程圖；圖3為本發(fā)明另一較佳實施例的基本流程圖以及圖4A至圖4C為顯示本發(fā)明如何判斷與找尋轉(zhuǎn)折點的參考圖示。
本發(fā)明的一較佳實施例的判斷失效率與選擇最佳預(yù)處理周期的方法，如圖2所示，至少包合下列幾個基本步驟如預(yù)備方塊21所示，提供數(shù)個集成電路，各個集成電路的內(nèi)容除制造誤差外應(yīng)該都相同。
如使用期限測試方塊22所示，執(zhí)行使用期限測試程序，測量在測試環(huán)境下各個集成電路的有效工作期限，借以建立這些集成電路的失效率一測試時間關(guān)系，同時并建立對應(yīng)到測試環(huán)境的一加速因子函數(shù)(acceleration factorfunction)。在此測試環(huán)境會使集成電路的失效率比集成電路在正常工作環(huán)境下的失效率大，一般是通過增加集成電路的工作電壓、提高溫度及施加壓力等方式產(chǎn)生。而加速因子函數(shù)為這些集成電路在測試環(huán)境的測試時間與這些集成電路在正常工作環(huán)境的真實時間的關(guān)系，也即是用來反應(yīng)測試環(huán)境將集成電路在正常工作環(huán)境的損失速率增快多少。顯然，加速因子函數(shù)的內(nèi)容取決於測試環(huán)境與正常工作環(huán)境的差別，加速因子函數(shù)可為常數(shù)、線性函數(shù)(linearfunction)或非線性函數(shù)(non-linear function)。再者，如前面所討論的，失效率-測試時間關(guān)系可根據(jù)測試時間的大小依序區(qū)分為初期失效時期、正常生命時期與耗盡時期。
如模擬方塊23所示，執(zhí)行模擬程序使用測試時間函數(shù)模擬失效率一測試時間關(guān)系。在此模擬程序須盡量使失效率一測試時間關(guān)系與測試時間函數(shù)的間的差距達到最小，例如使失效率一測試時間關(guān)系與測試時間函數(shù)之間的最小方差最小。再者，測試時間函數(shù)為以測試時間為變數(shù)的函數(shù)，并且通常僅需考慮初期失效時期與正常生命時期的變化即可，由圖1所顯示的圖形可以看出測試時間函數(shù)通常可以用指數(shù)函數(shù)或以測試時間為變數(shù)的多項式來表示，例如y＝atb，其中a與b為二個常數(shù)、y為失效率而t為測試時間。
如轉(zhuǎn)換方塊24所示，執(zhí)行轉(zhuǎn)換程序使用加速因子函數(shù)將測試時間函數(shù)轉(zhuǎn)換為真實時間函數(shù)，在此真實時間函數(shù)的轉(zhuǎn)折點所對應(yīng)的運作時間即為測試這些集成電路的最佳預(yù)處理周期。參照圖1可以看出，若模擬程序適當?shù)厥箿y試時間函數(shù)與失效率一測試時間關(guān)系的偏差趨近最小，轉(zhuǎn)折點應(yīng)對應(yīng)到初期失效時期的結(jié)束，而也對應(yīng)到正常生命時期的開始。
如積分計算方塊25所示，執(zhí)行一積分計算程序?qū)φ鎸崟r間大於最佳預(yù)處理周期的部份進行真實時間函數(shù)的積分計算，借以得到累積失效率一真實時間函數(shù)。當然，由于通常并不預(yù)期集成電路會使用達二三十年，在此積分計算程序可以只計算到正常生命時期結(jié)束，而此時積分計算的結(jié)果即為在正常生命周期內(nèi)的總失效率。
本發(fā)明的另一較佳實施例的判斷失效率與選擇最佳預(yù)處理周期的方法，如圖3所示，至少包括如預(yù)備方塊31所示，提供多數(shù)個集成電路。
如使用期限測試方塊32所示，執(zhí)行使用期限測試程序，借以測量在測試環(huán)境下各個集成電路的有效工作期限，借以建立這些集成電路的失效率一測試時間關(guān)系，同時并建立對應(yīng)到此測試環(huán)境的加速因子函數(shù)。
如轉(zhuǎn)換方塊33所示，執(zhí)行轉(zhuǎn)換程序，使用加速因子函數(shù)將失效率-測試時間關(guān)系轉(zhuǎn)換為失效率-真實時間關(guān)系。
如模擬方塊34所示，執(zhí)行模擬程序，使用真實時間函數(shù)模擬失效率一真實時間關(guān)系。在此真實時間函數(shù)的轉(zhuǎn)折點所對應(yīng)的運作時間即為測試這些集成電路的最佳預(yù)處理周期。
如積分計算方塊35所示，執(zhí)行積分計算程序，對真實時間大於最佳預(yù)處理周期的部份進行真實時間函數(shù)的積分計算，以得到累積失效率一真實時間函數(shù)。
顯然，當加速因子函數(shù)僅為常數(shù)時，在測試時間作模擬與在真實時間執(zhí)行模擬程序并沒有影響，只要把求出來的轉(zhuǎn)折點乘以(或除以)這個常數(shù)即可，也即這二個實施例并沒有實質(zhì)的差別。但當加速因子函數(shù)是線性函數(shù)或非線性函數(shù)時，由于測試時間與真實時間的轉(zhuǎn)換并不是單純的乘以(或除以)常數(shù)，因此在測試時間所求得的轉(zhuǎn)折點與在真實時間所求得的轉(zhuǎn)折點往往不同。此時要在執(zhí)行轉(zhuǎn)換程序使用加速因子函數(shù)前便進行模擬或是要在執(zhí)行轉(zhuǎn)換程序使用加速因子函數(shù)後才進行模擬應(yīng)視實際的效果而定，例如視何者能讓正常生命時期中累積失效率一真實時間函數(shù)所累積的總失效率達到最低。進一步地，當加速因子函數(shù)僅為常數(shù)時，使用加速因子函數(shù)的轉(zhuǎn)換程序的執(zhí)行時機可以任意地調(diào)整，例如可以等到積分計算程序結(jié)束後才執(zhí)行但當加速因子函數(shù)并不是常數(shù)時，使用加速因子函數(shù)的轉(zhuǎn)換程序的執(zhí)行時機通常是以何時執(zhí)行可以使正常生命時期中累積失效率一真實時間函數(shù)所累積的總失效率達到最低而定。
明顯地，由于本發(fā)明并不是代公式，也沒有使用任何不是由實驗數(shù)據(jù)所推得的參數(shù)(例如chi square function的值是查表所得)，而是使用近似逼近的數(shù)值作法。因此本發(fā)明可以用嘗試錯誤(try and error)的方法判定誤差的大小以及所求得的累積失效率一真實時間函數(shù)的準確性。
除外，由于轉(zhuǎn)折點的計算與使用是本發(fā)明的重點，轉(zhuǎn)折點愈準確本發(fā)明便愈精確但也愈耗時，因此以下將討論轉(zhuǎn)折點的計算。
首先，失效率-測試時間關(guān)系是由許多測量資料所組成的，因此失效率一真實時間關(guān)系也是由許多測量資料所組成的，二者間僅相差一個加速因子函數(shù)。
再者，若在所求得的轉(zhuǎn)折點所對應(yīng)的特定測試時間之前已有不只一個所述集成電路失效，則必須執(zhí)行最佳化程序先消除部份的這些測量資料并再度找尋轉(zhuǎn)折點直到在特定測試時間的前只有一個集成電路失效為止。此時特定測試時間即為最佳測試時間。這是由于對y＝atb及指數(shù)函數(shù)等曲線的第一點轉(zhuǎn)折點是曲線近似是否準確的關(guān)鍵。
以圖4A所示的情形為例，6H-12H-24H…的前三實驗點中，12H(第二實驗點)已是一良好的轉(zhuǎn)折點而12H之後已無明顯的轉(zhuǎn)折點，因此計算近似的時間函數(shù)時可以取實驗數(shù)據(jù)中的6H-IZH(轉(zhuǎn)折點)-24H…各實驗點。但若如圖4B所示的6H-12H-18H-24H(轉(zhuǎn)折點)-36H…，或如圖4C所示的6H-12H-18H(近似轉(zhuǎn)折點)-24H(近似轉(zhuǎn)折點)-36H…，則於計算時應(yīng)舍棄最前面的實驗數(shù)據(jù)，例如舍棄6H(圖4C)甚至6H和12H(圖4B)，以使轉(zhuǎn)折點確定為第二實驗點，再作時間函數(shù)的近似逼近。
顯然，若要減少集成電路在被使用者使用的正常生命周期內(nèi)的總失效機率，當在轉(zhuǎn)折點後還有實驗點時可以將轉(zhuǎn)折點向後移動，借以增長最佳預(yù)處理周期并減短正常生命周期，進而減少使用者使用時集成電路失效的機率。而若增加的最佳預(yù)處理周期與減少的產(chǎn)品失效率不符合生產(chǎn)與成本效益，則可以此方法所得的資料告知生產(chǎn)線與客戶，進而由工藝改進而非延長增加成本的最佳預(yù)處理周期來降低使用者會遇到的不合格率。
此外，若在測試環(huán)境的測試并沒有足夠的數(shù)據(jù)可以用來確定轉(zhuǎn)折點的準確性，本發(fā)明尚可以擴充到對相同的集成電路進行多次的測試，而由多次的實驗數(shù)據(jù)與相關(guān)模擬中去找尋驅(qū)近最佳的轉(zhuǎn)折點。
以上所述僅為本發(fā)明的較佳實施例而已，并非用以限定本發(fā)明的專利保護范圍；凡其它未脫離本發(fā)明所揭示的精神所完成的等效改變或等效替換，均應(yīng)包括在本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種判斷失效率與選擇最佳預(yù)處理周期的方法，其特征在于，所述方法至少包括提供數(shù)個集成電路；執(zhí)行一使用期限測試程序，測量在一測試環(huán)境下各個所述集成電路的有效工作期限，借以建立這些集成電路的失效率一測試時間關(guān)系，同時建立對應(yīng)到所述測試環(huán)境的一加速因子函數(shù)，所述加速因子函數(shù)為所述些集成電路在所述測試環(huán)境的測試時間與所述些集成電路在一正常工作環(huán)境的真實時間的關(guān)系；執(zhí)行一模擬程序，使用測試時間函數(shù)模擬所述失效率一測試時間關(guān)系；執(zhí)行一轉(zhuǎn)換程序，使用所述加速因子函數(shù)將所述測試時間函數(shù)轉(zhuǎn)換為一真實時間函數(shù)，在此所述真實時間函數(shù)的一轉(zhuǎn)折點所對應(yīng)的一運作時間即為測試所述這些集成電路的一最佳預(yù)處理周期；以及執(zhí)行一積分計算程序，對所述真實時間大於所述最佳預(yù)處理周期的部份進行所述真實時間函數(shù)的積分計算，以獲得一累積失效率一真實時間函數(shù)。
2.如權(quán)利要求1所述的方法，其特征在于，所述的失效率一測試時間關(guān)系根據(jù)所述測試時間的大小依序區(qū)分為一初期失效時期、一正常生命時期與一耗盡時期。
3.如權(quán)利要求1所述的方法，其特征在于，所述的加速因子函數(shù)為一常數(shù)。
4.如權(quán)利要求1所述的方法，其特征在于，所述的加速因子函數(shù)為一線性函數(shù)。
5.如權(quán)利要求1所述的方法，其特征在于，所述的加速因子函數(shù)為一非線性函數(shù)。
6.如權(quán)利要求1所述的方法，其特征在于，所述的測試時間函數(shù)為一指數(shù)函數(shù)。
7.如權(quán)利要求1所述的方法，其特征在于，所述的測試時間函數(shù)為以所述測試時間為變數(shù)的一多項式。
8.如權(quán)利要求1所述的方法，其特征在于，所述的測試時間函數(shù)的形式為y＝atb，其中，a與b為二個常數(shù)、y為所述失效率，而t為所述測試時間。
9.如權(quán)利要求1所述的方法，其特征在于，所述的模擬程序須使所述失效率一測試時間關(guān)系與所述測試時間函數(shù)之間的最小方差最小。
10.如權(quán)利要求1所述的方法，其特征在于，所述的摸擬程序須使所述失效率一測試時間關(guān)系與所述測試時間函數(shù)之間的差距達到最小。
11.如權(quán)利要求2所述的方法，其特征在于，當所述真實時間所對應(yīng)的該測試時間進入所述耗盡時期時，即停止所述積分計算程序。
12.一種判斷失效率與選擇最佳預(yù)處理周期的方法，其特征在于，所述方法至少包括提供多數(shù)個集成電路；執(zhí)行一使用期限測試程序，測量在一測試環(huán)境下各個所述集成電路的有效工作期限，借以建立所述些集成電路的一失效率一測試時間關(guān)系，同時建立對應(yīng)到所述測試環(huán)境的一加速因子函數(shù)，所述加速因子函數(shù)為所述這些集成電路在所述測試環(huán)境的一測試時間與所述些集成電路在一正常工作環(huán)境的一真實時間的關(guān)系；執(zhí)行一轉(zhuǎn)換程序，使用所述加速因子函數(shù)將所述失效率一測試時間關(guān)系轉(zhuǎn)換為一失效率一真實時間關(guān)系；執(zhí)行一模擬程序，使用一真實時間函數(shù)模擬所述失效率-真實時間關(guān)系，在此所述真實時間函數(shù)的一轉(zhuǎn)折點所對應(yīng)的一運作時間即為測試所述這些集成電路的一最佳預(yù)處理周期以及執(zhí)行一積分計算程序，對所述真實時間大於所述最佳預(yù)處理周期的部份進行所述真實時間函數(shù)的積分計算，以獲得一累積失效率一真實時間函數(shù)。
13.如權(quán)利要求12所述的方法，其特征在于，所述的失效率-測試時間關(guān)系可根據(jù)所述測試時間的大小依序區(qū)分為一初期失效時期、一正常生命時期與一耗盡時期。
14.如權(quán)利要求12所述的方法，其特征在于，所述加速因子函數(shù)為下列之一常數(shù)、線性函數(shù)以及非線性函數(shù)。
15.如權(quán)利要求12所述的方法，其特征在于，所述的真實時間函數(shù)的形式為y＝atb，其中，a與b為二個常數(shù)、y為所述失效率而t為所述真實時間。
16.如權(quán)利要求12所述的方法，其特征在于，所述的摸擬程序須使所述失效率-真實時間關(guān)系與所述真實時間函數(shù)之間的最小方差最小。
17.如權(quán)利要求12所述的方法，其特征在于，所述的模擬程序須使所述失效率一真實時間關(guān)系與真實時間函數(shù)之間的差距達到最小。
18.如權(quán)利要求13所述的方法，其特征在于，當所述真實時間所對應(yīng)的所述測試時間進入所述耗盡時期時，即停止所述積分計算程序。
19.一種判斷失效率與選擇最佳預(yù)處理周期的方法，其特征在于，所述方法至少包括提供數(shù)個集成電路；執(zhí)行一使用期限測試程序，測量在一測試環(huán)境下各個所述集成電路的有效工作期限，借以建立由多數(shù)筆測量資料所組成的一失效率一測試時間關(guān)系，并建立對應(yīng)到所述測試環(huán)境的一加速因子函數(shù)，在此所述加速因子函數(shù)系為所述些集成電路在所述測試環(huán)境的一測試時間與所述些集成電路在一正常工作環(huán)境的一真實時間的關(guān)系；執(zhí)行一對應(yīng)程序，使用以所述測試時間為變數(shù)的一測試時間多項式模擬所述失效率一測試時間關(guān)系；執(zhí)行一最佳化程序，若在所述測試時間多項式的一轉(zhuǎn)折點所對應(yīng)的一特定測試時間之前已有不只一個所述集成電路失效，則必須先消除部份的所述這些測量資料并再度重新執(zhí)行所述對應(yīng)程序，直到在所述特定測試時間之前只有一個所述集成電路失效為止，此時所述特定測試時間即為測試所述些集成電路的一最佳測試時間；執(zhí)行一轉(zhuǎn)換程序，使用所述加速因子函數(shù)將所述特定測試時間轉(zhuǎn)換為一特定真實時間，并將所述測試時間多項式轉(zhuǎn)換為一真實時間多項式，此時所述特定真實時間即為測試所述這些集成電路的一最佳預(yù)處理周期；以及執(zhí)行一積分計算程序，對所述真實時間大於所述最佳預(yù)處理周期的部份進行所述真實時間函數(shù)的積分計算，以得到一累積失效率一真實時間函數(shù)。
20.如權(quán)利要求19所述的方法，其特征在于，所述加速因子函數(shù)為下列之一常數(shù)、線性函數(shù)以及非線性函數(shù)。
全文摘要
一種判斷失效率與選擇最佳預(yù)處理周期的方法,至少包括:提供數(shù)個集成電路;根據(jù)測試環(huán)境下各集成電路的有效工作期限建立失效率一測試時間關(guān)系,并建立加速因子函數(shù),它為測試環(huán)境的測試時間與正常工作環(huán)境的真實時間的關(guān)系;使用以測試時間或真實時間為變數(shù)的函數(shù)模擬失效率一時間關(guān)系,此測試時間與真實時間的轉(zhuǎn)換使用加速因子函數(shù),且函數(shù)的轉(zhuǎn)折點即為最佳預(yù)處理周期;對真實時間大於最佳預(yù)處理周期的部份進行函數(shù)的積分計算,以得到累積失效率一真實時間函數(shù)。當函數(shù)轉(zhuǎn)折點所對應(yīng)的特定測試時間前已有不只一個集成電路失效時,可消除部份測量資料并重新找尋特定測試時間,直到在特定測試時間前只有一個集成電路失效為止。
文檔編號G06F11/22GK1368678SQ0110324
公開日2002年9月11日 申請日期2001年2月5日 優(yōu)先權(quán)日2001年2月5日
發(fā)明者方星幄, 韓宗立 申請人:聯(lián)華電子股份有限公司