專利名稱：中央接口盤的冗余控制裝置和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及計算機技術(shù)，具體涉及一種可應(yīng)用于中央接口盤的CPU冗余控制裝置和方法。
背景技術(shù)：
PSC是中央接口盤的簡稱，用于處理地鐵屏蔽門系統(tǒng)的輸入/輸出信號的請求，在地鐵屏蔽門PSC(中央接口盤)的開發(fā)過程中，出于對系統(tǒng)運營安全及乘客負責(zé)的考慮，需要確保輸入/輸出信號之間的邏輯關(guān)系準(zhǔn)確無誤。按照如圖1所示的現(xiàn)有技術(shù)的設(shè)計，采用一個CPU實現(xiàn)數(shù)據(jù)采集和輸出控制，雖然用這種方式也可以處理輸入/輸出信號之間的邏輯關(guān)系，但卻存在著隱患，因為若CPU死機或軟件跑飛(這是單顆CPU系統(tǒng)不可避免的問題)等，中央接口盤將失去對輸入/輸出信號的運算處理，最終導(dǎo)致事故的發(fā)生。如果為增加可靠性，采用雙CPU冗余，并令其“同時采集、同時運算、同時輸出”，這樣，一旦其中某顆CPU工作時出現(xiàn)問題，那么另一顆CPU可代替工作，系統(tǒng)不會出現(xiàn)死機現(xiàn)象，仍然可以正常工作。但如此雙CPU設(shè)計又帶來一個新的問題，因為這是基于我們假設(shè)兩顆CPU在任何時刻，在任何惡劣的環(huán)境下的運算結(jié)果均完全一致的理想情況下而采取的措施，若萬一這兩顆CPU的運算結(jié)果不一致，那么輸出控制模塊將無法動作，仍然會存在安全隱患。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種可應(yīng)用于PSC的多重CPU冗余控制方法，可以克服現(xiàn)有技術(shù)的上述缺點，保證在任何時候有可靠穩(wěn)定的輸出。
本發(fā)明上述技術(shù)問題這樣解決，一種用于中央接口盤的冗余控制裝置，其特征在于，包括數(shù)據(jù)采集單元，輸入端口分別與所述數(shù)據(jù)采集單元連接的第一CPU、第二CPU和監(jiān)控CPU，第一CPU的運算結(jié)果通過串行通訊口與監(jiān)控CPU的第一UART連接，第二CPU的運算結(jié)果通過串行通訊口與監(jiān)控CPU的第二UART連接，還包括與所述監(jiān)控CPU的輸出端口連接的輸出控制單元以及與輸出控制單元連接的輸出端口；所述監(jiān)控單元這樣提供信號給所述輸出控制單元如果來自第一和第二CPU的運算結(jié)果與監(jiān)控CPU的運算結(jié)果一致，則輸出運算結(jié)果到所述輸出控制單元；如果第一CPU與第二CPU運算結(jié)果不一致，則按照監(jiān)控CPU的運算結(jié)果對第一CPU與第二CPU運算結(jié)果進行“強制糾錯”后將運算結(jié)果輸出到所述輸出控制單元；如第一CPU與第二CPU的運算結(jié)果完全一致而不同于監(jiān)控CPU的運算結(jié)果，則系統(tǒng)放棄監(jiān)控CPU的運算結(jié)果，屬于控制“無效狀態(tài)”。
本發(fā)明另一技術(shù)問題這樣解決，構(gòu)造一種用于中央接口盤的冗余控制方法，包括數(shù)據(jù)采集單元，輸入端口分別與所述數(shù)據(jù)采集單元連接的第一CPU、第二CPU和監(jiān)控CPU，第一CPU的運算結(jié)果通過串行通訊口與監(jiān)控CPU的第一UART連接，第二CPU的運算結(jié)果通過串行通訊口與監(jiān)控CPU的第二UART連接，還包括與所述監(jiān)控CPU的輸出端口連接的輸出控制單元以及與輸出控制單元連接的輸出端口；所述冗余控制包括以下步驟由所述監(jiān)控CPU判斷來自第一和第二CPU的運算結(jié)果與第監(jiān)控PU的運算結(jié)果是否一致，如果一致則輸出運算結(jié)果到所述輸出控制單元；如果來自第一和第二CPU的運算結(jié)果與監(jiān)控CPU的運算結(jié)果不一致，則判斷第一CPU與第二CPU運算結(jié)果是否一致，如果不一致則按照監(jiān)控CPU的運算結(jié)果對第一CPU與第二CPU運算結(jié)果進行“強制糾錯”后將運算結(jié)果輸出到所述輸出控制單元；如果判斷出第一CPU與第二CPU運算結(jié)果一致但不同于監(jiān)控CPU的運算結(jié)果，則系統(tǒng)放棄CPU-C的運算結(jié)果，屬于控制“無效狀態(tài)”。
實施本發(fā)明的上述冗余控制裝置方法和裝置，可以保證控制信號不因為環(huán)境惡劣或器件不穩(wěn)定而發(fā)生任何信號不穩(wěn)定，控制不可靠的情況，同時，本發(fā)明的結(jié)構(gòu)簡單，實現(xiàn)成本也比較低廉。


圖1是現(xiàn)有技術(shù)單一CPU控制的邏輯結(jié)構(gòu)示意圖；圖2是本發(fā)明采用三個CPU實現(xiàn)冗余控制的邏輯框圖；具體實施方式
如圖2所示，本發(fā)明采用3顆CPU“同時采集、同時運算、同時輸出”的工作方式，CPU-A與CPU-B兩顆CPU進行運算，CPU-C進行監(jiān)控。輸出結(jié)果有以下3鐘情況2.1理想情況下，三顆CPU的運算結(jié)果完全一致，并令輸出控制模塊輸出控制信號；2.2若CPU-A與CPU-B的運算結(jié)果不一致，那么根據(jù)CPU-C的運算結(jié)果，進行“強制糾錯”，即此時的輸出取決于CPU-C的運算結(jié)果；2.3若CPU-A與CPU-B的運算結(jié)果完全一致，而CPU-C的運算結(jié)果不同，則系統(tǒng)放棄CPU-C的運算結(jié)果，屬于“無效狀態(tài)”；經(jīng)過實際運行及測試，改進后的設(shè)計，達到了設(shè)計要求。
總之最終的輸出控制信號，以3顆CPU同時運算后的結(jié)果進行“表決”而定。CPU-A、CPU-B與CPU-C之間的信號溝通是通過串口UART來實現(xiàn)的。為實現(xiàn)上述冗余控制，表決電路用于根據(jù)三顆CPU的輸出形成自己輸出的真值表及功能模塊設(shè)計圖如下所示

權(quán)利要求
1.一種用于中央接口盤的冗余控制裝置，其特征在于，包括數(shù)據(jù)采集單元，輸入端口分別與所述數(shù)據(jù)采集單元連接的第一CPU、第二CPU和監(jiān)控CPU，第一CPU的運算結(jié)果通過串行通訊口與監(jiān)控CPU的第一UART口連接，第二CPU的運算結(jié)果通過串行通訊口與監(jiān)控CPU的第二UART口連接，還包括與所述監(jiān)控CPU的輸出端口連接的輸出控制單元以及與輸出控制單元連接的輸出端口；所述監(jiān)控單元這樣提供信號給所述輸出控制單元如果來自第一和第二CPU的運算結(jié)果與第三CPU的運算結(jié)果一致，則輸出運算結(jié)果到所述輸出控制單元；如果第一CPU與第二CPU運算結(jié)果不一致，則按照監(jiān)控CPU的運算結(jié)果對第一CPU與第二CPU運算結(jié)果進行“強制糾錯”后將運算結(jié)果輸出到所述輸出控制單元；如第一CPU與第二CPU的運算結(jié)果完全一致而不同于監(jiān)控CPU的運算結(jié)果，則系統(tǒng)放棄監(jiān)控CPU的運算結(jié)果，屬于控制“無效狀態(tài)”。
2.一種用于中央接口盤的冗余控制方法，其特征在于，包括數(shù)據(jù)采集單元，輸入端口分別與所述數(shù)據(jù)采集單元連接的第一CPU、第二CPU和監(jiān)控CPU，第一CPU的運算結(jié)果通過串行通訊口與監(jiān)控CPU的第一UART連接，第二CPU的運算結(jié)果通過串行通訊口與監(jiān)控CPU的第二UART連接，還包括與所述監(jiān)控CPU的輸出端口連接的輸出控制單元以及與輸出控制單元連接的輸出端口；所述冗余控制方法包括以下步驟由所述監(jiān)測CPU判斷來自第一和第二CPU的運算結(jié)果與第三CPU的運算結(jié)果是否一致，如果一致則輸出運算結(jié)果到所述輸出控制單元或；如果來自第一和第二CPU的運算結(jié)果與第三CPU的運算結(jié)果不一致，則判斷第一CPU與第二CPU運算結(jié)果是否一致，如果不一致則按照監(jiān)控CPU的運算結(jié)果對第一CPU與第二CPU運算結(jié)果進行“強制糾錯”后將運算結(jié)果輸出到所述輸出控制單元；如果判斷出第一CPU與第二CPU運算結(jié)果一致但不同于監(jiān)控CPU的運算結(jié)果，則系統(tǒng)放棄監(jiān)控CPU的運算結(jié)果，屬于控制“無效狀態(tài)”。
全文摘要
一種用于中央接口盤的冗余控制裝置方法，由數(shù)據(jù)采集單元，第一CPU、第二CPU和監(jiān)控CPU，以及與監(jiān)控CPU的輸出端口連接的輸出控制單元以及與輸出控制單元連接的輸出端口等模塊組成；監(jiān)控單元這樣提供信號給所述輸出控制單元如果三個CPU的運算結(jié)果一致，則輸出運算結(jié)果到所述輸出控制單元；如果第一C與第二CPU運算結(jié)果不一致，則按照監(jiān)控CPU的運算結(jié)果輸出；如第一CPU與第二CPU的運算結(jié)果完全一致而不同于監(jiān)控CPU的運算結(jié)果，則系統(tǒng)放棄監(jiān)控CPU的運算結(jié)果，屬于控制“無效狀態(tài)”。實施本發(fā)明的上述冗余控制裝置方法，可以保證控制信號不因為環(huán)境惡劣或器件不穩(wěn)定而發(fā)生任何信號不穩(wěn)定，控制不可靠的情況，同時，本發(fā)明的結(jié)構(gòu)簡單，實現(xiàn)成本也比較低廉。
文檔編號G06F11/00GK1991814SQ20051012112
公開日2007年7月4日 申請日期2005年12月29日 優(yōu)先權(quán)日2005年12月29日
發(fā)明者熊建明, 朱衛(wèi)平, 彭海龍, 蘇武強, 劉曉東, 楊宇華 申請人:方大集團股份有限公司