專利名稱：電腦主板的測試裝置和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電腦主板的測試裝置和方法，尤其是涉及一種對電腦主板上采用FC-LGA封裝的CPU與北橋芯片之間電路連接的測試裝置以及測試方法。
背景技術(shù)：
隨著科技的發(fā)展，芯片的封裝技術(shù)也得到了快速的發(fā)展，比如現(xiàn)在所廣泛使用的CPU(Center Processing Unit，中央處理器)為采用FC-LGA(Flip-ChipLand Grid Array，反轉(zhuǎn)接點柵格數(shù)組)封裝，故CPU擺脫了傳統(tǒng)針孔式與CPU底座連接的方式，直接采用貼片的方式即可通過CPU底座連接到電腦的主板上。
如圖1所示，為采用FC-LGA封裝的CPU與電腦主板連接的示意圖。電腦主板100上包括一北橋芯片130，該北橋芯片130通過電子線路與采用矩陣觸點112的CPU底座110連接，而CPU120而采用貼片的方式貼附于上述CPU底座110，通過CPU底座110的觸點112與北橋芯片130以及其它電子元部件進(jìn)行相互通信。但是，如果CPU底座110上的矩陣狀觸點112有形變、彎曲，甚至該CPU底座110與上述主板100上的電子線路焊接不良，以及CPU底座110與北橋芯片130之間的電子線路產(chǎn)生短路、開路時，導(dǎo)致CPU120與北橋芯片130之間不能有效的通信，使電腦系統(tǒng)無法激活。
然而，當(dāng)CPU120貼置于CPU底座110上以后，因為CPU120為FC-LGA封裝，而北橋芯片130采用BGA(Ball Grid Array，球柵數(shù)組)，兩者之間通過設(shè)置于電路板中的電子線路連接，故不能連接任何測試探頭，因此，無法通過測試工具對CPU120與CPU底座110之間可能出現(xiàn)的連接故障進(jìn)行測試，也無法通過測試工具對CPU120與北橋芯片130之間是否為有效的電路連接做測試。故有必要開發(fā)設(shè)計一種測試裝置以及測試方法，對電腦的主板上的CPU120與北橋芯片130之間是否為有效的電路連接做測試。

發(fā)明內(nèi)容
為解決上述問題，本發(fā)明揭示了一種對電腦主板上采用FC-LGA封裝的CPU與北橋芯片之間電路連接的測試裝置以及測試方法。
為解決上述問題，本發(fā)明所揭示的電腦主板的測試裝置和方法，采用如下技術(shù)方案來實現(xiàn)本發(fā)明的電腦主板的測試裝置，用于對采用FC-LGA封裝的CPU的電腦主板，測試CPU與主板上的北橋芯片之間的電路連接，上述CPU通過具有矩陣觸點的CPU底座連接于上述主板，其特征在于，該測試裝置包括一顯示單元；一電阻，其一端與基準(zhǔn)電位連接，另一端為測試點；一可編程邏輯電路，連接于上述測試點和上述顯示單元之間，其包括一全復(fù)位信號，其產(chǎn)生一個有效電位使上述可編程邏輯電路復(fù)位；一手動控制信號，用戶根據(jù)測試需要使其產(chǎn)生一個有效電位即開始測試；一當(dāng)前測試腳位運算器，代表上述觸點的腳為數(shù)據(jù)輸入上述當(dāng)前測試腳位運算器，觸發(fā)信號輸出端輸出一個觸發(fā)信號；一測試狀態(tài)控制器，分別與上述手動控制信號以及上述全復(fù)位信號連接，并根據(jù)上述當(dāng)前測試腳位運算器產(chǎn)生的觸發(fā)信號，利用一測試狀態(tài)/結(jié)果判斷機制來進(jìn)行測試；一測試腳位計數(shù)器，分別與上述全復(fù)位信號以及上述當(dāng)前測試腳位運算器的觸發(fā)信號輸出端輸連接，根據(jù)上述觸發(fā)信號來統(tǒng)計已測試腳，并產(chǎn)生一測試結(jié)束信號；一顯示控制單元，分別與上述當(dāng)前測試腳位運算器、上述當(dāng)前測試腳位運算器、上述測試腳位計數(shù)器連接；一顯示控制器，產(chǎn)生并輸出一第一、第二掃描信號傳輸至上述顯示控制單元。
本發(fā)明的電腦主板的測試方法包括以下步驟首先，輸入一開始測試信號使上述測試裝置的上述測試點對應(yīng)于上述觸點接觸設(shè)置后，并使上述手動控制信號產(chǎn)生一有效電位，上述測試裝置即開始對上述觸點進(jìn)行測試；其次，產(chǎn)生觸發(fā)信號以同步測試上述當(dāng)前測試腳位運算器的觸發(fā)信號輸出端輸出一個觸發(fā)信號，并將該觸發(fā)信號傳至上述測試狀態(tài)控制器以及上述測試腳位計數(shù)器，上述測試腳位計數(shù)器用于對已經(jīng)測試的腳位計數(shù)統(tǒng)計，以及通過上述測試狀態(tài)控制器的控制，以便使上述顯示控制單元能同步顯示被測試腳位的測試結(jié)果；再次，測試狀態(tài)/結(jié)果判斷；最后，顯示測試結(jié)果上述當(dāng)前測試腳位運算器通過內(nèi)部運算，將當(dāng)前的測試腳位數(shù)據(jù)輸出到上述顯示控制單元；同時，上述測試狀態(tài)控制器將當(dāng)前測試腳位的測試結(jié)果傳至上述顯示控制單元，將當(dāng)前測試腳位數(shù)據(jù)以及測試結(jié)果同步顯示于上述顯示單元之上。
較佳的，上述電阻的阻值等于上述觸點的對地電阻值；上述可編程邏輯電路為一可采用FPGA現(xiàn)場編程的PLD芯片。
較佳的，上述測試狀態(tài)控制器所利用的測試狀態(tài)/結(jié)果判斷機制如下上述測試裝置包括四種狀態(tài)空閑狀態(tài)、正常測試狀態(tài)、錯誤報告狀態(tài)以及測試結(jié)束狀態(tài)，上述測試狀態(tài)控制器根據(jù)上述全復(fù)位信號、上述手動控制信號以及上述觸發(fā)信號和上述測試結(jié)束信號來控制使上述測試裝置處于上述四種工作狀態(tài)的其中一種；使上述全復(fù)位信號產(chǎn)生一個有效電位并傳輸至上述測試狀態(tài)控制器，上述測試裝置處于空閑狀態(tài)；使上述手動控制信號產(chǎn)生一個有效電位并傳輸至上述測試狀態(tài)控制器，上述測試裝置處于正常測試狀態(tài)；所有待測試的腳位全部檢測完畢后，也即通過上述測試腳位計數(shù)器對已測試腳位數(shù)目的統(tǒng)計后判斷全部檢測完畢，上述測試腳位計數(shù)器將輸出一個有效的測試結(jié)束信號傳輸至上述測試狀態(tài)控制器，上述測試狀態(tài)控制器將根據(jù)上述測試結(jié)束信號控制上述測試裝置處于測試結(jié)束狀態(tài)；測試到某一測試點為不正確電位，此時上述觸發(fā)信號產(chǎn)生的有效觸發(fā)信號傳輸至上述測試狀態(tài)控制器，上述測試狀態(tài)控制器將控制上述測試裝置中止目前的正常測試狀態(tài)而轉(zhuǎn)入到錯誤報告狀態(tài)；使上述全復(fù)位信號產(chǎn)生一個有效電位并傳輸至上述測試狀態(tài)控制器后，上述測試狀態(tài)控制器將控制上述測試裝置進(jìn)入上述空閑狀態(tài)；使上述手動控制信號產(chǎn)生一個有效電位并傳輸至上述測試狀態(tài)控制器，上述測試狀態(tài)控制器將控制上述測試裝置重新進(jìn)入上述正常測試狀態(tài)。
與現(xiàn)在技術(shù)相比，本發(fā)明的測試裝置和測試方法，填補了對采用FC-LGA封裝的CPU的電腦主板上，對CPU與北橋芯片之間沒有有效的測試裝置和測試方法的空白，本發(fā)明具有較佳的使用前景。


圖1為現(xiàn)有采用FC-LGA封裝的CPU與電腦主板連接的示意圖。
圖2為本發(fā)明的測試裝置與電腦主板配合使用的狀態(tài)示意圖。
圖3為本發(fā)明的電腦主板的測試裝置的等效電路示意圖。
圖4為本發(fā)明的電腦主板的測試裝置的可編程邏輯電路的內(nèi)部方塊示意圖。
圖5為本發(fā)明所示測試方法的流程示意圖。
圖6為本發(fā)明所示測試方法的測試狀態(tài)/結(jié)果判斷的原理示意圖。
具體實施例方式
如圖2所示，為本發(fā)明的測試裝置與電腦主板配合使用的狀態(tài)示意圖。并結(jié)合圖1，本發(fā)明的測試裝置用于測試采用FC-LGA封裝的CPU的主板結(jié)構(gòu)的測試。本發(fā)明的測試裝置300包括一基板150，其一側(cè)設(shè)置有與上述CPU底座110上的矩陣狀的上述觸點112對應(yīng)的測試點310，另一側(cè)設(shè)置有一可編程邏輯電路200，以及與其連接設(shè)置的為一顯示單元340。當(dāng)將上述測試裝置300置于上述CPU底座110上時，上述測試點310與上述觸點112分別對應(yīng)相接觸；并且，上述顯示單元340為LED顯示器。將本發(fā)明的測試裝置電性連接于圖1所示的CPU底座110的呈矩陣排列的觸點112之上，即可測試上述CPU底座110的上述觸點112是否與上述CPU120具有有效的連接，以及上述CPU120與上述北橋芯片130是否為有效的電路連接，并將測試結(jié)果顯示在上述顯示單元340之上。
同時，見圖3所示，為本發(fā)明的電腦主板的測試裝置的等效電路示意圖。本發(fā)明的測試裝置300的電路部分，包括一可編程邏輯電路200，以及一電阻320，以及一測試點310。其中，上述測試點310與上述CPU底座110的其中一個觸點112電性接觸連接；上述電阻320即為上述觸點112的對地的等效電阻400；上述電阻320的一末端即為測試點310，而對應(yīng)末端與一基準(zhǔn)電位330連接；上述可編程邏輯電路200電性連接上述測試點310，其為一PLD芯片(Programming Logic Digital，可編程邏輯單位)，可通過對上述測試點310的電位信號進(jìn)行采樣、控制、運算以及根據(jù)運算結(jié)果輸出等功能。
在上述CPU底座110中，所具有的觸點112所傳輸?shù)男盘?，按照信號的功能劃分，大致包括控制信號、?shù)據(jù)信號、地址信號、接地信號以及電源信號。而通過本發(fā)明的測試裝置300進(jìn)行測試的觸點112為控制信號觸點和數(shù)據(jù)信號觸點以及地址信號觸點。同時，根據(jù)上述CPU底座110中所包括的控制信號和數(shù)據(jù)信號以及地址信號的觸點112的個數(shù)，來設(shè)置對應(yīng)個數(shù)的測試點310，每一個測試點310均串接一個與此測試點310對應(yīng)連接設(shè)置的觸點112對地的等效電阻400阻值相等的電阻320后，與基準(zhǔn)電位330連接；每一個測試點310均電性連接上述可編程邏輯電路200。
由于將上述電阻320設(shè)置為與試點310對應(yīng)連接設(shè)置的觸點112對地的等效電阻400的阻值相等，故上述測試點310的電位即為上述電阻320串連上述等效電阻400后，上述等效電阻400上的分壓值。上述可編程邏輯電路200通過檢測上述測試點310的電位(分壓值)來判斷所測試電路是否為有效的電路連接。比如，將基準(zhǔn)電位330設(shè)置為5V，那幺，如果某一觸點112與上述北橋芯片130之間為有效的通路，那幺此時上述測試點310處的電位大致為2.5V；如果此時上述測試點310處的電位遠(yuǎn)遠(yuǎn)偏離正確的電位，則表明此觸點112與上述北橋芯片130之間的線路出現(xiàn)短路、開路甚至是上述觸點112彎曲、折斷等問題。
同時，如圖3所示，為本發(fā)明的測試裝置300的可編程邏輯電路200的內(nèi)部電路方塊示意圖。
上述可編程邏輯電路200為一PLD芯片，其內(nèi)部可按照邏輯功能劃為顯示控制器210、時鐘分頻器220、當(dāng)前測試腳位運算器230、測試狀態(tài)控制器240、測試腳位計數(shù)器250以及顯示控制單元260。其中，可采用FPGA(FieldProgrammable Gate Array，現(xiàn)場可編程門)對上述可編程邏輯電路200進(jìn)行編程來控制其內(nèi)部的各部分結(jié)構(gòu)的運作。
由于上述CPU底座110的觸點112呈矩陣分布，對應(yīng)的本發(fā)明的測試裝置300的測試點310也呈矩陣分布，故定義一個數(shù)組tp[1，2…n]，以表示每一個測試點310的位置，其中，n代表矩陣中需要測試的觸點112的最大數(shù)目。上述可編程邏輯電路200通過一地址信號500與上述每一個測試點310連接，以便于對每個觸點112的測試做識別和統(tǒng)計等后續(xù)工作。
另外，上述可編程邏輯電路200還具有一全復(fù)位信號510，可通過編程設(shè)置其為低電位或高電位為有效電位，當(dāng)該全復(fù)位信號510為有效電位時，上述可編程邏輯電路200復(fù)位。
上述可編程邏輯電路200還具有一手動控制信號520，可通過編程設(shè)置其為低電位或高電位為有效電位，當(dāng)用戶通過上述手動控制信號520輸入一個有效的電位后，本發(fā)明的測試裝置300開始測試。
另外，上述可編程邏輯電路200還具有一時鐘單元530，其可為一晶振體(Crystal)，為上述可編程邏輯電路200提供時鐘信號。
本發(fā)明所揭示的測試方法如下首先，輸入一開始測試信號(步驟610)。此步驟可通過用戶將該測試裝置300設(shè)置于電腦主板100的上述CPU底座110上，且使上述測試裝置300的上述測試點310對應(yīng)于上述觸點112接觸設(shè)置后，再通過使上述手動控制信號520產(chǎn)生一有效電位來實現(xiàn)，當(dāng)上述手動控制信號520產(chǎn)生一有效電位后，上述測試裝置300即開始對上述觸點112進(jìn)行一一測試。
其次，產(chǎn)生觸發(fā)信號以同步測試(步驟620)。通過上述步驟610開始測試，即上述地址信號500從地址數(shù)組為tp[1，0…0]開始測試，也就是從編號為1的上述觸點112(或上述測試點310)開始測試；另外，在開始對一個上述觸點112進(jìn)行測試時，上述當(dāng)前測試腳位運算器230的觸發(fā)信號輸出端輸出一個觸發(fā)信號231，并將該觸發(fā)信號傳至上述測試狀態(tài)控制器240以及上述測試腳位計數(shù)器250，上述測試腳位計數(shù)器250用于對已經(jīng)測試的上述觸點112計數(shù)統(tǒng)計，以及通過上述測試狀態(tài)控制器240的控制，以便使上述顯示控制單元260能同步顯示被測試腳位的測試結(jié)果(后續(xù)步驟640)，并開始對編號為2的上述觸點112觸電開始測試。
再次，測試狀態(tài)/結(jié)果判斷(步驟630)。詳細(xì)描述見下面對圖6的詳細(xì)描述。
最后，顯示測試結(jié)果(步驟640)。當(dāng)上述測試裝置300對其中某一腳位(觸點112)開始測試時，上述當(dāng)前測試腳位運算器230通過內(nèi)部運算，將當(dāng)前的測試腳位(也就是代表被測試的上述觸點112的地址數(shù)組為tp[1，0…0])輸出到上述顯示控制單元260；同時，上述測試狀態(tài)控制器240將當(dāng)前測試腳位的測試結(jié)果傳至上述顯示控制單元260；上述當(dāng)前測試腳位運算器230的觸發(fā)信號輸出端輸出一個觸發(fā)信號231(步驟620)，上述觸發(fā)信號231也將傳輸至上述顯示控制單元260，用于控制上述顯示控制單元260將當(dāng)前測試腳位數(shù)據(jù)以及測試結(jié)果同步顯示于上述顯示單元340之上。
由于在測試過程中，通過上述測試狀態(tài)控制器240的控制使上述測試裝置300處于四種狀態(tài)中的其中一種S0-空閑狀態(tài)；S1-正常測試狀態(tài)；S2-錯誤報告狀態(tài)；S3-測試結(jié)束狀態(tài)。上述測試狀態(tài)控制器240根據(jù)上述全復(fù)位信號510(rst)、上述手動控制信號520(ctrl)以及上述觸發(fā)信號231(en)和測試結(jié)束信號251(cntend)而控制使本發(fā)明的測試裝置300處于上述四種工作狀態(tài)的其中一種，具體的工作原理見圖6所示當(dāng)用戶使全復(fù)位信號510(rst)產(chǎn)生一個有效電位后，該有效的全復(fù)位信號510(rst)輸入至上述測試狀態(tài)控制器240，通過上述測試狀態(tài)控制器240控制，使本發(fā)明的上述測試裝置300處于空閑狀態(tài)，也即是等待測試狀態(tài)S0。
在上述測試裝置300處于空閑狀態(tài)S0后，當(dāng)用戶通過設(shè)置使上述手動控制信號520(ctrl)產(chǎn)生一個有效電位并傳輸至上述測試狀態(tài)控制器240，通過上述測試狀態(tài)控制器240控制，使本發(fā)明的上述測試裝置300處于正常測試狀態(tài)S1，也即上述測試裝置300按照圖5所示的測試流程進(jìn)行測試。
當(dāng)上述測試裝置300處于正常測試狀態(tài)S1后，如果在測試過程中發(fā)現(xiàn)錯誤，也即是測試到某一測試點310為不正確電位，此時上述觸發(fā)信號231(en)產(chǎn)生的有效觸發(fā)信號(Error)傳輸至上述測試狀態(tài)控制器240，上述測試狀態(tài)控制器240將控制上述測試裝置300中止目前的正常測試狀態(tài)S1而轉(zhuǎn)入到錯誤報告狀態(tài)S2。
在上述錯誤報告狀態(tài)S2下，當(dāng)用戶使上述全復(fù)位信號510(rst)產(chǎn)生一個有效電位并傳輸至上述測試狀態(tài)控制器240后，上述測試狀態(tài)控制器240將控制上述測試裝置300進(jìn)入上述空閑狀態(tài)S0；當(dāng)用戶通過設(shè)置使上述手動控制信號520(ctrl)產(chǎn)生一個有效電位并傳輸至上述測試狀態(tài)控制器240，述測試狀態(tài)控制器240將控制上述測試裝置300重新進(jìn)入上述正常測試狀態(tài)S1，也為從轉(zhuǎn)入上述錯誤報告狀態(tài)S2時中止測試的下一個腳位(檢測到錯誤信息的觸點112的下一個待檢測觸點112)繼續(xù)開始測試。
在上述基礎(chǔ)上，當(dāng)所有待測試的腳位(觸點112)全部檢測完畢后，也即通過上述測試腳位計數(shù)器250對已測試腳位數(shù)目的統(tǒng)計后判斷全部檢測完畢。此時，上述測試腳位計數(shù)器250將輸出一個有效的測試結(jié)束信號251(cntend)傳輸至上述測試狀態(tài)控制器240，上述測試狀態(tài)控制器240將根據(jù)上述測試結(jié)束信號251(cntend)控制上述測試裝置300處于測試結(jié)束狀態(tài)S3；上述測試結(jié)束信號251(cntend)傳輸至上述當(dāng)前測試腳位運算器230的產(chǎn)生上述觸發(fā)信號231(en)的輸出端，使上述觸發(fā)信號231(en)變?yōu)闊o效電位，也即停止上述當(dāng)前測試腳位運算器230對其他元部件產(chǎn)生同步工作信號；上述測試結(jié)束信號251(cntend)傳輸至上述顯示控制單元260，使上述顯示控制單元260根據(jù)編程設(shè)定，顯示類似于”PASS”等字樣。
當(dāng)上述測試裝置300處于上述測試結(jié)束狀態(tài)S3后，僅當(dāng)使使上述全復(fù)位信號510(rst)產(chǎn)生一個有效電位并傳輸至上述測試狀態(tài)控制器240后，上述測試狀態(tài)控制器240將控制上述測試裝置300進(jìn)入上述空閑狀態(tài)S0。
其中，上述錯誤報告狀態(tài)S2也即為利用上述觸發(fā)信號231(en)產(chǎn)生的有效觸發(fā)信號(Error)，同時傳輸至上述顯示控制單元260，使上述顯示控制單元260與當(dāng)前測試腳位產(chǎn)生同步顯示；同時，將當(dāng)前測試到錯誤的測試腳位數(shù)據(jù)以及產(chǎn)生錯誤的測試結(jié)果，分別通過上述當(dāng)前測試腳位運算器230和測試狀態(tài)控制器240而傳輸至上述顯示控制單元260得以同步顯示(步驟640)。
另外，上述時鐘分頻器220將上述時鐘單元530的時鐘信號分頻后，為上述測試腳位計數(shù)器250以及上述顯示控制單元260提供同步時鐘信號。
上述顯示控制器210接受上述時鐘單元530的一個同步時鐘信號以后，產(chǎn)生并輸出一第一、第二掃描信號212和214，分別用于對圖2所示中的上述顯示單元340的LED顯示器的十位和個位的字符顯示。
上述顯示控制單元260為一采用業(yè)界傳統(tǒng)利用LED顯示器顯示數(shù)據(jù)的譯碼、顯示技術(shù)，再此不再詳述。上述顯示控制單元260將譯碼后的數(shù)據(jù)以及控制顯示信號傳輸至與之連接的上述顯示單元340，使測試腳位數(shù)據(jù)以及測試結(jié)果同步顯示于上述顯示單元340之上。
綜上所述，本發(fā)明所揭示的對采用FC-LGA封裝的CPU的電腦主板的測試裝置和方法，由于充分利用采用FC-LGA封裝的CPU需用利用一對應(yīng)于CPU的連接觸點而呈矩陣狀排列的CPU底座的觸點，本發(fā)明的測試裝置在于開發(fā)一種新的電路，其具有對應(yīng)于上述CPU底座的觸點的矩陣狀測試點，并在測試點串接一基準(zhǔn)電位以及等效于該CPU底座的觸點對地電阻阻值的電阻后，通過測試點檢測電位來判斷；同時，本發(fā)明的測試裝置還充分利用一可編程PLD芯片的可編程邏輯電路，連接于上述測試點，可通過檢測該測試點的電位，并利用同步時鐘信號對當(dāng)前測試腳位(觸點)、測試狀態(tài)進(jìn)行控制，使本發(fā)明的測試裝置能依次測試所有待測試腳位(觸點)，并同步顯示當(dāng)前測試腳位與測試結(jié)果信息；同時，本發(fā)明引入了測試狀態(tài)判斷和轉(zhuǎn)換機制，可有效的測試所有待測試腳位；與現(xiàn)在技術(shù)相比，本發(fā)明的測試裝置和測試方法，填補了對采用FC-LGA封裝的CPU的電腦主板上，對CPU與北橋芯片之間沒有有效的測試裝置和測試方法的空白，本發(fā)明具有較佳的使用前景。
權(quán)利要求
1.一種電腦主板的測試裝置，用于對采用FC-LGA封裝的CPU的電腦主板，測試CPU與主板上的北橋芯片之間的電路連接，上述CPU通過具有矩陣觸點的CPU底座連接于上述主板，其特征在于，該測試裝置包括一顯示單元；一電阻，其一端與基準(zhǔn)電位連接，另一端為測試點；一可編程邏輯電路，連接于上述測試點和上述顯示單元之間，其包括一全復(fù)位信號，其產(chǎn)生一個有效電位使上述可編程邏輯電路復(fù)位；一手動控制信號，用戶根據(jù)測試需要使其產(chǎn)生一個有效電位即開始測試；一當(dāng)前測試腳位運算器，代表上述觸點的腳為數(shù)據(jù)輸入上述當(dāng)前測試腳位運算器，觸發(fā)信號輸出端輸出一個觸發(fā)信號；一測試狀態(tài)控制器，分別與上述手動控制信號以及上述全復(fù)位信號連接，并根據(jù)上述當(dāng)前測試腳位運算器產(chǎn)生的觸發(fā)信號，利用一測試狀態(tài)/結(jié)果判斷機制來進(jìn)行測試；一測試腳位計數(shù)器，分別與上述全復(fù)位信號以及上述當(dāng)前測試腳位運算器的觸發(fā)信號輸出端輸連接，根據(jù)上述觸發(fā)信號來統(tǒng)計已測試腳，并產(chǎn)生一測試結(jié)束信號；一顯示控制單元，分別與上述當(dāng)前測試腳位運算器、上述當(dāng)前測試腳位運算器、上述測試腳位計數(shù)器連接；一顯示控制器，產(chǎn)生并輸出一第一、第二掃描信號傳輸至上述顯示控制單元。
2.如權(quán)利要求1所述的電腦主板的測試裝置，其特征在于，上述電阻的阻值等于上述觸點的對地電阻值。
3.如權(quán)利要求1所述的電腦主板的測試裝置，其特征在于，上述可編程邏輯電路為一可采用FPGA現(xiàn)場編程的PLD芯片。
4.如權(quán)利要求1所述的電腦主板的測試裝置，其特征在于，上述可編程邏輯電路還具有一時鐘單元，其可為一晶振體，為上述可編程邏輯電路提供時鐘信號。
5.如權(quán)利要求1所述的電腦主板的測試裝置，其特征在于，上述可編程邏輯電路還具有一時鐘分頻器，將上述時鐘單元的時鐘信號分頻后為上述測試腳位計數(shù)器以及上述顯示控制單元提供同步時鐘信號。
6.一種電腦主板的測試方法，其特征在于，該方法包括以下步驟首先，輸入一開始測試信號使上述測試裝置的上述測試點對應(yīng)于上述觸點接觸設(shè)置后，并使上述手動控制信號產(chǎn)生一有效電位，上述測試裝置即開始對上述觸點進(jìn)行測試；其次，產(chǎn)生觸發(fā)信號以同步測試上述當(dāng)前測試腳位運算器的觸發(fā)信號輸出端輸出一個觸發(fā)信號，并將該觸發(fā)信號傳至上述測試狀態(tài)控制器以及上述測試腳位計數(shù)器，上述測試腳位計數(shù)器用于對已經(jīng)測試的腳位計數(shù)統(tǒng)計，以及通過上述測試狀態(tài)控制器的控制，以便使上述顯示控制單元能同步顯示被測試腳位的測試結(jié)果；再次，測試狀態(tài)/結(jié)果判斷；最后，顯示測試結(jié)果上述當(dāng)前測試腳位運算器通過內(nèi)部運算，將當(dāng)前的測試腳位數(shù)據(jù)輸出到上述顯示控制單元；同時，上述測試狀態(tài)控制器將當(dāng)前測試腳位的測試結(jié)果傳至上述顯示控制單元，將當(dāng)前測試腳位數(shù)據(jù)以及測試結(jié)果同步顯示于上述顯示單元之上。
7.如權(quán)利要求6其中1項所述的電腦主板的測試方法，其特征在于，上述測試狀態(tài)控制器所利用的測試狀態(tài)/結(jié)果判斷機制如下上述測試裝置包括四種狀態(tài)空閑狀態(tài)、正常測試狀態(tài)、錯誤報告狀態(tài)以及測試結(jié)束狀態(tài)，上述測試狀態(tài)控制器根據(jù)上述全復(fù)位信號、上述手動控制信號以及上述觸發(fā)信號和上述測試結(jié)束信號來控制使上述測試裝置處于上述四種工作狀態(tài)的其中一種。
8.如權(quán)利要求7所述的電腦主板的測試方法，其特征在于，使上述全復(fù)位信號產(chǎn)生一個有效電位并傳輸至上述測試狀態(tài)控制器，上述測試裝置處于空閑狀態(tài)。
9.如權(quán)利要求8所述的電腦主板的測試方法，其特征在于，使上述手動控制信號產(chǎn)生一個有效電位并傳輸至上述測試狀態(tài)控制器，上述測試裝置處于正常測試狀態(tài)。
10.如權(quán)利要求9所述的電腦主板的測試方法，其特征在于，所有待測試的腳位全部檢測完畢后，也即通過上述測試腳位計數(shù)器對已測試腳位數(shù)目的統(tǒng)計后判斷全部檢測完畢，上述測試腳位計數(shù)器將輸出一個有效的測試結(jié)束信號傳輸至上述測試狀態(tài)控制器，上述測試狀態(tài)控制器將根據(jù)上述測試結(jié)束信號控制上述測試裝置處于測試結(jié)束狀態(tài)。
11.如權(quán)利要求9所述的電腦主板的測試方法，其特征在于，測試到某一測試點為不正確電位，此時上述觸發(fā)信號產(chǎn)生的有效觸發(fā)信號傳輸至上述測試狀態(tài)控制器，上述測試狀態(tài)控制器將控制上述測試裝置中止目前的正常測試狀態(tài)而轉(zhuǎn)入到錯誤報告狀態(tài)。
12.如權(quán)利要求11所述的電腦主板的測試方法，其特征在于，使上述全復(fù)位信號產(chǎn)生一個有效電位并傳輸至上述測試狀態(tài)控制器后，上述測試狀態(tài)控制器將控制上述測試裝置進(jìn)入上述空閑狀態(tài)；使上述手動控制信號產(chǎn)生一個有效電位并傳輸至上述測試狀態(tài)控制器，上述測試狀態(tài)控制器將控制上述測試裝置重新進(jìn)入上述正常測試狀態(tài)。
全文摘要
本發(fā)明揭示了一種電腦主板的測試裝置和方法，用于對采用FC－LGA封裝的CPU的電腦主板，測試CPU與主板上的北橋芯片之間的電路連接，該測試裝置包括一顯示單元；一電阻，其一端與基準(zhǔn)電位連接，另一端為測試點；一可編程邏輯電路，連接于上述測試點和上述顯示單元之間，上述可編程邏輯電路為一PLD芯片，對上述可編程邏輯電路編程控制其通過檢測上述測試點的電位變化來一一測試上述觸點跟上述北橋芯片之間是否為有效的電路連接。本發(fā)明的測試裝置和測試方法，填補了對采用FC－LGA封裝的CPU與北橋芯片之間沒有有效的測試裝置和測試方法的空白，具有較佳的使用前景。
文檔編號G06F11/267GK1963777SQ20051010100
公開日2007年5月16日 申請日期2005年11月8日 優(yōu)先權(quán)日2005年11月8日
發(fā)明者李 杰 申請人:佛山市順德區(qū)順達(dá)電腦廠有限公司