專利名稱：可編程高頻數(shù)字信號(hào)發(fā)生器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及信號(hào)發(fā)生器，特別是一種可編程高頻數(shù)字信號(hào)發(fā)生器，主要適用于數(shù)字通信、數(shù)字測(cè)量與診斷、自動(dòng)控制等各種需要信號(hào)輸入的裝置。
背景技術(shù)：
在先技術(shù)可編程任意數(shù)字信號(hào)發(fā)生器(申請(qǐng)?zhí)?3207151.1)中，如圖1所示裝置以8031單片機(jī)02為核心，包括鍵盤與顯示器01、時(shí)鐘電路03、外觸發(fā)輸入電路04、波形數(shù)據(jù)存儲(chǔ)器05、波形長(zhǎng)度控制器06、頻率合成器07、地址發(fā)生器08、和D/A數(shù)據(jù)轉(zhuǎn)換器，即DAC09。裝置工作時(shí)，8031產(chǎn)生任意波形的數(shù)據(jù)并寫(xiě)到圖1的波形數(shù)據(jù)存儲(chǔ)器05，再讀出或直接從波形數(shù)據(jù)存儲(chǔ)器05讀出周期波形數(shù)據(jù)，最后由DAC實(shí)現(xiàn)輸出信號(hào)。雖然它具有輸出頻率分辨率高和可以實(shí)現(xiàn)頻率的程序控制的優(yōu)點(diǎn)，但仍然存在一些不足1)該裝置結(jié)構(gòu)復(fù)雜，擴(kuò)展電路集成度低，升級(jí)擴(kuò)充困難；2)8031的數(shù)據(jù)尋址范圍有限，表容量不高；數(shù)據(jù)總線位數(shù)低，輸出信號(hào)精度低；指令周期不夠短，運(yùn)算速度慢；總線結(jié)構(gòu)不利于數(shù)據(jù)處理，指令效率差，在產(chǎn)生高頻信號(hào)方面具有很大困難；3)該裝置沒(méi)有提供與輸出信號(hào)嚴(yán)格同步或有一定固定延遲時(shí)間的相同波形或不同波形參考信號(hào)的參考輸出端；4)該裝置沒(méi)有提供信號(hào)調(diào)制功能。
5)DAC的輸出沒(méi)有接功率放大和低阻抗輸出電路，不便于直接接負(fù)載。

發(fā)明內(nèi)容
本發(fā)明要解決的問(wèn)題在于克服上述在先技術(shù)的不足，提供一種可編程高頻數(shù)字信號(hào)發(fā)生器。
本發(fā)明的基本思想是1)采用DSK開(kāi)發(fā)板、高速DAC、A/D數(shù)據(jù)轉(zhuǎn)換器(ADC)、數(shù)據(jù)寄存器、加法器、D觸發(fā)器、收發(fā)器及低輸出阻抗功率放大電路構(gòu)成信號(hào)發(fā)生器。DSK板上集成了在先技術(shù)中除8031，DAC外的所有外圍電路或功能，并具有一個(gè)子板擴(kuò)展槽。把高速DAC、ADC、加法器、D觸發(fā)器、收發(fā)器及低輸出阻抗功率放大電路部分設(shè)計(jì)成一塊子板，接在子板擴(kuò)展槽上。結(jié)構(gòu)簡(jiǎn)單，擴(kuò)充功能只需更換子板或擴(kuò)充子板。
2)DSK板上的DSP數(shù)字信號(hào)處理芯片取代在先技術(shù)中的8031，與之相比，DSP數(shù)字信號(hào)處理芯片數(shù)據(jù)尋址范圍大；16位或32位數(shù)據(jù)寬度，輸出信號(hào)精度高；指令周期短；數(shù)據(jù)和指令分開(kāi)存儲(chǔ)，流水線操作，具有專用的硬件乘法器和特殊的指令集，指令效率高，能產(chǎn)生時(shí)間間隔很短的16位或32位數(shù)字信號(hào)，在產(chǎn)生高頻高精度信號(hào)方面具有很大優(yōu)勢(shì)，更適合實(shí)現(xiàn)可編程高頻數(shù)字信號(hào)發(fā)生器。
3)子板上的高速DAC將DSP芯片產(chǎn)生的離散數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)并輸出給加法器，實(shí)現(xiàn)任意波形的輸出。
4)D觸發(fā)器接收DSP信號(hào)輸出與上述信號(hào)間的同步或延遲。
5)ADC將模擬調(diào)制信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)輸入給DSK板，與DSP芯片產(chǎn)生的數(shù)字信號(hào)一起實(shí)現(xiàn)信號(hào)的數(shù)字調(diào)制。
6)低輸出阻抗功率放大電路實(shí)現(xiàn)信號(hào)的功率放大和低阻輸出，方便接負(fù)載。
本發(fā)明的技術(shù)解決方案如下一種可編程高頻脈沖信號(hào)發(fā)生器，特征在于其構(gòu)成是一計(jì)算機(jī)與一DSK板的并口相連，該DSK板的子板槽分別與ADC的輸出端、收發(fā)器的輸出端、寄存器輸入端、第一DAC輸入端和D觸發(fā)器的輸入端連接；所述的ADC的輸入端即為本可編程高頻脈沖信號(hào)發(fā)生器的輸入端；所述的寄存器的輸出端接第二DAC；所述的第一DAC和第二DAC的輸出端與加法器相連；一主功率放大器的輸入端與所述的加法器輸出端連接，該主功率放大器的輸出端即為本可編程高頻脈沖信號(hào)發(fā)生器的主輸出端；一副功率放大器的輸入端與D觸發(fā)器的輸出端連接，該副功率放大器的輸出端即為本可編程高頻脈沖信號(hào)發(fā)生器的參考輸出端；所述的收發(fā)器的另一端為觸發(fā)端。
所述的ADC為高速的模數(shù)轉(zhuǎn)換器，所述的第一DAC和第二DAC為高速的數(shù)模轉(zhuǎn)換器。
所述的DAC、第一ADC、第二ADC、加法器、D觸發(fā)器、寄存器、收發(fā)器、一主功率放大器及副功率放大器的電路做在一塊電路板上，作為子板插在所述的DSK板上的子板槽上。
所述的一主功率放大器及副功率放大器為低阻抗輸出功率放大器。
與在先技術(shù)相比，本發(fā)明具有如下優(yōu)點(diǎn)(1)采用DSK板來(lái)產(chǎn)生離散數(shù)字信號(hào)，不需要給DSP芯片設(shè)計(jì)外圍接口電路，DSK板已包含了DSP芯片、外部隨機(jī)存儲(chǔ)器(SRAM)，閃存(FLASH)、仿真接口、與上位機(jī)通訊的并口以及子板接口，可方便與上位計(jì)算機(jī)連接調(diào)試，也可以獨(dú)立運(yùn)行和子板擴(kuò)充。由于DSK板的批量生產(chǎn)，其價(jià)格很低，有利于降低本發(fā)明裝置的成本。
(2)由于內(nèi)部程序通過(guò)仿真接口調(diào)試設(shè)定后可獨(dú)立運(yùn)行，也可與計(jì)算機(jī)進(jìn)行實(shí)時(shí)通訊，本發(fā)明的可編程高頻信號(hào)發(fā)生器可以產(chǎn)生單脈沖、連續(xù)脈沖和任意波形信號(hào)，輸出信號(hào)的幅度、脈沖寬度、延遲時(shí)間和波形均可由計(jì)算機(jī)控制，另外，偏置信號(hào)的引入，裝置可以產(chǎn)生偏置可調(diào)的波形信號(hào)，使其能適應(yīng)不同的應(yīng)用環(huán)境；而且該裝置可同時(shí)提供與所上述信號(hào)嚴(yán)格同步或有一定固定延遲時(shí)間的參考信號(hào)，其延遲時(shí)間以及波形也是由計(jì)算機(jī)完全控制的。
(3)ADC將模擬調(diào)制信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)輸入給DSK板進(jìn)行數(shù)字調(diào)制，調(diào)制過(guò)程受外界信號(hào)干擾小，而且該輸入端的引入在很大程度上方便了用戶對(duì)外部信號(hào)進(jìn)行調(diào)制。
(4)觸發(fā)端的引入方便用戶在必要時(shí)刻及時(shí)的打開(kāi)或關(guān)閉信號(hào)的輸出，可以避免裝置的反復(fù)加電，從而延長(zhǎng)裝置壽命。
(5)高速DAC、ADC、加法器、D觸發(fā)器、數(shù)據(jù)寄存器、收發(fā)器及低輸出阻抗功率放大電路做在一塊電路板上，作為子板插在DSK板上的子板槽上，裝配簡(jiǎn)單，也有利于今后的維護(hù)、升級(jí)和更新。


圖1為在先技術(shù)可編程任意數(shù)字信號(hào)發(fā)生器的原理框圖。
圖2為本發(fā)明基于DSP數(shù)字信號(hào)處理器的可編程數(shù)字信號(hào)發(fā)生器
具體實(shí)施例方式
先請(qǐng)參閱圖2，圖2為本發(fā)明基于DSP數(shù)字信號(hào)處理器的可編程數(shù)字信號(hào)發(fā)生器實(shí)施例的框圖。由圖可見(jiàn)，本發(fā)明可編程高頻脈沖信號(hào)發(fā)生器的構(gòu)成是計(jì)算機(jī)13通過(guò)DSK板15上的并口與其相連，DSK板15的子板槽與ADC12的輸出端、收發(fā)器16的輸出端、寄存器17輸入端、第一DAC18輸入端和D觸發(fā)器20的輸入端連接；ADC12的輸入端與本裝置的輸入端11；寄存器17的輸出端接第二DAC19；第一DAC18和第二DAC19的輸出端與加法器21相連；主功率放大器22的輸入端與加法器21輸出端連接，該主功率放大器22的輸出就本裝置主輸出端24；副功率放大器23的輸入端與D觸發(fā)器20輸出端連接，該副功率放大器23的輸出即為本裝置參考輸出端25；收發(fā)器16的另一端即為本裝置的觸發(fā)端14。
本實(shí)施例離散數(shù)字信號(hào)發(fā)生部分的DSK開(kāi)發(fā)板15采用TI公司的TMS320VC5402 DSK開(kāi)發(fā)板，這塊板上有輸出16位的指令周期10ns的數(shù)字信號(hào)處理器(DSP)芯片、64K的外部SRAM、56K的FLASH存儲(chǔ)器、JTAG測(cè)試總線控制器、擴(kuò)展子板的接口即子板槽和與主機(jī)相連的并口等設(shè)備。DSK板上的DSP數(shù)字信號(hào)處理器可以有多種不同的引導(dǎo)模式，以適應(yīng)DSK使用的不同場(chǎng)合。本發(fā)明為擴(kuò)展應(yīng)用，采用主機(jī)的軟件或驅(qū)動(dòng)程序?qū)⒔?jīng)由并口來(lái)裝載內(nèi)存時(shí)的HPI(主機(jī)端口界面)模式。模數(shù)轉(zhuǎn)換部分采用美國(guó)ADI公司的AD876，AD876是十位模數(shù)轉(zhuǎn)換芯片；數(shù)模轉(zhuǎn)換部分的DAC采用ADI公司的AD9740，AD9740是十位的高速數(shù)模轉(zhuǎn)換芯片，轉(zhuǎn)換時(shí)間為11ns，有一個(gè)鎖存器，鎖存信號(hào)Clock的上升沿觸發(fā)數(shù)據(jù)的鎖存，送給D/A轉(zhuǎn)換網(wǎng)絡(luò)產(chǎn)生模擬信號(hào)輸出。
信號(hào)發(fā)生器構(gòu)成如圖2，計(jì)算機(jī)13和DSK開(kāi)發(fā)板15通過(guò)并口通訊，產(chǎn)生任意波形的程序通過(guò)DSP芯片處理后輸出離散的數(shù)字信號(hào)，十六位的數(shù)據(jù)輸出線分為低十位和高六位，其中，低十位數(shù)據(jù)線兩路復(fù)用，一路接用于產(chǎn)生波形信號(hào)的第一DAC18，另一路接數(shù)據(jù)寄存器17，取高六位數(shù)據(jù)線的最高一位接用于產(chǎn)生同步信號(hào)的D觸發(fā)器20。第一DAC18和第二DAC19的CLOCK端和D觸發(fā)器(20)CLOCK端在DSP中分配同一地址空間。裝置接通電源以后，利用寄存器17先將DSP芯片產(chǎn)生的偏置信號(hào)鎖在其中，然后準(zhǔn)備所需波形的數(shù)字信號(hào)輸出給第一DAC18，此后DSP芯片不斷查詢收發(fā)器16的輸出，由觸發(fā)端14狀態(tài)通過(guò)收發(fā)器16來(lái)決定是否讓裝置開(kāi)始工作。裝置工作時(shí)，DSP芯片發(fā)出信號(hào)，同時(shí)觸發(fā)第一DAC18、第二DAC19和D觸發(fā)器的CLOCK引腳，使其同時(shí)輸出信號(hào)。第一DAC18將數(shù)字波形信號(hào)轉(zhuǎn)換為模擬信號(hào)，第二DAC(19)將數(shù)字偏置信號(hào)轉(zhuǎn)換為模擬偏置信號(hào)，加法器21將上述兩路信號(hào)合并輸出所需的模擬信號(hào)；以指令周期10ns的DSK5402數(shù)據(jù)處理器和轉(zhuǎn)換時(shí)間11ns的高速DAC構(gòu)成信號(hào)發(fā)生器可以輸出偏置可調(diào)的單脈沖、高頻的連續(xù)脈沖和其它任意波形。D觸發(fā)器20輸出與上述信號(hào)嚴(yán)格同步或有固定時(shí)間延時(shí)的參考信號(hào)。當(dāng)用到信號(hào)的調(diào)制功能時(shí)，將模擬調(diào)制信號(hào)通過(guò)裝置輸入端11輸出給ADC12，ADC12對(duì)數(shù)據(jù)進(jìn)行模數(shù)轉(zhuǎn)換，將數(shù)字信號(hào)輸入給DSK板15，由DSP芯片來(lái)實(shí)現(xiàn)信號(hào)的數(shù)字調(diào)制。
主功率放大器22和參考功率放大器23，實(shí)現(xiàn)功率放大和阻抗變換功能，把高輸入阻抗變成50歐姆或75歐姆的低輸出阻抗，方便接負(fù)載。
權(quán)利要求
1.一種可編程高頻脈沖信號(hào)發(fā)生器，特征在于其構(gòu)成是一計(jì)算機(jī)(13)與一DSK板(15)的并口相連，該I)SK板(15)的子板槽分別與ADC(12)的輸出端、收發(fā)器(16)的輸出端、寄存器(17)輸入端、第一DAC(18)輸入端和D觸發(fā)器(20)的輸入端連接；所述的ADC(12)的輸入端即為本可編程高頻脈沖信號(hào)發(fā)生器的輸入端(11)；所述的寄存器(17)的輸出端接第二DAC(19)；所述的第一DAC(18)和第二DAC(19)的輸出端與加法器(21)相連；一主功率放大器(22)的輸入端與所述的加法器(21)輸出端連接，該主功率放大器(22)的輸出端即為本可編程高頻脈沖信號(hào)發(fā)生器的主輸出端(24)；一副功率放大器(23)的輸入端與D觸發(fā)器(20)的輸出端連接，該副功率放大器(23)的輸出端即為本可編程高頻脈沖信號(hào)發(fā)生器的參考輸出端(25)；所述的收發(fā)器(16)的另一端為觸發(fā)端(14)。
2.根據(jù)權(quán)利要求1所述的可編程高頻脈沖信號(hào)發(fā)生器，其特征在于所述的ADC(12)高速的模數(shù)轉(zhuǎn)換器，所述的第一DAC(18)和第二DAC(19)為高速的數(shù)模轉(zhuǎn)換器。
3.根據(jù)權(quán)利要求1所述的可編程高頻脈沖信號(hào)發(fā)生器，其特征在于所述的DAC(12)、第一ADC(18)、第二ADC(19)、加法器(21)、D觸發(fā)器(20)、寄存器(17)、收發(fā)器(16)、一主功率放大器(22)及副功率放大器(23)的電路做在一塊電路板上，作為子板插在所述的DSK板上的子板槽上。
4.根據(jù)權(quán)利要求1所述的可編程高頻脈沖信號(hào)發(fā)生器，其特征在于所述的一主功率放大器(22)及副功率放大器(23)為低阻抗輸出功率放大器。
全文摘要
一種可編程高頻脈沖信號(hào)發(fā)生器，其構(gòu)成是一計(jì)算機(jī)與一DSK板的并口相連，該DSK板的子板槽分別與ADC的輸出端、收發(fā)器的輸出端、寄存器輸入端、第一DAC輸入端和D觸發(fā)器的輸入端連接；所述的ADC的輸入端即為本可編程高頻脈沖信號(hào)發(fā)生器的輸入端；所述的寄存器的輸出端接第二DAC；所述的第一DAC和第二DAC的輸出端與加法器相連；一主功率放大器的輸入端與所述的加法器輸出端連接，該主功率放大器的輸出端即為本可編程高頻脈沖信號(hào)發(fā)生器的主輸出端；一副功率放大器的輸入端與D觸發(fā)器的輸出端連接，該副功率放大器的輸出端即為本可編程高頻脈沖信號(hào)發(fā)生器的參考輸出端；所述的收發(fā)器的另一端為觸發(fā)端。
文檔編號(hào)G06F17/50GK1738200SQ20051002937
公開(kāi)日2006年2月22日 申請(qǐng)日期2005年9月2日 優(yōu)先權(quán)日2005年9月2日
發(fā)明者徐文東, 戴珂, 楊金濤, 高秀敏, 張鋒, 朱青 申請(qǐng)人:中國(guó)科學(xué)院上海光學(xué)精密機(jī)械研究所