專利名稱：容錯(cuò)計(jì)算機(jī)和控制數(shù)據(jù)傳輸?shù)姆椒?br> 技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有雙工系統(tǒng)的容錯(cuò)計(jì)算機(jī)，以及控制數(shù)據(jù)傳輸?shù)姆椒?，其中每一個(gè)雙工系統(tǒng)包括具有CPU和主存儲(chǔ)單元的CPU子系統(tǒng)以及IO子系統(tǒng)。
背景技術(shù)：
近年來(lái)，計(jì)算機(jī)越來(lái)越多的功能使得計(jì)算機(jī)的使用領(lǐng)域更加廣泛。這種計(jì)算機(jī)需要甚至在出錯(cuò)的情況下也能繼續(xù)操作。例如，滿足這一要求的一個(gè)解決辦法是如在日本特開(kāi)專利公開(kāi)No.10-177498中所公開(kāi)的具有雙系統(tǒng)的容錯(cuò)技術(shù)。
構(gòu)建在容錯(cuò)技術(shù)上的容錯(cuò)計(jì)算機(jī)具有雙重系統(tǒng)，每一個(gè)雙重系統(tǒng)都包括具有CPU和主存儲(chǔ)單元的CPU子系統(tǒng)以及IO子系統(tǒng)。具有雙重系統(tǒng)的容錯(cuò)計(jì)算機(jī)采用鎖步系統(tǒng)，用于根據(jù)共用內(nèi)部時(shí)鐘來(lái)操作彼此相同的兩個(gè)CPU子系統(tǒng)。容錯(cuò)計(jì)算機(jī)具有用于兩個(gè)IO子系統(tǒng)之間進(jìn)行通信的高速接口，該接口采用與內(nèi)部時(shí)鐘不同步地操作的串行鏈路。
附圖的圖1示出了上述構(gòu)造的現(xiàn)有容錯(cuò)計(jì)算機(jī)的框圖。
如圖1所示，現(xiàn)有容錯(cuò)計(jì)算機(jī)具有兩個(gè)系統(tǒng)#0、#1。系統(tǒng)#0、#1在結(jié)構(gòu)上彼此相同，并且作為雙重系統(tǒng)相互成對(duì)。系統(tǒng)#0、#1通過(guò)串行IO I/F交叉鏈路相互連接。
系統(tǒng)#0、#1包括各CPU子系統(tǒng)，其根據(jù)鎖步系統(tǒng)基于共用內(nèi)部時(shí)鐘彼此同步地進(jìn)行操作；以及各IO子系統(tǒng)，其基于各時(shí)鐘進(jìn)行操作。
IO子系統(tǒng)具有各IO I/F控制器211-0、211-1，用于在數(shù)據(jù)輸入到外部電路和從外部電路輸出數(shù)據(jù)時(shí)控制數(shù)據(jù)；各緩沖器208-0、208-1，用于暫時(shí)存儲(chǔ)從IO I/F控制器211-0、211-1傳輸?shù)紺PU子系統(tǒng)的數(shù)據(jù)；各緩沖器209-0、209-1，用于暫時(shí)存儲(chǔ)從CPU子系統(tǒng)傳輸?shù)絀OI/F控制器211-0、211-1的數(shù)據(jù)；各IO訪問(wèn)比較器210-0、210-1，用于對(duì)從CPU子系統(tǒng)到IO I/F控制器211-0、211-1的訪問(wèn)和從另一個(gè)系統(tǒng)經(jīng)由串行IO I/F交叉鏈路到IO I/F控制器211-0、211-1的訪問(wèn)進(jìn)行相互比較；各流量控制器212-0、212-1，用于監(jiān)控存儲(chǔ)在緩沖器208-0、208-1中的數(shù)據(jù)量和通知IO I/F控制器211-0、211-1所監(jiān)控的數(shù)據(jù)量等于或大于一定閾值；以及各流量控制器207-0、207-1，當(dāng)存儲(chǔ)在緩沖器209-0、209-1中的數(shù)據(jù)量等于或大于一定閾值時(shí)，對(duì)從CPU子系統(tǒng)發(fā)出的Almost-Full信號(hào)S23-0、S23-1做出響應(yīng)，用于通知IO I/F控制器211-0、211-1存儲(chǔ)在緩沖器209-0、209-1中的數(shù)據(jù)量等于或大于一定閾值。
CPU子系統(tǒng)具有各CPU 201-0、201-1；各主存儲(chǔ)器202-0、202-1；各存儲(chǔ)總線控制器203-0、203-1，用于在數(shù)據(jù)寫入主存儲(chǔ)器202-0、202-1和從主存儲(chǔ)器202-0、202-1讀出數(shù)據(jù)時(shí)控制數(shù)據(jù)；各CPU總線控制器204-0、204-1，用于控制對(duì)CPU 201-0、201-1的訪問(wèn)；各路由器205-0、205-1，其包括有各入站接收緩沖器206-0、206-1，用于切換CPU總線控制器204-0、204-1和緩沖器208-0、208-1，209-0、209-1之間的訪問(wèn)控制。
根據(jù)鎖步同步系統(tǒng)，系統(tǒng)#0、#1的CPU 201-0、201-1彼此相同地操作。彼此相同地操作的CPU子系統(tǒng)的范圍是從圖1的虛線所表示的邊界之上的CPU 201-0、201-1到路由器205-0、205-1。
為了保持系統(tǒng)#0、#1同步操作，有必要使來(lái)自IO子系統(tǒng)的響應(yīng)同時(shí)到達(dá)IO子系統(tǒng)和CPU子系統(tǒng)之間的邊界。具體地，存在這樣的狀態(tài)條件，即從IO I/F控制器211-0、211-1到CPU子系統(tǒng)的訪問(wèn)的到達(dá)和從CPU子系統(tǒng)到IO I/F控制器211-0、211-1的訪問(wèn)的接收必須是同時(shí)執(zhí)行的。
從CPU子系統(tǒng)到IO子系統(tǒng)的訪問(wèn)被稱為出站訪問(wèn)，從IO子系統(tǒng)到CPU子系統(tǒng)的訪問(wèn)被稱為入站訪問(wèn)。
下面首先參照附圖的圖2來(lái)講述用于從CPU子系統(tǒng)到IO I/F控制器211-0、211-1的出站訪問(wèn)的現(xiàn)有容錯(cuò)計(jì)算機(jī)的操作。
由于系統(tǒng)#0、#1的CPU子系統(tǒng)的操作是鎖步同步的，因此在系統(tǒng)#0、#1中路由器205-0、205-1同時(shí)開(kāi)始輸出訪問(wèn)包。如果目標(biāo)IO I/O控制器為系統(tǒng)#0的IO I/F控制器211-0，則來(lái)自系統(tǒng)#0的CPU系統(tǒng)的訪問(wèn)包通過(guò)內(nèi)部數(shù)據(jù)總線傳輸?shù)骄彌_器209-0，并且然后在通過(guò)緩沖器209-0延遲一定時(shí)間之后到達(dá)IO訪問(wèn)比較器210-0。來(lái)自系統(tǒng)#1的CPU系統(tǒng)的訪問(wèn)包通過(guò)作為外部數(shù)據(jù)總線的串行IO I/F交叉鏈路進(jìn)行傳輸，并且然后到達(dá)系統(tǒng)#0的IO訪問(wèn)比較器210-0。通常，由于IOI/F和內(nèi)部邏輯之間的時(shí)鐘脈沖差異以及互連飛行時(shí)間損失對(duì)同步的影響，通過(guò)外部數(shù)據(jù)總線傳輸?shù)脑L問(wèn)包的到達(dá)時(shí)間會(huì)延遲。不過(guò)，由于這種到達(dá)時(shí)間的延遲可以通過(guò)與內(nèi)部總線有關(guān)的緩沖器進(jìn)行補(bǔ)償，因此來(lái)自系統(tǒng)#0、#1的訪問(wèn)包可以同時(shí)到達(dá)IO訪問(wèn)比較器210-0。此外，由于通向IO訪問(wèn)比較器210-0、210-1的內(nèi)部總線具有各緩沖器209-0、209-1，因此只要在緩沖器209-0、209-1中存在空的存儲(chǔ)區(qū)域，緩沖器209-0、209-1就繼續(xù)從CPU子系統(tǒng)接收訪問(wèn)包。
當(dāng)IO訪問(wèn)比較器210-0之前的緩沖器209-0中存儲(chǔ)的數(shù)據(jù)量到達(dá)一定閾值時(shí)，那么產(chǎn)生流量控制信號(hào)，以停止出站訪問(wèn)。參照附圖的圖3，下面來(lái)講述流量控制信號(hào)。
通用高速IO接口在適當(dāng)?shù)臅r(shí)間發(fā)送接收緩沖器評(píng)分，以便接收緩沖器能夠知道可被接收的包的容量，從而防止接收緩沖器溢出。通常，接收緩沖器評(píng)分被設(shè)定為用戶要發(fā)送的數(shù)據(jù)包之間的中斷。
流量控制信號(hào)是作為來(lái)自IO I/F控制器211-0的入站訪問(wèn)包之間的中斷產(chǎn)生的。Almost-Full信號(hào)S22-0從IO I/F控制器211-0經(jīng)由內(nèi)部總線被發(fā)送到系統(tǒng)#0的路由器205-0，并且還從IO I/F控制器211-0經(jīng)由作為外部總線的串行IO I/F交叉鏈路被發(fā)送到系統(tǒng)#1的路由器205-1?？紤]到在串行IO I/F交叉鏈路上的傳輸時(shí)間，對(duì)要發(fā)送到路由器205-0的Almost-Full信號(hào)S22-0的時(shí)序進(jìn)行調(diào)整，以便Almost-Full信號(hào)S22-0可以同時(shí)到達(dá)系統(tǒng)#0、#1。
下面參照附圖的圖4來(lái)講述用于從IO I/F控制器211-0、211-1到系統(tǒng)#0、#1的CPU子系統(tǒng)的入站訪問(wèn)的現(xiàn)有容錯(cuò)計(jì)算機(jī)的操作。
IO I/F控制器211-0同時(shí)將訪問(wèn)包輸出到系統(tǒng)#0的CPU子系統(tǒng)和系統(tǒng)#1的CPU子系統(tǒng)。用于系統(tǒng)#0的CPU子系統(tǒng)的訪問(wèn)包通過(guò)用于時(shí)序調(diào)整的緩沖器208-0進(jìn)行傳輸，然后到達(dá)路由器205-0。用于系統(tǒng)#1的CPU子系統(tǒng)的訪問(wèn)包通過(guò)作為外部總線的串行IO I/F交叉鏈路進(jìn)行傳輸，然后到達(dá)路由器205-1。
如附圖的圖5所示，如果存儲(chǔ)在路由器205-0、205-1的各入站接收緩沖器206-0、206-1中的數(shù)據(jù)量達(dá)到預(yù)定閾值時(shí)，則產(chǎn)生流量控制信號(hào)，以停止入站訪問(wèn)。具體地，Almost-Full信號(hào)S21-0、S21-1、S23-1、S23-1從入站接收緩沖器206-0、206-1發(fā)送到IO I/F控制器211-0、211-1，并且還發(fā)送到用于串行IO I/F交叉鏈路的流量控制器207-0、207-1。由于CPU 201-0、201-1是鎖步同步操作的，因此在系統(tǒng)#0、#1中流量控制事件是同時(shí)發(fā)生的。
從系統(tǒng)#1發(fā)送到系統(tǒng)#0的流量控制信號(hào)是通過(guò)串行IO I/F交叉鏈路進(jìn)行傳輸?shù)模⑶沂亲鳛槠胀ǖ某稣緮?shù)據(jù)包之間的中斷發(fā)送的。因此，系統(tǒng)#0需要等待出站訪問(wèn)。
為了保持兩個(gè)系統(tǒng)中的CPU子系統(tǒng)是鎖步同步的，有必要效仿對(duì)串行IO I/F交叉鏈路的事務(wù)控制，包括等待用于發(fā)送流量控制信號(hào)的普通數(shù)據(jù)包的傳輸。
如上所述，為了保持在具有采用了鎖步系統(tǒng)的CPU子系統(tǒng)的容錯(cuò)計(jì)算機(jī)中兩個(gè)系統(tǒng)的CPU子系統(tǒng)是鎖步同步的，有必要效仿對(duì)串行IO I/F交叉鏈路的事務(wù)控制，包括等待用于發(fā)送流量控制信號(hào)的普通數(shù)據(jù)包的傳輸。不過(guò)，用于效仿對(duì)串行IO I/F交叉鏈路的事務(wù)控制的電路需要執(zhí)行復(fù)雜的控制處理，因此尺寸較大，而且效仿處理是需要消耗時(shí)間的。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是提出一種能夠在短時(shí)間內(nèi)執(zhí)行數(shù)據(jù)流量控制處理的容錯(cuò)計(jì)算機(jī)。
根據(jù)本發(fā)明，提出的容錯(cuò)計(jì)算機(jī)包括一對(duì)雙重系統(tǒng)，該雙重系統(tǒng)中的每一個(gè)都包括CPU子系統(tǒng)，用于控制對(duì)CPU和存儲(chǔ)單元的訪問(wèn)；以及IO子系統(tǒng)，用于控制從外部電路輸入到IO子系統(tǒng)以及從IO子系統(tǒng)輸出到外部電路的數(shù)據(jù)，其中根據(jù)鎖步系統(tǒng)，雙重系統(tǒng)的CPU系統(tǒng)基于共用內(nèi)部時(shí)鐘彼此相同地操作，并且雙重系統(tǒng)的IO子系統(tǒng)通過(guò)交叉鏈路相互連接，其中CPU子系統(tǒng)接收從IO子系統(tǒng)發(fā)送的數(shù)據(jù)，并且當(dāng)接收的數(shù)據(jù)量達(dá)到第一閾值時(shí)，CPU子系統(tǒng)將第一信號(hào)發(fā)送到IO子系統(tǒng)，并且當(dāng)接收的數(shù)據(jù)量達(dá)到大于第一閾值的第二閾值時(shí)，CPU子系統(tǒng)將第二信號(hào)發(fā)送到IO子系統(tǒng)，IO子系統(tǒng)包括IO I/F控制器，用于當(dāng)IO I/F控制器接收到第一信號(hào)和第二信號(hào)時(shí)停止向CPU子系統(tǒng)發(fā)送數(shù)據(jù)；流量控制器，用于在流量控制器接收到第二信號(hào)之后將第二信號(hào)通過(guò)交叉鏈路發(fā)送到成對(duì)的IO子系統(tǒng)的IO I/F控制器。
根據(jù)本發(fā)明，還提出了控制具有一對(duì)雙重系統(tǒng)的容錯(cuò)計(jì)算機(jī)中的數(shù)據(jù)傳輸?shù)姆椒?，該雙重系統(tǒng)中的每一個(gè)都包括CPU子系統(tǒng)，用于控制對(duì)CPU和存儲(chǔ)單元的訪問(wèn)；以及IO子系統(tǒng)，用于控制從外部電路輸入到IO子系統(tǒng)以及從IO子系統(tǒng)輸出到外部電路的數(shù)據(jù)，其中根據(jù)鎖步系統(tǒng)，雙重系統(tǒng)的CPU系統(tǒng)基于共用內(nèi)部時(shí)鐘彼此相同地操作，并且雙重系統(tǒng)的IO子系統(tǒng)通過(guò)交叉鏈路相互連接，該方法包括以下步驟控制CPU子系統(tǒng)，以接收從IO子系統(tǒng)發(fā)送的數(shù)據(jù)，并且當(dāng)接收的數(shù)據(jù)量達(dá)到第一閾值時(shí)，控制CPU子系統(tǒng)以將第一信號(hào)發(fā)送到IO子系統(tǒng)，并且當(dāng)接收的數(shù)據(jù)量達(dá)到大于第一閾值的第二閾值時(shí)，控制CPU子系統(tǒng)以將第二信號(hào)發(fā)送到IO子系統(tǒng)，以及控制IO子系統(tǒng)，以在IO子系統(tǒng)接收到第一信號(hào)和第二信號(hào)之后停止將數(shù)據(jù)發(fā)送到CPU子系統(tǒng)，以及控制IO子系統(tǒng)，以在IO子系統(tǒng)接收到第二信號(hào)之后將第二信號(hào)通過(guò)交叉鏈路發(fā)送到成對(duì)的IO子系統(tǒng)。
通過(guò)上述結(jié)構(gòu)，當(dāng)發(fā)送第一信號(hào)時(shí)，IO子系統(tǒng)停止向CPU子系統(tǒng)發(fā)送數(shù)據(jù)。由于第一信號(hào)沒(méi)有被輸出到交叉鏈路，因此不需要進(jìn)行以前所必需的時(shí)序調(diào)整。
根據(jù)本發(fā)明，可以在短時(shí)間內(nèi)執(zhí)行數(shù)據(jù)流量控制。
下面結(jié)合示出了本發(fā)明例子的附圖進(jìn)行講述，將使本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)更加清楚。


圖1為現(xiàn)有容錯(cuò)計(jì)算機(jī)的框圖；圖2為框圖，示出了圖1所示的現(xiàn)有容錯(cuò)計(jì)算機(jī)的操作模式；圖3為框圖，示出了圖1所示的現(xiàn)有容錯(cuò)計(jì)算機(jī)的另一操作模式；圖4為框圖，示出了圖1所示的現(xiàn)有容錯(cuò)計(jì)算機(jī)的又一操作模式；圖5為框圖，示出了圖1所示的現(xiàn)有容錯(cuò)計(jì)算機(jī)的再又一操作模式；圖6為根據(jù)本發(fā)明實(shí)施例的容錯(cuò)計(jì)算機(jī)的框圖；圖7為框圖，示出了圖6所示的容錯(cuò)計(jì)算機(jī)的操作模式；以及圖8為框圖，示出了圖6所示的容錯(cuò)計(jì)算機(jī)的操作模式。
具體實(shí)施例方式
圖6示出了根據(jù)本發(fā)明實(shí)施例的容錯(cuò)計(jì)算機(jī)的框圖。
如圖6所示，根據(jù)本發(fā)明實(shí)施例的容錯(cuò)計(jì)算機(jī)具有兩個(gè)系統(tǒng)#0、#1。系統(tǒng)#0、#1在結(jié)構(gòu)上彼此相同，并且作為雙重系統(tǒng)彼此成對(duì)。系統(tǒng)#0、#1通過(guò)串行IO I/F交叉鏈路相互連接。
系統(tǒng)#0、#1包括各CPU子系統(tǒng)，其根據(jù)鎖步系統(tǒng)基于共用內(nèi)部時(shí)鐘彼此同步地操作；以及各IO子系統(tǒng)，其基于各時(shí)鐘進(jìn)行操作。
IO子系統(tǒng)具有各IO I/F控制器111-0、111-1，用于在數(shù)據(jù)輸入到外部電路和從外部電路輸出數(shù)據(jù)時(shí)控制數(shù)據(jù)；各緩沖器108-0、108-1，用于暫時(shí)存儲(chǔ)從IO I/F控制器111-0、111-1傳輸?shù)紺PU子系統(tǒng)的數(shù)據(jù)；各緩沖器109-0、109-1，用于暫時(shí)存儲(chǔ)從CPU子系統(tǒng)傳輸?shù)絀OI/F控制器111-0、111-1的數(shù)據(jù)；各IO訪問(wèn)比較器110-0、110-1，用于對(duì)從CPU子系統(tǒng)到IO I/F控制器111-0、111-1的訪問(wèn)和從另一個(gè)系統(tǒng)經(jīng)由串行IO I/F交叉鏈路到IO I/F控制器111-0、111-1的訪問(wèn)進(jìn)行相互比較；各流量控制器112-0、112-1，用于監(jiān)控存儲(chǔ)在緩沖器108-0、108-1中的數(shù)據(jù)量和通知IO I/F控制器111-0、111-1所監(jiān)控的數(shù)據(jù)量等于或大于一定閾值；以及各流量控制器107-0、107-1，當(dāng)存儲(chǔ)在緩沖器109-0、109-1中的數(shù)據(jù)量等于或大于一定閾值時(shí)，對(duì)從CPU子系統(tǒng)發(fā)出的Almost-Full信號(hào)S13-0、S13-1做出響應(yīng)，用于通知IO I/F控制器111-0、111-1存儲(chǔ)在緩沖器109-0、109-1中的數(shù)據(jù)量等于或大于一定閾值。
CPU子系統(tǒng)具有各CPU 101-0、101-1；各主存儲(chǔ)單元102-0、102-1；各存儲(chǔ)總線控制器103-0、103-1，用于在數(shù)據(jù)寫入到主存儲(chǔ)單元102-0、102-1和從主存儲(chǔ)單元102-0、102-1讀出數(shù)據(jù)時(shí)控制數(shù)據(jù)；各CPU總線控制器104-0、104-1，用于控制對(duì)CPU 101-0、101-1的訪問(wèn)；各路由器105-0、105-1，其包括有各入站接收緩沖器106-0、106-1，用于切換CPU總線控制器104-0、104-1和緩沖器108-0、108-1，109-0、109-1之間的訪問(wèn)控制。
根據(jù)本發(fā)明實(shí)施例的容錯(cuò)計(jì)算機(jī)的上述細(xì)節(jié)與現(xiàn)有容錯(cuò)計(jì)算機(jī)的相同。根據(jù)本發(fā)明實(shí)施例的容錯(cuò)計(jì)算機(jī)與圖1所示的現(xiàn)有容錯(cuò)計(jì)算機(jī)的不同之處在于用于路由器105-0、105-1的入站接收緩沖器106-0、106-1的流量控制信號(hào)除了包括現(xiàn)有的Almost-Full信號(hào)S11-0、S11-1，S12-0、S12-1，S13-0、S13-1之外，還包括在低于Almost-Full信號(hào)的水位處被斷定的Half-Full信號(hào)S14-0、S14-1。
如圖7所示，將添加的Half-Full信號(hào)S14-0、S14-1施加到它們自身系統(tǒng)(本地系統(tǒng))的IO I/F控制器111-0、111-1，而不施加到用于串行IO I/F交叉鏈路的流量控制器107-0、107-1。因此，即使當(dāng)斷定Half-Full信號(hào)S14-0、S14-1時(shí)，也沒(méi)有流量控制包通過(guò)串行IO I/F交叉鏈路發(fā)送。不過(guò)，當(dāng)斷定Half-Full信號(hào)S14-0、S14-1時(shí)，IO I/F控制器111-0、111-1停止發(fā)送入站訪問(wèn)包。如果即使當(dāng)斷定Half-Full信號(hào)S14-0、S14-1時(shí)IO I/F控制器111-0、111-1也保持發(fā)送入站訪問(wèn)包，則斷定Almost-Full信號(hào)S11-0、S11-1，S12-0、S12-1，S13-0、S13-1。由于Almost-Full信號(hào)被發(fā)送到IO I/F控制器111-0、111-1和用于串行IO I/F交叉鏈路的流量控制器107-0、107-1，因此當(dāng)斷定Almost-Full信號(hào)時(shí)通過(guò)串行IO I/F交叉鏈路來(lái)發(fā)送流量控制包。
當(dāng)CPU 101-0、101-1以鎖步同步來(lái)操作時(shí)，系統(tǒng)#0、#1的CPU子系統(tǒng)彼此相同地操作。因此，系統(tǒng)#0中的Half-Full信號(hào)S14-0和系統(tǒng)#1中的Half-Full信號(hào)S14-1的每一個(gè)都具有相同的時(shí)序。
如果設(shè)定Half-Full信號(hào)的斷定水平為如下的水平，即Almost-Full信號(hào)不會(huì)由通過(guò)交叉鏈路傳輸?shù)娜胝驹L問(wèn)包的滑動(dòng)(slippage)來(lái)斷定，則可以在串行IO I/F交叉鏈路上不產(chǎn)生流量控制包地實(shí)現(xiàn)對(duì)入站訪問(wèn)的流量控制。在非同步狀態(tài)中，由于流量控制包在Half-Full信號(hào)的水平上沒(méi)有到達(dá)交叉鏈路，因此不能停止將入站包傳輸?shù)讲煌南到y(tǒng)。當(dāng)發(fā)生了Almost-Full信號(hào)時(shí)，在交叉鏈路上發(fā)生流量控制信號(hào)，如圖8所示?；镜兀谕讲僮鞯腎O子系統(tǒng)之間沒(méi)有Almost-Full信號(hào)產(chǎn)生。
如上所述，由于Half-Full信號(hào)是作為流量控制信號(hào)來(lái)添加的，因此幾乎沒(méi)有Almost-Full信號(hào)產(chǎn)生，并且沒(méi)有在復(fù)雜的串行IO I/F交叉鏈路上執(zhí)行事務(wù)控制。結(jié)果，在短時(shí)間內(nèi)可以實(shí)現(xiàn)數(shù)據(jù)流量控制。
雖然使用專有名詞講述了本發(fā)明的優(yōu)選實(shí)施例，但是這種講述只是出于解釋目的，并且應(yīng)該知道，在不偏離權(quán)利要求的精神和范圍的情況下可以對(duì)其進(jìn)行修訂和更改。
權(quán)利要求
1.一種容錯(cuò)計(jì)算機(jī)，包括一對(duì)雙重系統(tǒng)；所述雙重系統(tǒng)中的每一個(gè)都包括CPU子系統(tǒng)，用于控制對(duì)CPU和存儲(chǔ)單元的訪問(wèn)；以及IO子系統(tǒng)，用于控制從外部電路輸入到所述IO子系統(tǒng)的數(shù)據(jù)以及從所述IO子系統(tǒng)輸出到外部電路的數(shù)據(jù)；其中根據(jù)鎖步系統(tǒng)，雙重系統(tǒng)的所述CPU系統(tǒng)基于共用內(nèi)部時(shí)鐘彼此相同地操作，并且雙重系統(tǒng)的所述IO子系統(tǒng)通過(guò)交叉鏈路相互連接；其中所述CPU子系統(tǒng)接收從所述IO子系統(tǒng)發(fā)送的數(shù)據(jù)，并且當(dāng)接收的數(shù)據(jù)量達(dá)到第一閾值時(shí)，所述CPU子系統(tǒng)將第一信號(hào)發(fā)送到所述IO子系統(tǒng)，并且當(dāng)接收的數(shù)據(jù)量達(dá)到大于所述第一閾值的第二閾值時(shí)，所述CPU子系統(tǒng)將第二信號(hào)發(fā)送到所述IO子系統(tǒng)；所述IO子系統(tǒng)包括IO I/F控制器，用于當(dāng)所述IO I/F控制器接收到所述第一信號(hào)和所述第二信號(hào)時(shí)停止向所述CPU子系統(tǒng)發(fā)送數(shù)據(jù)；以及流量控制器，用于在所述流量控制器接收到所述第二信號(hào)之后，將所述第二信號(hào)通過(guò)所述交叉鏈路發(fā)送到成對(duì)的IO子系統(tǒng)的IO I/F控制器。
2.一種控制具有一對(duì)雙重系統(tǒng)的容錯(cuò)計(jì)算機(jī)中的數(shù)據(jù)傳輸?shù)姆椒?，所述雙重系統(tǒng)中的每一個(gè)都包括CPU子系統(tǒng)，用于控制對(duì)CPU和存儲(chǔ)單元的訪問(wèn)；以及IO子系統(tǒng)，用于控制從外部電路輸入到所述IO子系統(tǒng)的數(shù)據(jù)以及從所述IO子系統(tǒng)輸出到外部電路的數(shù)據(jù)，其中根據(jù)鎖步系統(tǒng)，雙重系統(tǒng)的所述CPU系統(tǒng)基于共用內(nèi)部時(shí)鐘彼此相同地操作，并且雙重系統(tǒng)的所述IO子系統(tǒng)通過(guò)交叉鏈路相互連接，所述方法包括以下步驟控制所述CPU子系統(tǒng)，以接收從所述IO子系統(tǒng)發(fā)送的數(shù)據(jù)，并且當(dāng)接收的數(shù)據(jù)量達(dá)到第一閾值時(shí)，控制所述CPU子系統(tǒng)以將第一信號(hào)發(fā)送到所述IO子系統(tǒng)，并且當(dāng)接收的數(shù)據(jù)量達(dá)到大于所述第一閾值的第二閾值時(shí)，控制所述CPU子系統(tǒng)以將第二信號(hào)發(fā)送到所述IO子系統(tǒng)；以及控制所述IO子系統(tǒng)，以當(dāng)所述IO子系統(tǒng)接收到所述第一信號(hào)和所述第二信號(hào)時(shí)停止向所述CPU子系統(tǒng)發(fā)送數(shù)據(jù)，以及在所述IO子系統(tǒng)接收到所述第二信號(hào)之后，將所述第二信號(hào)通過(guò)所述交叉鏈路發(fā)送到成對(duì)的IO子系統(tǒng)。
全文摘要
容錯(cuò)計(jì)算機(jī)能夠在短時(shí)間內(nèi)執(zhí)行數(shù)據(jù)流量控制處理。容錯(cuò)計(jì)算機(jī)包括每一個(gè)都具有CPU子系統(tǒng)和IO子系統(tǒng)的一對(duì)雙重系統(tǒng)。雙重系統(tǒng)的IO子系統(tǒng)通過(guò)交叉鏈路相互連接。CPU系統(tǒng)具有入站接收緩沖器，其接收從IO子系統(tǒng)發(fā)送的數(shù)據(jù)，并且當(dāng)接收的數(shù)據(jù)量達(dá)到第一閾值時(shí)，將第一信號(hào)發(fā)送到IO子系統(tǒng)，并且當(dāng)接收的數(shù)據(jù)量達(dá)到大于第一閾值的第二閾值時(shí)，將第二信號(hào)發(fā)送到IO子系統(tǒng)。IO子系統(tǒng)具有IO I/F控制器，用于當(dāng)IO I/F控制器接收到第一信號(hào)和第二信號(hào)時(shí)停止向CPU子系統(tǒng)發(fā)送數(shù)據(jù)；以及流量控制器，用于在流量控制器接收到第二信號(hào)之后將第二信號(hào)通過(guò)交叉鏈路發(fā)送到成對(duì)的IO子系統(tǒng)的IO I/F控制器。
文檔編號(hào)G06F13/38GK1794195SQ20051002291
公開(kāi)日2006年6月28日 申請(qǐng)日期2005年12月21日 優(yōu)先權(quán)日2004年12月21日
發(fā)明者水谷文俊 申請(qǐng)人:日本電氣株式會(huì)社