專利名稱：提供計算裝置的量測功率轉(zhuǎn)變的裝置及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微電子領(lǐng)域，特別涉及一種提供計算裝置的量測功率轉(zhuǎn)變的裝置。
背景技術(shù)：
現(xiàn)今多數(shù)計算裝置在啟動一外部信號、或執(zhí)行一特殊目的指令、或在遭遇致命的錯誤情況時，進入不同形式的低功率狀態(tài)。舉例來說，x86兼容微處理器具有兩種機器狀態(tài)，其分別是睡眠狀態(tài)(stop grant)以及自動暫停(auto halt)，微處理器處于這兩種狀態(tài)時，停止將內(nèi)部時鐘信號傳送到多數(shù)功能邏輯電路區(qū)塊，亦會停止內(nèi)部時鐘信號到這些邏輯電路區(qū)塊，進而明顯地減少微處理器的功率消耗量。然而，并非全部的時鐘信號都停止，少數(shù)時鐘信號因其輸出至特定的邏輯電路區(qū)塊(例如總線窺探邏輯電路(bus snoop logic)、中斷邏輯電路(interrupt logic)等)，必須保持激活狀態(tài)以使這些邏輯電路區(qū)塊能夠隨時處理某些處理器事件(processor events)，但是就整體而言，微處理器為實質(zhì)上功率關(guān)閉，也就是說，微處理器仍受到電力供應，但是因為功能區(qū)塊并沒有執(zhí)行指令，所以功能區(qū)塊并沒有消耗功率。在x86兼容微處理器中，睡眠狀態(tài)通過啟動微處理器的STPCLK#接腳而觸發(fā)，另外，自動暫停狀態(tài)是由執(zhí)行HALT指令所觸發(fā)，當這兩種狀態(tài)之任一被觸發(fā)時，x86兼容微處理器必須停止輸出至芯片上的對應邏輯電路區(qū)塊的時鐘信號。其它類型微處理器雖經(jīng)由不同機制進入其所對應的低功率狀態(tài)，但其通過相同方式來達到功能邏輯電路區(qū)塊的低功率狀態(tài)，也就是停止輸出至功能邏輯電路區(qū)塊的時鐘信號。因此，為了要進入低功率狀態(tài)，目前的微處理器將停止輸出至必須被功率關(guān)閉的邏輯元件的對應時鐘信號，并且在一個時鐘周期期間停止全部時鐘信號。另外，為了退出低功率狀態(tài)，微處理器在一個時鐘周期期間同時激活全部時鐘信號。
不論是立即進入低功率狀態(tài)或者是退出低功率狀態(tài)時，電源供應器為了調(diào)整微處理器需要的電壓而導致電流劇烈減少，造成電源供應器沉重的負擔。為了補償供給總線(supply busses)中因劇烈電流變化所產(chǎn)生的電壓尖峰(voltage spikes)，關(guān)系到電源供應器的電壓調(diào)整邏輯電路必須解決迫切的電力浪涌需求(power surgerequirements)，因此造成系統(tǒng)或是主板(如果電源供應器為主板上的電壓調(diào)節(jié)器(voltage regulator))的成本上升。電壓調(diào)節(jié)器中的浪涌補償機制以及濾波電路，一般而言是以大型且昂貴的電容處理電壓尖峰(voltage spike)的低頻部分，另外在集成電路中的邏輯元件旁邊部署大量的小電容，以補償電壓尖峰的高頻部分。
前述的尖峰補償以及電壓濾波組件對于前述情況確有其功效，然而計算裝置在一個時鐘周期期間進入(或退出)一低功率狀態(tài)時，大多數(shù)電壓濾波組件必需單獨處理此期間電流劇烈的減少(或增加)。另外，在一個時鐘周期期間，進入(或退出)一低功率狀態(tài)完全不受任何執(zhí)行于計算裝置上的應用程序的影響。
除了電源供應器中迫切的電力浪涌補償需求之外，特定計算裝置中的電流需求劇烈變化將產(chǎn)生寄生回路電感(parasitic loopinductance)并使得晶粒的電壓降低(封裝效應)，造成計算裝置其本身的操作電壓受到壓制。舉例來說，在一特定計算裝置完成封裝之后，是根據(jù)其最大操作頻率進行測試以及裝箱。因為晶體管開關(guān)的速度主要是基于其供應操作電壓，所以芯片內(nèi)明顯降低的操作電壓將迫使設計者必須在低頻率狀態(tài)下操作計算裝置，以產(chǎn)生正確結(jié)果。
因此，目前所需的是提供一種能夠使計算裝置平順地進入或退出低功率狀態(tài)的裝置。另外，當計算裝置開啟進入或退出低功率狀態(tài)時，能夠不加重電源的不必要的浪涌補償需求，這樣的功率狀態(tài)轉(zhuǎn)變方法是需要的。除此之外，需要能夠?qū)⒂嬎阊b置從一功率狀態(tài)平順地轉(zhuǎn)變至另一狀態(tài)的功率轉(zhuǎn)變管理裝置。

發(fā)明內(nèi)容
本發(fā)明提供一種能夠解決上述公知技術(shù)問題的量測功率轉(zhuǎn)變設備及方法。本發(fā)明提供一較優(yōu)良的技術(shù)，其用于提供計算裝置中量測的和適當?shù)墓β使芾磙D(zhuǎn)變，且這個技術(shù)允許相關(guān)的電源供應器以及計算裝置本身使用較少的電壓浪涌補償機制，使得系統(tǒng)相較于以往技術(shù)具有較低的成本。在一實施例中，將討論計算裝置中一量測功率轉(zhuǎn)變裝置。這個裝置包含功率控制邏輯電路，其判斷計算裝置是否進入一低功率狀態(tài)，其中，功率控制邏輯電路包含多個停止信號，其依序指示所對應的時鐘信號停止，且對應的時鐘信號有效地輸出至計算裝置中時鐘信號對應的區(qū)段邏輯元件。
另外，本發(fā)明提供一量測功率轉(zhuǎn)變裝置，其包含一間隔邏輯電路以及一功率控制邏輯電路，間隔邏輯電路提供至少一可編程的時鐘周期數(shù)，功率控制邏輯電路連接至間隔邏輯電路，功率控制邏輯電路接收至少一可編程的時鐘周期數(shù)，并應用至少一可編程時鐘周期數(shù)以依序停止輸出至多個區(qū)段邏輯元件所對應的每個停止信號。
再者，本發(fā)明提供計算裝置中一種量測功率轉(zhuǎn)變方法，其先判斷計算裝置是否進入一低功率狀態(tài)，并依序?qū)⑤敵鲋炼鄠€區(qū)段邏輯元件的每個時鐘信號停止。


圖1為一方塊圖，顯示公知技術(shù)的計算裝置中電源分配的狀況；圖2為一時序圖，顯示公知技術(shù)的計算裝置如何進入低功率狀態(tài)；圖3為一方塊圖，顯示依本發(fā)明一較佳實施例提供計算裝置的量測功率轉(zhuǎn)變的裝置；圖4為一方塊圖，顯示依本發(fā)明又一較佳實施例的功率間隔邏輯電路；圖5為一方塊圖，顯示依本發(fā)明另一較佳實施例的功率間隔邏輯電路；圖6為一時序圖，顯示依本發(fā)明再一較佳實施例的計算裝置如何進入低功率狀態(tài)；以及圖7為一流程圖，顯示依本發(fā)明某一較佳實施例的量測功率轉(zhuǎn)變管理方法。
組件符號說明100方塊圖101主板102電源103濾波器104電源總線105回饋總線106停止時鐘信號電路107計算裝置108焊墊109電力分配單元110電壓總線111接地總線112功率狀態(tài)邏輯電路113低功率信號114低功率感測總線115時鐘分配邏輯電路116區(qū)段邏輯元件117時鐘信號200時序圖201虛線瞬變300功率轉(zhuǎn)變管理裝置301區(qū)段邏輯元件302時鐘分配邏輯元件303(C1～CN)區(qū)域時鐘信號304時鐘信號305功率控制邏輯電路306功率間隔邏輯電路
307低功率狀態(tài)信號308間隔總線309(STOP1～STOPN)停止信號400功率間隔邏輯電路401間隔場500功率間隔邏輯電路501上間隔場502下間隔場600時序圖601電源總線701～709提供計算裝置的量測功率轉(zhuǎn)變的方法具體實施方式
以下所述為應用公知技術(shù)而制造及/或使用文中特定應用及需求的本發(fā)明所列舉的例子。然而，實施例中所提及的各種修改是用于彰顯與公知技術(shù)的不同之處，此一般原則可應用于其它實施例中。因此，本發(fā)明并非限定于特定實施例。
以下先以現(xiàn)今計算裝置背景以及其相關(guān)電源供應需求的觀點，參考圖1以及圖2舉例說明依照現(xiàn)今技術(shù)設計的計算裝置進入低功率狀態(tài)時的限制及問題。然后參考圖3至圖7討論本發(fā)明。本發(fā)明通過依序停止計算裝置中輸出至功率邏輯元件的時鐘信號，克服現(xiàn)今功率轉(zhuǎn)變技術(shù)的限制，因而減少電源供應器必須支撐的電流變化比率，并減少濾波器需求以及抑制電壓瞬變。
請參考圖1，方塊圖100說明電力如何分配至一現(xiàn)今計算裝置107，方塊圖100顯示一電源(power source)102通過從一電源總線(powerbus，PSVDD)104以及一回饋總線(return bus，PSGND)105供應電力至計算裝置107。計算裝置107經(jīng)由封裝體的一個或多個焊墊(或接腳)108，耦合至電源總線104以及回饋總線105。電源總線104以及回饋總線105電連接于一電力分配單元(power distribution)109，其中電力分配單元109的功用是接收以及過濾外來的電流，并經(jīng)由一電壓總線110以及一接地總線111，將電力分配至計算裝置107中所有的邏輯電路裝置112、115以及116。通常電力分配單元109只不過是晶粒上金屬電跡線所構(gòu)成的分配網(wǎng)絡。計算裝置107也包含一時鐘分配邏輯電路(clock distribution logic)115，其中時鐘分配邏輯電路115分配多個時鐘信號C1:CN 117至多個區(qū)段邏輯元件(sector logicelements)116。一功率狀態(tài)邏輯電路(power state logic)112耦合至一個或多個焊墊108以及一低功率感測總線(low power sense bus)HALT 114。功率狀態(tài)邏輯電路112輸出一低功率信號(low powersignal)113至時鐘分配邏輯電路115。在典型的系統(tǒng)中，計算裝置107以及電源102都是位于一主板101上。
計算裝置107可以是種種不同的裝置，只要能分配時鐘信號117至欲執(zhí)行的各種不同區(qū)段邏輯元件116。舉例來說，計算裝置107可以是圖形控制器、芯片組中的邏輯電路、CPU協(xié)處理器(co-processor)、微控制器(micro-controller)、微處理器、或者是非限定為任何循序邏輯電路的裝置。熟練技術(shù)人員都應該了解，在現(xiàn)在或可預期的未來中，時鐘信號117是通過大量的時鐘裝置，依照前述方式被分配至區(qū)段邏輯元件116。由于本項技術(shù)領(lǐng)域范圍廣泛，為了清楚說明本發(fā)明，此后實施例將討論計算裝置107為一微處理器的情況。但本發(fā)明的范圍以及發(fā)明動機并非限于實施例中計算裝置107為微處理器的情況。
上述的計算裝置107整體由多個區(qū)段邏輯元件116組成。在微處理器中，區(qū)段邏輯元件116亦可指一功能單元。功能單元可以是邏輯電路、裝置或是微碼(microcode)，亦可以是邏輯電路、裝置或是微碼等元件的組合，或者是使用在計算裝置107中能夠執(zhí)行相關(guān)功能的等效元件。在計算裝置107中，執(zhí)行相關(guān)功能的元件可與其它相關(guān)功能的元件等共享電路以及微碼等。根據(jù)現(xiàn)今應用的范疇，微碼是指至少一微指令集(micro instructions)。微指令(亦可指基本指令(nativeinstruction))是功能單元116可執(zhí)行的指令。舉例來說，微指令集可直接由精簡指令集計算(RISC)的微處理器執(zhí)行。對于復雜指令集計算(CISC)微處理器，如x86兼容微處理器，x86指令集(instructions)要翻譯成功能單元可直接執(zhí)行的微指令集。舉例來說，第一區(qū)段邏輯元件116可以是微處理器的一級高速緩存(L1 datacache)。第二區(qū)段邏輯元件116可以是微處理器的二級高速緩存(L2cache)。其它區(qū)段邏輯元件116可以是分支預測單元(branchprediction unit)、浮點運算單元(floating point execution unit)、整數(shù)運算單元(integer execution unit)、以及寄存器文件(registerfile)等等。熟練技術(shù)人員都了解，計算裝置內(nèi)當然可以置入數(shù)百個區(qū)段邏輯電路單元。
在操作上，計算裝置107內(nèi)的區(qū)段邏輯元件116皆分別直接地與對應的時鐘信號117同步工作。如果時鐘信號117停止，其所對應的區(qū)段邏輯元件116將停止工作。且既然實際上現(xiàn)今的區(qū)段邏輯元件116全部都是CMOS裝置，熟知技術(shù)者都了解，當所對應的時鐘信號117停止時，給定的區(qū)段邏輯元件116從電壓總線110及內(nèi)部接地總線111的內(nèi)部信號電路取得微小電流或是無電流。
在另一現(xiàn)今計算裝置107的具體實施例中，電源102通常是一電壓穩(wěn)壓器(voltage regulator)并裝置在主板101上。電源102透過電源總線104供應一電壓(例如3.3伏特)至計算裝置107的電力焊墊108?；仞伩偩€105通常供給一回饋電壓，且前述所提微處理器107內(nèi)的接地總線111的內(nèi)部信號電路參考此回饋電壓。電力分配單元109將電源102所供應的電壓濾波后，直接分配電壓至區(qū)段邏輯元件116。除此之外，電力分配單元109可轉(zhuǎn)換供給電壓為一核心電壓(corevoltage)(例如1.5伏特核心電壓)，并通過電壓總線110的內(nèi)部信號，將核心電壓分配至區(qū)段邏輯元件116。
如上所述，任何事件、信號或者是環(huán)境都可能促使計算裝置107從一功率模式(power mode)進入為一低功率模式(low power mode)，或者是從低功率模式離開至一不同的操作模式。在x86兼容微處理器中，當一停止時鐘信號電路106的外部信號電路被啟動時，則微處理器將進入低功率模式(例如睡眠狀態(tài)(stop grant state))。為了方便說明本發(fā)明，方塊圖100中的停止時鐘信號電路106為指示計算裝置107進入低功率狀態(tài)的外部信號電路，停止時鐘信號電路106所產(chǎn)生的信號經(jīng)由焊墊108接收后被發(fā)送至功率狀態(tài)邏輯電路112。方塊圖100中的低功率感測總線114也輸出信號至功率狀態(tài)邏輯電路112。除了通過啟動外部信號電路之外，亦可通過下達指令或事件使得低功率感測總線114的信號電路被觸發(fā)，進而指示計算裝置107進入低功率狀態(tài)。不論計算裝置107是被停止時鐘信號電路106的外部信號電路或者是被低功率感測總線114的內(nèi)部信號電路所指示，都是為了說明本發(fā)明中計算裝置107進入低功率狀態(tài)，是因停止選定的區(qū)段邏輯元件116所對應的時鐘信號117，且其離開低功率狀態(tài)是因開啟選定的區(qū)段邏輯元件116所對應的時鐘信號117。熟知技術(shù)者都了解計算裝置107能夠有不同的低功率狀態(tài)，而在不同的低功率狀態(tài)中，不同的區(qū)段邏輯元件116是分別通過相對應的時鐘信號117而功率關(guān)閉。本發(fā)明包含如上所述的設定。
在典型的計算裝置107中，當計算裝置107被指示進入低功率狀態(tài)時，功率狀態(tài)邏輯電路112通過啟動低功率信號113，進而指示時鐘分配邏輯電路115停止其所選定的區(qū)段邏輯元件116的對應時鐘信號117。事實上，時鐘分配邏輯電路115通常在一個時鐘周期中停止其所指定的時鐘信號117。在電壓總線110以及接地總線111之間，由于電流劇烈的減少，也使得電源總線104以及回饋總線105之間電流的劇烈減少，使得電源102必須支撐電壓總線110以及接地總線111之間的電壓瞬變(voltage transients)，與電源總線104以及回饋總線105之間的電壓瞬變。因此現(xiàn)今電源102具備一電力瞬變?yōu)V波器(powertransient filter)103以抑制導因電流疾速變化的電壓瞬變。除此之外，現(xiàn)今計算裝置107亦可具備數(shù)個芯片內(nèi)建瞬變抑制元件(也就是電容裝置)(圖中未顯示)以抑制低頻以及高頻的電壓瞬變。再者，當操作頻率(operating frequency)疾速變化時產(chǎn)生的寄生回路電感(parasitic loop inductance)導致芯片內(nèi)電壓降低，使得計算裝置107因為可能達到的最高工作頻率降低而被限制住。計算裝置107進入低功率狀態(tài)時，電流疾速減少的影響將根據(jù)圖2詳加討論。
請參閱圖2，一時序圖200顯示圖1中的計算裝置107如何進入低功率狀態(tài)。時序圖200顯示低功率信號113在T1時間被啟動并指示時鐘分配邏輯電路115停止選定的時鐘信號117，因此使得計算裝置107進入低功率狀態(tài)。為了清楚起見，全部的時鐘信號C1:CN 117停止，并進入低功率狀態(tài)。當?shù)凸β市盘?13在T1時間被啟動后，時鐘分配邏輯電路115在一個時鐘周期后的T2時間停止時鐘信號C1:CN 117。因為計算裝置107的電流需求在T2時間明顯減少，所以電源102中的功率產(chǎn)生元件(power generation elements)(圖中未顯示)明顯的受到壓力。因此，當時鐘信號117于T2時間停止時，時序圖200中電源總線104的外部信號電路必須持續(xù)平順地供應固定電壓。這是因為功率狀態(tài)瞬變(power state transition)為熟知技術(shù)者所了解，所以電源102能夠應付瞬變抑制需求(transient suppressionrequirements)，并在瞬變發(fā)生的電源總線104上保持平順地固定電壓。因此，電源102包含如上所述的濾波器103以滿足瞬變受壓需求。以虛線瞬變(dashed transient)201描繪出典型電壓瞬變(voltagetransient)201，其從T2時間開始并結(jié)束于T3時間。另外，電壓瞬變201被傳送在電源總線104以及電源回饋總線105的外部信號電路(亦即在參考電壓上外加如同電壓瞬變201的瞬變)，且由于寄生回路電感的存在，電壓瞬變201影響電壓總線110以及接地總線111的內(nèi)部信號電路程度將較輕微。但是通過電源102中的濾波器103以及計算裝置107中數(shù)個瞬時濾波器(transient filters)(例如電容裝置)(圖中未繪示)，在T2時間停止時鐘信號C1:CN 117時，電壓瞬變201并未到達減少計算裝置107效能的程度。
圖1的系統(tǒng)成本高，并且現(xiàn)今的電源102往往包含昂貴的瞬變抑制濾波器(transient suppression filters)103，以確保輸出至計算裝置107的電流能夠快速地減少以及快速地增加(亦即當離開低功率狀態(tài)時)。除此之外，電流的疾速增加(以及減少)大部分緣于現(xiàn)今計算裝置進入(以及離開)低功率狀態(tài)的方式。除此之外，如上所述，并不需要同時關(guān)閉所有不需要在低功率狀態(tài)下操作的區(qū)段邏輯元件116。
因此，為了說明前述的限制以及其它本領(lǐng)域的問題，本發(fā)明將根據(jù)圖3至圖7更深入討論。
請參考圖3，根據(jù)本發(fā)明較佳實施例的量測功率轉(zhuǎn)變管理裝置300包含功率控制邏輯電路305，其中功率控制邏輯電路305經(jīng)由間隔總線(interval bus，INT)308，耦合至功率間隔邏輯電路(power intervallogic)306。功率控制邏輯電路305輸出多個停止信號(stop signals)STOP1:STOPN至其所對應的多個時鐘分配邏輯元件(clockdistribution logic elements)302。每個時鐘分配邏輯元件302接收一個時鐘信號304并輸出一個區(qū)域時鐘信號(local clock signal)C1:CN 303至相對應的區(qū)段邏輯元件(sector logic elements)301。時鐘信號304被輸出至功率控制邏輯電路305。除此之外，一低功率狀態(tài)信號(low power state signal)307輸出至功率控制邏輯電路305。
計算裝置(圖中未顯示)中每段區(qū)段邏輯元件301操作上是與區(qū)域時鐘信號C1:CN 303同步工作，區(qū)域時鐘信號C1:CN 303與時鐘信號304同步。如同圖1中的區(qū)段邏輯元件116，如果一個特別的區(qū)域時鐘信號303(圖1中的信號C2)停止，其所對應的區(qū)段邏輯元件301(也就是圖1中的第二區(qū)段邏輯元件)的工作也將停止。
為了明確了解，在功率轉(zhuǎn)變管理裝置300中提供電壓總線以及回饋接地總線至每個邏輯元件的電源以及濾波器元件(并沒有列在圖3)。信號電路的感應啟動邏輯電路，以及其它會造成相關(guān)計算裝置進入低功率狀態(tài)的事件也沒有列舉在圖3之中。根據(jù)上述討論，假定低功率狀態(tài)信號307被啟動后，系統(tǒng)將進入低功率狀態(tài)，且低功率狀態(tài)信號307被中止后，系統(tǒng)將離開低功率狀態(tài)。雖然低功率狀態(tài)信號307描述于方塊圖中，本發(fā)明也有考慮到，低功率狀態(tài)信號總線307指示功率控制邏輯電路305進入至少一低功率狀態(tài)，并停止輸出至區(qū)段邏輯元件的區(qū)域時鐘信號303，以進入每個低功率狀態(tài)。
根據(jù)本發(fā)明較佳實施例的功率轉(zhuǎn)變管理裝置300與現(xiàn)今計算裝置107相反，其通過非同時全部停止的區(qū)域時鐘信號303而進入低功率狀態(tài)。取而代之的是，功率間隔邏輯電路306通過間隔總線308輸出一可編程的時鐘周期數(shù)量(programmable number of clock cycles)至功率控制邏輯電路305。在一實施例中，可編程的時鐘周期數(shù)量包括多個可編程的時鐘周期數(shù)量值，其分別對應至多個區(qū)段邏輯元件301，且可編程的時鐘周期數(shù)量是用于指示區(qū)域時鐘信號303停止(如時鐘信號C2，其輸出至第二段區(qū)段邏輯元件301)以及下一區(qū)域時鐘信號303停止(如時鐘信號C3，其輸出至第三段區(qū)段邏輯元件301)之間所間隔的時鐘周期數(shù)(number of clock cycles)。在另一實施例，可編程的時鐘周期數(shù)量是單一數(shù)值，用于指示在輸出至任一區(qū)段邏輯元件301的區(qū)域時鐘信號303停止，以及輸出至下一區(qū)段邏輯元件301的區(qū)域時鐘信號303停止之間所間隔的時鐘周期數(shù)量。在一實施例中，經(jīng)由間隔總線308傳送至各個區(qū)段邏輯元件301的時鐘周期數(shù)量皆是可編程的邏輯元件。在另一實施例中，時鐘周期數(shù)量是單一數(shù)值，并使用于全部的區(qū)段邏輯元件。
功率控制邏輯電路305通過間隔總線308接收可編程的時鐘周期數(shù)量的響應，并在經(jīng)由間隔總線308傳送的時鐘周期數(shù)量被揭露之后，以與時鐘信號304同步方式，依序啟動分別對應至時鐘分配邏輯元件302的多個停止信號STOP1:STOPN 309。停止信號309被啟動后，指示其所對應的時鐘分配邏輯元件302停止它的區(qū)域時鐘信號C1:CN 303。需注意，停止信號309的順序由功率控制邏輯電路305的設計功能所判定，且停止信號309的結(jié)合亦可被啟動以進入一特定的低功率狀態(tài)。功率控制邏輯電路305包含能夠執(zhí)行本發(fā)明所述功能的邏輯電路、裝置、微碼或等效元件，且能夠執(zhí)行先前所述功能的元件可共享的電路、微碼等等。
當每個停止信號電路309被啟動時，其所對應的區(qū)段邏輯元件301功率便被關(guān)閉。相反的，圖1中的時鐘分配邏輯電路115典型地在一個時鐘周期之中停止時鐘信號電路117，相較之下，根據(jù)本發(fā)明較佳實施例的功率轉(zhuǎn)變管理裝置300平順地將計算裝置從一個功率狀態(tài)轉(zhuǎn)變至另一功率狀態(tài)。因此，電流需求并沒有劇烈的減少，且計算裝置或與計算裝置的電源(圖中未顯示)之濾波器裝置的需求較少。
請參考圖4，根據(jù)本發(fā)明又一較佳實施例的功率間隔邏輯電路400包含一寄存器(register)，其中寄存器具有一32位間隔場(INTERVALfield)401。間隔場401內(nèi)的數(shù)值是可編程的以用于指示，自停止輸出區(qū)域時鐘信號303到一給定的區(qū)段邏輯元件301，以及自停止輸出下一個區(qū)域時鐘信號303到下一區(qū)段邏輯元件301之間，所間隔的時鐘周期數(shù)量。在另一個實施例中，間隔場401內(nèi)的數(shù)值是可編程的，邏輯電路除用以指示，自停止輸出區(qū)域時鐘信號303到一給定的區(qū)段邏輯元件301，與自停止輸出下一個區(qū)域時鐘信號303到下一區(qū)段邏輯元件301之間所間隔的時鐘周期數(shù)量；也可以編程用于指示，自開始輸出區(qū)域時鐘信號303到一給定的區(qū)段邏輯元件301，與自開始輸出下一個區(qū)域時鐘信號303到下一區(qū)段邏輯元件301之間所間隔的時鐘周期數(shù)量(本例是離開低功率狀態(tài))。功率間隔邏輯電路包含邏輯電路、裝置、或微碼；亦可包含邏輯電路、裝置、微碼的組合；更可包含具執(zhí)行根據(jù)本發(fā)明的計算裝置中的前述功能等效元件。且能夠執(zhí)行先前所述的功能元件可共享其電路以及微碼等等。在一實施例中，間隔場401內(nèi)的數(shù)值通過由執(zhí)行計算裝置中的指令而編成，其中指令指示計算裝置設定間隔場401的數(shù)值。在另一實施例中，間隔場401的數(shù)值是根據(jù)有效連接至功率間隔邏輯電路的多個保險絲的狀態(tài)而編成。本發(fā)明也考慮到通過其它技術(shù)，如從內(nèi)存讀取數(shù)值以及設定計算裝置封裝上的狀態(tài)腳位等，去設定間隔場401的數(shù)值。在另一實施例中，計算裝置內(nèi)每個區(qū)段邏輯元件分別具有其個別的可編程時鐘周期數(shù)量，并可依照區(qū)段邏輯元件301的數(shù)量包含多個功率間隔邏輯電路。
請參考圖5，根據(jù)本發(fā)明另一較佳實施例的功率間隔邏輯電路500包含一寄存器，其中寄存器具有一16位上間隔場(UPINTERVAL field)501以及一16位下間隔場(DOWNINTERVAL field)502。上間隔場501內(nèi)的數(shù)值是可編程的，用于指示介于開始輸出區(qū)域時鐘信號303至一給定的區(qū)段邏輯元件301，以及開始輸出下一區(qū)域時鐘信號303至下一區(qū)段邏輯元件301之間所間隔的時鐘周期數(shù)(本例是離開低功率狀態(tài))。下間隔場502內(nèi)的數(shù)值是可編程的，用于指示介于停止輸出區(qū)域時鐘信號303至一給定的區(qū)段邏輯元件301，以及停止輸出下一區(qū)域時鐘信號303至下一區(qū)段邏輯元件301之間所間隔的時鐘周期數(shù)(本例是進入低功率狀態(tài))。上間隔場501以及下間隔場502的數(shù)值其可編程的方法與圖4實施例的間隔場401相同。根據(jù)本發(fā)明另一較佳實施例的計算裝置內(nèi)，每個區(qū)段邏輯元件分別具有其可編程的時鐘周期數(shù)量，并可依照區(qū)段邏輯元件301的數(shù)量包含多個功率間隔邏輯電路。
參考圖6，時序圖600顯示根據(jù)本發(fā)明再一較佳實施例的計算裝置如何進入低功率狀態(tài)。時序圖600描述低功率狀態(tài)信號307在T1時間被啟動后，指示功率控制邏輯電路305停止區(qū)域時鐘信號電路303，因此造成計算裝置進入低功率狀態(tài)。為了說明，僅舉例計算裝置進入低功率狀態(tài)時，全部的時鐘信號C1:CN 303如何停止。因為應在T1時間被啟動的低功率狀態(tài)信號307，功率控制邏輯電路305經(jīng)由間隔總線308從功率間隔邏輯電路306接收功率關(guān)閉間隔值(value(s)of thepower down interval(s))，其中時鐘周期數(shù)為依序輸出至區(qū)段邏輯元件301的區(qū)域時鐘信號303彼此之間所間隔的時鐘周期數(shù)量。為了便于說明，功率關(guān)閉間隔值可針對全部的區(qū)段邏輯元件302都被編程為兩個時鐘周期。因此，功率控制邏輯電路305啟動連接至第一區(qū)段時鐘分配邏輯元件302的停止信號STOP1 309后，將使得區(qū)域時鐘信號C1 303在T2時間停止，進而將第一區(qū)段邏輯元件301功率關(guān)閉。兩個時鐘周期之后，功率控制邏輯電路305啟動連接至第2區(qū)段時鐘分配邏輯元件302的停止信號STOP2 309后，也使得區(qū)域時鐘信號C2 303在T3時間停止，并進而使得第2區(qū)段邏輯元件301功率關(guān)閉。接著以每兩個時鐘周期輸出一停止信號電路的速度，依序停止區(qū)域時鐘信號303直到最終區(qū)域時鐘信號CN 303在T4時間停止。因為從T2時間到T4時間之間，計算裝置電源需求逐漸減少，所以計算裝置的電源負擔較少的瞬變抑制需求，因此得以用較低成本的元件完成相同的系統(tǒng)。在時序圖600中，因為依此方法轉(zhuǎn)變功率狀態(tài)并不過度施壓于電源，以一測量方法可得知在T2時間到T4時間之內(nèi)，當時鐘信號303停止時，一電源總線601的外部信號仍保持大概的固定供應電壓。
如圖7所示，流程圖700顯示根據(jù)本發(fā)明某一較佳實施例的提供計算裝置的量測功率轉(zhuǎn)變的方法。
區(qū)塊701是計算裝置在一非低功率的狀態(tài)，然后進入選擇區(qū)塊702。
在選擇區(qū)塊702中判斷計算裝置是否要進入低功率狀態(tài)，如果計算裝置不是要進入低功率狀態(tài)，會直接進入?yún)^(qū)塊709結(jié)束。如果計算裝置要進入低功率狀態(tài)，進入?yún)^(qū)塊703。
在區(qū)塊703，如本發(fā)明另一較佳實施例所示，自功率間隔邏輯電路讀取一INT數(shù)值(value INT)。在一實施例中，INT數(shù)值指示時鐘周期數(shù)目，其中時鐘周期數(shù)目是自停止輸出第一個區(qū)域時鐘信號303至第一區(qū)段邏輯元件301，到停止輸出第二個區(qū)域時鐘信號303至第二區(qū)段邏輯元件301之間，所間隔的時鐘周期數(shù)目，接著進入?yún)^(qū)塊704。
在區(qū)塊704中，一計數(shù)器K的初始值為1。接著進入?yún)^(qū)塊705。
在區(qū)塊705中停止第K個區(qū)段時鐘信號，由于第K個區(qū)段時鐘信號輸出至第K個區(qū)段邏輯元件，因此第K個區(qū)段邏輯元件功率關(guān)閉。接著進入?yún)^(qū)塊706。
在區(qū)塊706，揭露對應在區(qū)塊703所讀取的INT數(shù)值的時鐘周期數(shù)目，接著進入?yún)^(qū)塊707。
在區(qū)塊707，計數(shù)器K其值加1，然后進入判斷區(qū)塊708。
在判斷區(qū)塊708中，計數(shù)器K判斷指示的時鐘信號是否全部已經(jīng)被停止。這就是說，對于N個時鐘信號而言，如果K值等于N+1，代表全部N個時鐘信號已經(jīng)被停止，并進入?yún)^(qū)塊709結(jié)束。如果K值不等于N+1，進入?yún)^(qū)塊705繼續(xù)進行。
在區(qū)塊709本方法執(zhí)行完畢。通過量測前所述的進入或離開低功率狀態(tài)，根據(jù)本發(fā)明的計算裝置具有控制功率轉(zhuǎn)變的特性，使得電源供應器的負擔以及電力調(diào)整需求明顯減輕，因此可以減少計算裝置本身、連接至計算裝置的電源供應器以及整個系統(tǒng)的成本。
以上所述僅為舉例，而非有所限制。任何未脫離本發(fā)明的精神與范疇，而對其進行等效修改或變更，均應包含于所附的權(quán)利要求中。
權(quán)利要求
1.一種提供計算裝置的量測功率轉(zhuǎn)變的裝置及方法，其包含一功率控制邏輯電路，其判斷計算裝置是否要進入一低功率狀態(tài)，其包含多個停止信號電路，每一停止信號電路依序用以指示相對應的每一時鐘信號電路停止運作，其中相對應的所述時鐘信號電路耦接至該計算裝置內(nèi)的相對應區(qū)段邏輯電路元件之一。
2.如權(quán)利要求1所述的提供計算裝置的量測功率轉(zhuǎn)變的裝置及方法，其中所述每一停止信號電路在經(jīng)過一可編程的時鐘周期數(shù)后，指示相對應的所述時鐘信號電路要停止。
3.如權(quán)利要求2所述的提供計算裝置的量測功率轉(zhuǎn)變的裝置及方法，其中每一所述可編程的時鐘周期數(shù)是針對相對應的所述停止信號電路而建立，或是所述可編程的時鐘周期數(shù)與所述每一停止信號電路的所述時鐘周期數(shù)相等。
4.如權(quán)利要求1所述的提供計算裝置的量測功率轉(zhuǎn)變的裝置及方法，更包含一間隔邏輯電路，其耦接至所述功率控制邏輯電路，并用以提供所述可編程的時鐘周期數(shù)至所述功率控制邏輯電路，以使所述功率控制邏輯電路在經(jīng)過所述可編程的時鐘周期數(shù)后，激活所述每一停止信號電路以指示相對應的所述時鐘信號電路停止。
5.如權(quán)利要求4所述的提供計算裝置的量測功率轉(zhuǎn)變的裝置及方法，其中所述間隔邏輯電路包含一寄存器。
6.如權(quán)利要求5所述的提供計算裝置的量測功率轉(zhuǎn)變的裝置及方法，其執(zhí)行一指令來編程所述寄存器，以提供所述可編程的時鐘周期數(shù)；且設定多個保險絲的狀態(tài)以提供所述可編程的時鐘周期數(shù)，其中所述保險絲連接于所述寄存器。
7.一種功率轉(zhuǎn)變管理裝置，包含一間隔邏輯電路，用以提供至少一可編程的時鐘周期數(shù)；以及一功率控制邏輯電路，其耦接至所述間隔邏輯電路，用以接收所述至少一可編程的時鐘周期數(shù)，并用以執(zhí)行所述可編程的時鐘周期數(shù)以依序停止每一時鐘信號電路，其中所述時鐘信號電路分別耦接至相對應的每一區(qū)段邏輯元件。
8.如權(quán)利要求7所述的功率轉(zhuǎn)變管理裝置，其中所述功率控制邏輯電路通過分別啟動與每一所述時鐘信號電路相對應的每一停止信號電路來依序停止每一所述時鐘信號電路，其中每一所述停止信號電路指示每一所述時鐘信號電路在經(jīng)過多個時鐘周期后停止運作，而所述時鐘周期數(shù)是依據(jù)所述至少一可編程的時鐘周期數(shù)量而定。
9.如權(quán)利要求8所述的功率轉(zhuǎn)變管理裝置，其中所述至少一可編程的時鐘周期數(shù)是針對每一所述停止信號電路而建立，而所述停止信號的數(shù)量與針對每一所述停止信號電路所建立的至少一個所述可編程的時鐘周期的數(shù)量相等。
10.如權(quán)利要求7所述的功率轉(zhuǎn)變管理裝置，其中所述間隔邏輯電路包含一寄存器。
11.如權(quán)利要求9所述的功率轉(zhuǎn)變管理裝置，其利用執(zhí)行一指令來編程所述寄存器，以提供所述至少一可編程的時鐘周期數(shù)，并且其設定多個保險絲的狀態(tài)以提供所述至少一可編程的時鐘周期數(shù)，其中所述保險絲連接于所述寄存器。
12.一種提供計算裝置的量測功率轉(zhuǎn)變方法，包含判斷所述計算裝置是否要進入一低功率狀態(tài)；以及依序停止多個時鐘信號電路，其中每一所述時鐘信號電路分別耦接至一區(qū)段邏輯元件。
13.如權(quán)利要求12所述的提供計算裝置的量測功率轉(zhuǎn)變方法，其中依序停止所述時鐘信號電路的步驟包含經(jīng)由分別耦接到每一所述區(qū)段邏輯元件的每一所述停止信號電路，在每經(jīng)過所述可編程的時鐘周期數(shù)后，便指示相對應的所述時鐘信號電路之一停止運作，并且針對每一所述停止信號電路，分別建立所述可編程的時鐘周期數(shù)。
14.如權(quán)利要求13所述的提供計算裝置的量測功率轉(zhuǎn)變方法，其中指示停止的步驟包含針對每一所述停止信號電路，分別都建立相等的所述可編程的時鐘周期數(shù)。
15.如權(quán)利要求12所述的提供計算裝置的量測功率轉(zhuǎn)變方法，更包含提供一可編程的時鐘周期數(shù)，其用于所述停止時鐘信號電路之間。
16.如權(quán)利要求15所述的提供計算裝置的量測功率轉(zhuǎn)變方法，其中提供所述可編程的時鐘周期數(shù)的步驟包含編程所述可編程的時鐘周期數(shù)至一寄存器。
17.如權(quán)利要求16所述的提供計算裝置的量測功率轉(zhuǎn)變方法，其中提供所述可編程的時鐘周期數(shù)的步驟包含執(zhí)行一指令以完成所述編程，其中提供所述可編程時鐘周期數(shù)的步驟包含讀取多個保險絲狀態(tài)以完成所述編程。
全文摘要
一種提供計算裝置的量測功率轉(zhuǎn)變的裝置及方法，其以不加重電源不必要負擔的方式，使計算裝置能夠平順地進行功率狀態(tài)轉(zhuǎn)變。提供計算裝置的量測功率轉(zhuǎn)變的裝置包含一功率控制邏輯電路，其判斷計算裝置是否要進入低功率狀態(tài)，并且其包含多個停止信號，每個停止信號依序指示相對應的時鐘信號(clock signal)停止，其中每個時鐘信號有效地耦合至在計算裝置中所對應的區(qū)段邏輯元件(Sector Logic Element)。
文檔編號G06F1/26GK1629776SQ200410103180
公開日2005年6月22日 申請日期2004年12月31日 優(yōu)先權(quán)日2004年3月22日
發(fā)明者大流士·D·賈斯金思, 詹姆斯·R·隆得博格 申請人:威盛電子股份有限公司