專利名稱：用于構(gòu)成具有協(xié)處理器的無線終端的高速緩存存儲(chǔ)器的裝置和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于構(gòu)成具有協(xié)處理器的無線終端的高速緩存存儲(chǔ)器的裝置和方法。特別地，本發(fā)明涉及通過使用協(xié)處理器以具有高速緩存功能從而能夠減少無線終端中的附加存儲(chǔ)器設(shè)備的數(shù)量的裝置和方法。
背景技術(shù)：
在具有主處理器和協(xié)處理器的系統(tǒng)中，主處理器控制該系統(tǒng)的常規(guī)操作，而協(xié)處理器在主處理器的控制下控制特殊的功能。這樣的結(jié)構(gòu)目前用在無線終端中，用于執(zhí)行復(fù)雜的功能。例如，在處理圖像信號(hào)的無線終端中，該無線終端的主處理器控制通信和該無線終端的常規(guī)操作，并且其協(xié)處理器在主處理器的控制下處理用于執(zhí)行特殊功能的信號(hào)。如上所述的具有協(xié)處理器的無線終端可以包括具有照相機(jī)的無線終端、個(gè)人數(shù)字助理(PDA)、或提供視頻點(diǎn)播(VOD)功能的無線終端。
如上所述的具有主處理器和協(xié)處理器的系統(tǒng)可以具有圖1所示的結(jié)構(gòu)。在下文中，所給出的說明都假定所述系統(tǒng)是無線終端，并且所述協(xié)處理器是專門用于處理圖像信號(hào)的多媒體協(xié)處理器。
參見圖1，主處理器100控制所述無線終端的通信和通常的操作。第一閃存110存儲(chǔ)引導(dǎo)和加載程序、主操作程序和主處理器100的閃存文件系統(tǒng)。第二閃存120是非易失性存儲(chǔ)器(NVM)，用于存儲(chǔ)數(shù)據(jù)，例如要求長期存儲(chǔ)的內(nèi)容數(shù)據(jù)、字體數(shù)據(jù)、位圖數(shù)據(jù)或電話本數(shù)據(jù)。隨機(jī)存取存儲(chǔ)器(下文中，稱作RAM)130可以用作主處理器100的工作存儲(chǔ)器。附加的外圍設(shè)備140代表在主處理器100的控制下操作的設(shè)備。因此，附加的外圍設(shè)備140可以包含鍵區(qū)、顯示單元、無線通信單元、通信單元，等等。
協(xié)處理器200在主處理器100的控制下專門處理特殊功能。這里，假定協(xié)處理器200處理多媒體數(shù)據(jù)。第一閃存210存儲(chǔ)引導(dǎo)和加載程序、主操作程序和協(xié)處理器的200的閃存文件系統(tǒng)。第二閃存220依照協(xié)處理器200的功能存儲(chǔ)要求非易失性的數(shù)據(jù)(如內(nèi)容數(shù)據(jù))。RAM230可以用作協(xié)處理器200的工作存儲(chǔ)器。當(dāng)協(xié)處理器200是專門執(zhí)行圖像處理的處理器，顯示單元240顯示在協(xié)處理器控制下處理的圖像信號(hào)。這里，當(dāng)所述無線終端中只有一個(gè)顯示單元240時(shí)，顯示單元240可以成為由主處理器100和協(xié)處理器200存取的外圍設(shè)備。附加的外圍設(shè)備250表示在協(xié)處理器200控制下操作的外圍設(shè)備。這里，當(dāng)所述無線終端是可攜式攝像機(jī)，附加外圍設(shè)備可以包含多媒體卡(MMC)I/F模塊、照相機(jī)等。另外，存儲(chǔ)在第二閃存220中的內(nèi)容數(shù)據(jù)可以成為處理圖像數(shù)據(jù)。而且，當(dāng)所述無線終端是PDA終端，附加外圍設(shè)備250可以包含除通信功能之外的所有應(yīng)用。
如上所述，協(xié)處理器表示系統(tǒng)中能夠執(zhí)行要求高速度的功能或應(yīng)用程序的處理器，如圖像用戶界面(GUI)、多媒體編解碼器等。另外，主處理器表示控制系統(tǒng)的常規(guī)操作的處理器。例如，對(duì)無線終端的情形，主處理器100可以成為調(diào)制解調(diào)器芯片，如移動(dòng)站調(diào)制解調(diào)器(MSM)。存儲(chǔ)在第一閃存110和210中的每個(gè)引導(dǎo)模塊表示軟件模塊，其初始化相應(yīng)的處理器操作并實(shí)際切換到主軟件例程中。另外，所述加載模塊表示軟件模塊，當(dāng)在引導(dǎo)之后，僅初始化和操作一些必要的軟件模塊，除此還有其他剩余主軟件代碼部分時(shí)，其用于將所述剩余主軟件代碼部分移動(dòng)到可由控制器控制的存儲(chǔ)器區(qū)域。所述引導(dǎo)加載模塊表示軟件模塊，其中引導(dǎo)模塊與加載模塊結(jié)合。閃存文件系統(tǒng)表示軟件模塊，可使數(shù)據(jù)無錯(cuò)誤地存儲(chǔ)到閃存中或無錯(cuò)誤地從閃存中讀出。
在圖1中，第一閃存110和210可以成為非或型閃存，并且第二閃存120和220可以成為非與型閃存。這里，非或型閃存具有穩(wěn)定的結(jié)構(gòu)，但價(jià)格昂貴。另外，非或型閃存存儲(chǔ)引導(dǎo)和加載程序以及閃存文件系統(tǒng)。非與型閃存比非或型閃存價(jià)格低廉并可具有高容量，但在存儲(chǔ)器中壞扇區(qū)發(fā)生的可能性較高。另外，非與型閃存主要存儲(chǔ)相應(yīng)設(shè)備的內(nèi)容數(shù)據(jù)。如果非與型閃存存儲(chǔ)引導(dǎo)和加載程序以及閃存文件系統(tǒng)，當(dāng)在存儲(chǔ)程序的區(qū)域發(fā)生壞扇區(qū)時(shí)，就不能執(zhí)行系統(tǒng)的操作。因此，非或型閃存通常用作存儲(chǔ)程序的存儲(chǔ)器，而非與型閃存通常用作存儲(chǔ)不能擦除的數(shù)據(jù)(例如，內(nèi)容數(shù)據(jù)、字體數(shù)據(jù)、位圖數(shù)據(jù)、電話本數(shù)據(jù)和圖像數(shù)據(jù))的存儲(chǔ)器。
如上所述，主處理器100和協(xié)處理器200每個(gè)都具有存儲(chǔ)器，其中每一個(gè)又包含非或型閃存和非與型閃存以及RAM。因此，由于主處理器100和協(xié)處理器200都必須分別具有這樣的各個(gè)存儲(chǔ)器，硬件需要的包裝空間增加了，產(chǎn)品的成本也增加了。這樣，如圖1所示，主處理器100和協(xié)處理器200的每一個(gè)都具有獨(dú)立包含第一閃存、第二閃存和RAM的結(jié)構(gòu)。由于主處理器100和協(xié)處理器200都必須分別包含許多存儲(chǔ)器，要獲得終端的小型化、低功耗和低成本，就存在許多問題。
這樣，當(dāng)主處理器100和協(xié)處理器200共享第一閃存、第二閃存和RAM，并且主處理器100和協(xié)處理器200分別獨(dú)立地存取所述各存儲(chǔ)器，存儲(chǔ)器的數(shù)量可以減少一半。

發(fā)明內(nèi)容
因此提出本發(fā)明以解決現(xiàn)有技術(shù)中的上述問題，并且本發(fā)明的一個(gè)目的是提供一種裝置和方法，在具有主處理器和協(xié)處理器的無線終端中使每個(gè)處理器共享各存儲(chǔ)器。
本發(fā)明的另一個(gè)目的是提供一種裝置和方法，其中無線終端中的主處理器和協(xié)處理器共享各存儲(chǔ)器，并且所述主處理器和協(xié)處理器對(duì)各存儲(chǔ)器的存取可通過高速緩存存儲(chǔ)器來控制。
本發(fā)明的另一個(gè)目的是提供一種裝置和方法，其中高速緩存控制器控制具有主處理器和協(xié)處理器的無線終端中的高速緩存存儲(chǔ)器，因此控制對(duì)各存儲(chǔ)器的存取，以便所述主處理器和所述協(xié)處理器可以共享各存儲(chǔ)器。
本發(fā)明的另一個(gè)目的是提供一種裝置和方法，其中高速緩存控制器在無線終端中控制連接到主處理器的第一高速緩存存儲(chǔ)器和連接到協(xié)處理器的第二高速緩存存儲(chǔ)器，以便所述主處理器和所述協(xié)處理器可以共享各存儲(chǔ)器。
為了實(shí)現(xiàn)上述的目的，根據(jù)本發(fā)明的一個(gè)方面，提供一種包括主處理器和協(xié)處理器的終端裝置，所述主處理器連接到第一數(shù)據(jù)總線用以控制無線終端的通信功能，并且所述協(xié)處理器連接在所述第一數(shù)據(jù)總線和第二數(shù)據(jù)總線之間用以在在所述主處理器的控制下執(zhí)行無線終端的多媒體功能，所述終端裝置包含第一閃存，連接到所述第二數(shù)據(jù)總線，并具有用于存儲(chǔ)所述主處理器的操作程序的第一區(qū)域和用于存儲(chǔ)所述協(xié)處理器的操作程序的第二區(qū)域；第二閃存，連接到所述第二數(shù)據(jù)總線，并具有用于存儲(chǔ)所述主處理器的要求非易失性的數(shù)據(jù)的第一區(qū)域，以及用于存儲(chǔ)所述協(xié)處理器的要求非易失性的數(shù)據(jù)的第二區(qū)域；隨機(jī)存取存儲(chǔ)器，連接到所述第二數(shù)據(jù)總線，并具有第一區(qū)域和第二區(qū)域，所述第一區(qū)域臨時(shí)存儲(chǔ)所述主處理器的操作期間出現(xiàn)的數(shù)據(jù)并可使在隨機(jī)存取存儲(chǔ)器區(qū)域中執(zhí)行的代碼部分加載到所述第一區(qū)域中，以及，所述第二區(qū)域臨時(shí)存儲(chǔ)所述協(xié)處理器的操作期間出現(xiàn)的數(shù)據(jù)并可使在所述隨機(jī)存取存儲(chǔ)器區(qū)域中執(zhí)行的代碼部分加載到所述第二區(qū)域中；高速緩存存儲(chǔ)器，連接在所述第一數(shù)據(jù)總線和所述第二數(shù)據(jù)總線之間，用于高速緩存所述存隨機(jī)存取存儲(chǔ)器和所述閃存的所述各第一區(qū)域的所述數(shù)據(jù)和代碼；以及高速緩存控制器，連接到所述第一數(shù)據(jù)總線，用于確定在所述高速緩存中是否發(fā)生高速緩存命中或不中，當(dāng)在所述高速緩存存儲(chǔ)器中發(fā)生所述高速緩存命中，控制所述主處理器存取所高速緩存的數(shù)據(jù)或代碼，并且，當(dāng)在所述高速緩存存儲(chǔ)器中發(fā)生所述高速緩存不中，存取所述各存儲(chǔ)器以便將所述數(shù)據(jù)或代碼存儲(chǔ)到所述高速緩存存儲(chǔ)器中并同時(shí)控制所述主處理器去存取。
為了實(shí)現(xiàn)上述的目的，根據(jù)本發(fā)明的一個(gè)方面，提供一種包含主處理器和協(xié)處理器的終端裝置，所述主處理器連接到第一數(shù)據(jù)總線用以控制無線終端的通信功能，并且所述協(xié)處理器連接在所述第一數(shù)據(jù)總線和第二數(shù)據(jù)總線之間用以在在所述主處理器的控制下執(zhí)行無線終端的多媒體功能，所述終端裝置包含第一閃存，連接到所述第二數(shù)據(jù)總線，并具有用于存儲(chǔ)所述主處理器的操作程序的第一區(qū)域和用于存儲(chǔ)所述協(xié)處理器的操作程序的第二區(qū)域；第二閃存，連接到所述第二數(shù)據(jù)總線，并具有用于存儲(chǔ)所述主處理器的要求非易失性的數(shù)據(jù)的第一區(qū)域，以及用于存儲(chǔ)所述協(xié)處理器的要求非易失性的數(shù)據(jù)的第二區(qū)域；隨機(jī)存取存儲(chǔ)器，連接到所述第二數(shù)據(jù)總線，并具有第一區(qū)域和第二區(qū)域，所述第一區(qū)域臨時(shí)存儲(chǔ)所述主處理器的操作期間出現(xiàn)的數(shù)據(jù)并可使在隨機(jī)存取存儲(chǔ)器區(qū)域中執(zhí)行的代碼部分加載到所述第一區(qū)域中，以及，所述第二區(qū)域臨時(shí)存儲(chǔ)所述協(xié)處理器的操作期間出現(xiàn)的數(shù)據(jù)并可使在所述隨機(jī)存取存儲(chǔ)器區(qū)域中執(zhí)行的代碼部分加載到所述第二區(qū)域中；第一高速緩存存儲(chǔ)器，連接在所述第一數(shù)據(jù)總線和所述第二數(shù)據(jù)總線之間，用于高速緩存所述閃存和所述存隨機(jī)存取存儲(chǔ)器的所述各第一區(qū)域的所述數(shù)據(jù)和代碼；第二高速緩存存儲(chǔ)器，連接到所述第二數(shù)據(jù)總線，用于高速緩存所述閃存和所述存隨機(jī)存取存儲(chǔ)器的所述各第二區(qū)域的所述數(shù)據(jù)和代碼；以及高速緩存控制器，連接到所述第一數(shù)據(jù)總線，用于確定在所述第一高速緩存或所述第二高速緩存中是否發(fā)生高速緩存命中或不中，當(dāng)在所述第一高速緩存存儲(chǔ)器中發(fā)生所述高速緩存命中，控制所述主處理器存取所高速緩存的數(shù)據(jù)或代碼，當(dāng)在所述第一高速緩存存儲(chǔ)器中發(fā)生所述高速緩存不中并在所述第二高速緩存中發(fā)生所述高速緩存命中，控制所述協(xié)處理器存取所高速緩存的數(shù)據(jù)或代碼，當(dāng)發(fā)生所述高速緩存不中，存取所述各存儲(chǔ)器以控制將所述數(shù)據(jù)和代碼存儲(chǔ)到所述高速緩存存儲(chǔ)器中，并且，當(dāng)在所述第一和所述第二高速緩存存儲(chǔ)器中發(fā)生所述高速緩存不中，存取所述各存儲(chǔ)器以便控制將所述數(shù)據(jù)或代碼存儲(chǔ)到所述第一或所述第二高速緩存存儲(chǔ)器中。


下面結(jié)合附圖的詳細(xì)說明將使本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)更加明了。附圖包括圖1是示出傳統(tǒng)的具有協(xié)處理器的無線終端構(gòu)造的框圖；圖2是示出根據(jù)本發(fā)明的第一實(shí)施例的具有協(xié)處理器的無線終端的構(gòu)造的框圖；以及圖3是示出根據(jù)本發(fā)明的第二實(shí)施例的具有協(xié)處理器的無線終端的構(gòu)造的框圖。
在全部附圖中，應(yīng)該注意相同和相似的要素用相同的參考標(biāo)號(hào)來標(biāo)記。
具體實(shí)施例方式
現(xiàn)在參考

本發(fā)明的示例性實(shí)施例。在下面的本發(fā)明的說明中，為了簡明，略去了有關(guān)的公知的功能和配置。
在下文中，所給說明基于這樣的假定具有主處理器和協(xié)處理器的系統(tǒng)是無線終端(便攜終端)，并且所述協(xié)處理器是用于處理多媒體數(shù)據(jù)的處理器。但是，本發(fā)明的實(shí)施例除了可應(yīng)用在所述無線終端，也可以應(yīng)用在其他的系統(tǒng)，并且所述協(xié)處理器除了可以用作處理多媒體信息的處理器，也可以用作處理其他功能的處理器。
圖2是示出根據(jù)本發(fā)明的第一實(shí)施例的具有協(xié)處理器的無線終端的構(gòu)造的框圖。
參見圖2，主處理器300連接到第一數(shù)據(jù)總線DB1，并控制所述無線終端的通信和常規(guī)操作。協(xié)處理器310和用于在所述無線終端中執(zhí)行通信功能的外圍設(shè)備390連接到第一數(shù)據(jù)總線DB1。這里，主處理器300可以是移動(dòng)站調(diào)制解調(diào)器(MSM)。協(xié)處理器310連接在第一數(shù)據(jù)總線DB1和第二數(shù)據(jù)總線DB2之間，并且在主處理器300的控制下專門處理特殊功能。這里，所說的特殊功能可以是多媒體數(shù)據(jù)處理功能，并且所述多媒體數(shù)據(jù)可以是由照相機(jī)拍照的圖像數(shù)據(jù)、從電視機(jī)中接收的圖像數(shù)據(jù)、MP3音頻數(shù)據(jù)等。
高速緩存存儲(chǔ)器330連接在第一數(shù)據(jù)總線DB1和第二數(shù)據(jù)總線DB2之間，并高速緩存存儲(chǔ)在各個(gè)存儲(chǔ)器中的主處理器300的數(shù)據(jù)和代碼。高速緩存控制器320經(jīng)由DB2連接到第一數(shù)據(jù)總線DB1，并檢查在高速緩存存儲(chǔ)器330中是否發(fā)生命中/不中。另外，當(dāng)在高速緩存存儲(chǔ)器330中發(fā)生所述高速緩存命中，高速緩存控制器320控制在高速緩存存儲(chǔ)器中高速緩存的數(shù)據(jù)和代碼的傳送和接收。相對(duì)的，當(dāng)在高速緩存存儲(chǔ)器330中發(fā)生所述高速緩存不中，高速緩存控制器320在各存儲(chǔ)器中的適當(dāng)位置讀取數(shù)據(jù)或代碼，在高速緩存存儲(chǔ)器中存儲(chǔ)所讀取的數(shù)據(jù)或代碼，并將該存儲(chǔ)告知給主處理器300。另外，在從每個(gè)存儲(chǔ)器讀以及向每個(gè)存儲(chǔ)器寫的高速緩存存取中，高速緩存控制器320執(zhí)行總線調(diào)解功能，以防止當(dāng)協(xié)處理器310同時(shí)存取到所述各存儲(chǔ)器的總線時(shí)可能發(fā)生的總線沖突。
所述各存儲(chǔ)器可以包括第一閃存410、第二閃存420和隨機(jī)存取存儲(chǔ)器(RAM)430。
第一閃存410連接到第二數(shù)據(jù)總線DB2，是用于存儲(chǔ)代碼或字體數(shù)據(jù)的存儲(chǔ)器，可由主處理器300和協(xié)處理器310操作。這樣，第一閃存410可以是具有第一區(qū)域和第二區(qū)域的存儲(chǔ)器，所述第一區(qū)域用于存儲(chǔ)主處理器300的引導(dǎo)和加載程序以及主操作程序，所述第二區(qū)域用于存儲(chǔ)協(xié)處理器310的引導(dǎo)和加載程序以及主處理程序。第一閃存410可以由單個(gè)存儲(chǔ)器構(gòu)成，并且是在按上述劃分的存儲(chǔ)器區(qū)域中存儲(chǔ)主處理器300和協(xié)處理器310的程序的存儲(chǔ)器。
第二閃存420連接到第二數(shù)據(jù)總線DB2，是用于存儲(chǔ)在主處理器300和協(xié)處理器310操作期間要求存儲(chǔ)的內(nèi)容或數(shù)據(jù)的存儲(chǔ)器。另外，第二閃存420是具有第一區(qū)域和第二區(qū)域的存儲(chǔ)器，所述第一區(qū)域用于存儲(chǔ)主處理器的要求非易失性的數(shù)據(jù)，如內(nèi)容數(shù)據(jù)、字體數(shù)據(jù)、位圖數(shù)據(jù)或電話本數(shù)據(jù)，所述第二區(qū)域用于存儲(chǔ)相應(yīng)于協(xié)處理器310功能的要求非易失性的數(shù)據(jù)，如內(nèi)容數(shù)據(jù)。另外，第二閃存可由單個(gè)存儲(chǔ)器構(gòu)成，并且是在按上述劃分的存儲(chǔ)器區(qū)域中存儲(chǔ)主處理器300和協(xié)處理器310的非易失性數(shù)據(jù)的存儲(chǔ)器。
RAM 430連接到第二數(shù)據(jù)總線并可以用作主處理器和協(xié)處理器的工作存儲(chǔ)器。另外，RAM 430是具有第一區(qū)域和第二區(qū)域的存儲(chǔ)器。這里，所述第一區(qū)域被用作臨時(shí)存儲(chǔ)主處理器300操作期間所產(chǎn)生數(shù)據(jù)的存儲(chǔ)區(qū)，并且，必須在RAM區(qū)域中執(zhí)行的代碼部分要加載到第一區(qū)域中。另外，所述第二區(qū)域被用作臨時(shí)存儲(chǔ)協(xié)處理器300的操作期間產(chǎn)生的數(shù)據(jù)存儲(chǔ)區(qū)，并且，必須在RAM區(qū)域中執(zhí)行的代碼部分要加載到第二區(qū)域中。
附加外圍設(shè)備390表示在主處理器控制下操作的設(shè)備，并可以包括鍵區(qū)、顯示單元、無線圖像單元、通信單元，等等。
當(dāng)協(xié)處理器310是專門執(zhí)行圖像處理的處理器，顯示單元440顯示在協(xié)處理器310的控制下處理的圖像信號(hào)。這里，僅當(dāng)在所述無線終端中存在一個(gè)顯示單元440時(shí)，顯示單元440可以成為由主處理器300和協(xié)處理器310存取的外圍設(shè)備。附加外圍設(shè)備450表示在協(xié)處理器310控制下操作的設(shè)備。這里，當(dāng)無線終端是可攜攝像機(jī)，附加外圍設(shè)備450可以包括多媒體卡(MMC)I/F模塊、照相機(jī)，等等。另外，當(dāng)所述無線終端是個(gè)人數(shù)字助理(PAD)終端，附加外圍設(shè)備450可以包括除通信功能外的所有應(yīng)用。
參見圖2，構(gòu)造協(xié)處理器310、高速緩存控制器320和高速緩存存儲(chǔ)器330，以便部署在主處理器300的存儲(chǔ)器映射表上。即，構(gòu)造協(xié)處理器，以便按照與主處理器操作存儲(chǔ)器410到430的相同方式來操作。換言之，主處理器300操作協(xié)處理器310，就如同操作部署在存儲(chǔ)器映射表上的寄存器模塊。主處理器300通過該寄存器發(fā)送用于控制協(xié)處理器310的各種命令和相應(yīng)于該命令的各種數(shù)據(jù)，并接收對(duì)該命令和數(shù)據(jù)傳輸?shù)捻憫?yīng)。通過地址和控制信號(hào)選擇每個(gè)模塊，并在選擇了所述模塊的狀態(tài)下傳送或輸入在數(shù)據(jù)總線中加載的有效數(shù)據(jù)。
同時(shí)，構(gòu)造高速緩存存儲(chǔ)器330，用以高速緩存數(shù)據(jù)和代碼。高速緩存控制器320確定在高速緩存存儲(chǔ)器330中是否發(fā)生高速緩存命中/不中。這里，當(dāng)在高速緩存存儲(chǔ)器330中發(fā)生所述高速緩存命中，高速緩存控制器320控制傳送或接收存儲(chǔ)在高速緩存存儲(chǔ)器330中的數(shù)據(jù)或代碼。相對(duì)的，當(dāng)在高速緩存存儲(chǔ)器330中發(fā)生所述高速緩存不中，高速緩存控制器320在各存儲(chǔ)器410、420和430中的適當(dāng)位置讀取數(shù)據(jù)或代碼，在高速緩存存儲(chǔ)器中存儲(chǔ)所讀取的數(shù)據(jù)或代碼，并控制主處理器300讀取所存儲(chǔ)的數(shù)據(jù)或代碼，以及寫入所存儲(chǔ)的數(shù)據(jù)或代碼。另外，對(duì)于從每個(gè)存儲(chǔ)器410到430讀出以及向每個(gè)存儲(chǔ)器410倒30寫入的高速緩存存取，高速緩存控制器320執(zhí)行總線調(diào)解功能，用于防止當(dāng)協(xié)處理器310同時(shí)存取到各存儲(chǔ)器410倒430的總線時(shí)可能發(fā)生的總線沖突。
下文中，將說明根據(jù)本發(fā)明的第一實(shí)施例的具有上述構(gòu)造的無線終端的操作。首先，主處理器300可以執(zhí)行存取操作，例如關(guān)于存儲(chǔ)器410到430中每一個(gè)的第一區(qū)域的讀操作或?qū)懖僮鳌＿@里，當(dāng)主處理器300在所述存儲(chǔ)器映射表中存取RAM 430的第一區(qū)域、第一閃存410的第一區(qū)域和第二閃存420的第一區(qū)域時(shí)，對(duì)主處理器300和協(xié)處理器310之間的系統(tǒng)總線狀態(tài)進(jìn)行觀察的高速緩存控制器檢查是否發(fā)生高速緩存命中或高速緩存不中。這里，當(dāng)發(fā)生高速緩存命中，高速緩存控制器320允許主處理器300讀取存儲(chǔ)在高速緩存存儲(chǔ)器330中的信息，或?qū)⑿畔⒋鎯?chǔ)到高速緩存存儲(chǔ)器330中。相對(duì)的，當(dāng)發(fā)生高速緩存不中，為了防止在協(xié)處理器310和高速緩存存儲(chǔ)器330之間的總線中發(fā)生沖突，高速緩存控制器320停止協(xié)處理器310的存儲(chǔ)器存取操作。在協(xié)處理器310的總線控制按照這種方式中斷的狀態(tài)下，高速緩存控制器320存取存儲(chǔ)器410到430。即，高速緩存控制器320讀取存儲(chǔ)器410到430的數(shù)據(jù)或代碼，以便將所讀取的數(shù)據(jù)或代碼存儲(chǔ)到高速緩存存儲(chǔ)器330，并且主處理器300讀取存儲(chǔ)在高速緩存存儲(chǔ)器330中的數(shù)據(jù)或代碼。這里，當(dāng)主處理器300不存取高速緩存存儲(chǔ)器330，高速緩存控制器320允許協(xié)處理器310存取高速緩存存儲(chǔ)器330。
圖3是示出根據(jù)本發(fā)明第二實(shí)施例的具有協(xié)處理器的無線終端構(gòu)造的框圖。
參見圖3，主處理器300連接到第一數(shù)據(jù)總線DB1，并控制所述無線終端的通信和通常的操作。用于執(zhí)行所述無線終端中的通信功能的協(xié)處理器和外圍設(shè)備390連接到第一數(shù)據(jù)總線DB1。這里，主處理器300可以是MSM。協(xié)處理器310連接在第一數(shù)據(jù)總線DB1和第二數(shù)據(jù)總線DB2之間，并在主處理器300的控制下專門執(zhí)行特殊的功能。這里，所說的特殊功能可以是多媒體數(shù)據(jù)處理功能，并且所述多媒體數(shù)據(jù)可以是照相機(jī)拍照的圖像數(shù)據(jù)、從電視機(jī)中接收的圖像數(shù)據(jù)、MP3音頻數(shù)據(jù)，等等。
在圖3中，第二閃存410，第二閃存420和RAM 430并行地連接到第二數(shù)據(jù)總線，分別具有與圖2中所述各存儲(chǔ)器相同的構(gòu)造和操作。
第一高速緩存存儲(chǔ)器330連接在第一數(shù)據(jù)總線DB1和第二數(shù)據(jù)總線DB2之間，并高速緩存在各存儲(chǔ)器410到430的第一區(qū)域中存儲(chǔ)的數(shù)據(jù)和代碼。第二高速緩存存儲(chǔ)器340連接在協(xié)處理器310和第二數(shù)據(jù)總線DB2之間，并高速緩存在各存儲(chǔ)器410到430的第二區(qū)域中存儲(chǔ)的數(shù)據(jù)和代碼。
高速緩存控制器320連接在第一數(shù)據(jù)總線DB1和協(xié)處理器310之間，并檢查在第一高速緩存存儲(chǔ)器330或第二高速緩存存儲(chǔ)器340中是否發(fā)生高速緩存命中/不中。另外，當(dāng)所述高速緩存命中發(fā)生，高速緩存控制器320控制已經(jīng)高速緩存在第一高速緩存存儲(chǔ)器330或第二高速緩存存儲(chǔ)器340中的數(shù)據(jù)或代碼在主處理器300和協(xié)處理器310上的傳送和接收。相對(duì)的，當(dāng)發(fā)生所述高速緩存不中，高速緩存控制器320在各存儲(chǔ)器410到430的適當(dāng)位置讀取數(shù)據(jù)或代碼，將所讀取的數(shù)據(jù)或代碼存儲(chǔ)到第一高速緩存存儲(chǔ)器330或第二高速緩存存儲(chǔ)器340中，并將該存儲(chǔ)告知主處理器300或協(xié)處理器310。另外，對(duì)于從每個(gè)存儲(chǔ)器410到430讀出以及向每個(gè)存儲(chǔ)器410到430寫入的高速緩存存取，高速緩存控制器320執(zhí)行總線調(diào)解功能，用于防止當(dāng)主處理器300和協(xié)處理器310同時(shí)存取到各存儲(chǔ)器410倒430的總線時(shí)可能發(fā)生的總線沖突。
參見圖3，當(dāng)與圖2的系統(tǒng)比較，圖3的系統(tǒng)還包括第二高速緩存存儲(chǔ)器340。這樣，圖3的系統(tǒng)具有改變的高速緩存控制器320的高速緩存控制方法。即，當(dāng)協(xié)處理器310存取各存儲(chǔ)器410到430的第一區(qū)域，第二高速緩存存儲(chǔ)器340降低了各存儲(chǔ)器410到430的存取頻率。另外，第二高速緩存存儲(chǔ)器340還用于防止當(dāng)協(xié)處理器310試圖通過高速緩存控制器320存取各存儲(chǔ)器410到430時(shí)可能發(fā)生的總線沖突。也就是，在具有圖2所示結(jié)構(gòu)的系統(tǒng)中，高速緩存控制器320控制協(xié)處理器310不去存取各存儲(chǔ)器410到430。但是，在具有圖3結(jié)構(gòu)的系統(tǒng)中，高速緩存控制器320控制第二高速緩存存儲(chǔ)器340以得到同樣的結(jié)果。
在下文中，將說明根據(jù)本發(fā)明第二實(shí)施例的具有圖3所示結(jié)構(gòu)的無線終端的操作。首先，當(dāng)主處理器300執(zhí)行關(guān)于各存儲(chǔ)器410到430的第一區(qū)域的數(shù)據(jù)和代碼的存取操作(即讀操作和寫操作)時(shí)，即當(dāng)主處理器300存取部署在存儲(chǔ)器映射表上的存儲(chǔ)器410到430中每個(gè)的第一區(qū)域時(shí)，監(jiān)視主處理器300和協(xié)處理器310之間系統(tǒng)總線狀態(tài)的高速緩存控制器320檢查在第一高速緩存存儲(chǔ)器330中是否發(fā)生高速緩存命中或高速緩存不中。這里，當(dāng)在第一高速緩存存儲(chǔ)器330中發(fā)生高速緩存命中，高速緩存控制器320允許主處理器300讀或?qū)懜咚倬彺娲鎯?chǔ)器330的數(shù)據(jù)和代碼。相對(duì)的，當(dāng)在第一高速緩存存儲(chǔ)器330中發(fā)生高速緩存不中，高速緩存控制器320采取行動(dòng)防止在協(xié)處理器310和各存儲(chǔ)器410到430之間的總線發(fā)生沖突，并控制協(xié)處理器310存取各存儲(chǔ)器410到430。
當(dāng)協(xié)處理器310存取第二高速緩存存儲(chǔ)器340時(shí)，防止所述總線沖突的行動(dòng)根據(jù)在第二高速緩存存儲(chǔ)器340中是否發(fā)生高速緩存不中而改變。當(dāng)在第二高速緩存存儲(chǔ)器340中發(fā)生高速緩存命中，由于協(xié)處理器310不存取各存儲(chǔ)器410到430，所以不發(fā)生總線沖突。這樣，高速緩存控制器320觀察協(xié)處理器310和第二高速緩存存儲(chǔ)器340之間的總線，并且，當(dāng)在第二高速緩存存儲(chǔ)器340中發(fā)生高速緩存命中時(shí)，允許協(xié)處理器310存取第二高速緩存存儲(chǔ)器340。相對(duì)的，當(dāng)在第二高速緩存存儲(chǔ)器340中發(fā)生高速緩存不中，為防止總線沖突，高速緩存控制器320控制協(xié)處理器310和第二高速緩存存儲(chǔ)器340不去存取各存儲(chǔ)器410到430，并控制主處理器300或第一高速緩存存儲(chǔ)器330存取各存儲(chǔ)器410到430。這里，當(dāng)主處理器300或第一高速緩存存儲(chǔ)器330結(jié)束或停止關(guān)于各存儲(chǔ)器410到430的存取，高速緩存控制器允許協(xié)處理器310和第二高速緩存存儲(chǔ)器340存取各存儲(chǔ)器410到430。
如上所述，在根據(jù)本發(fā)明的具有協(xié)處理器的無線終端中，主處理器和協(xié)處理器的每個(gè)都不包含RAM、非或型閃存和非與型閃存存儲(chǔ)器，并共享RAM、非或型閃存和非與型閃存存儲(chǔ)器，這樣，可以獲得小型化、低功耗和低成本的終端。
盡管參考特定的實(shí)施例示出并說明了本發(fā)明，本領(lǐng)域的普通技術(shù)人員應(yīng)該理解，在不脫離本發(fā)明的權(quán)利要求書所定義的精神和范圍內(nèi)，可以做各種形式和細(xì)節(jié)上的改變。
權(quán)利要求
1.一種包括主處理器和協(xié)處理器的終端裝置，所述主處理器連接到第一數(shù)據(jù)總線用以控制無線終端的通信功能，并且所述協(xié)處理器連接在所述第一數(shù)據(jù)總線和第二數(shù)據(jù)總線之間用以在所述主處理器的控制下執(zhí)行無線終端的多媒體功能，所述終端裝置包含第一閃存，連接到所述第二數(shù)據(jù)總線，并具有用于存儲(chǔ)所述主處理器的操作程序的第一區(qū)域和用于存儲(chǔ)所述協(xié)處理器的操作程序的第二區(qū)域；第二閃存，連接到所述第二數(shù)據(jù)總線，并具有用于存儲(chǔ)所述主處理器的要求非易失性的數(shù)據(jù)的第一區(qū)域，以及用于存儲(chǔ)所述協(xié)處理器的要求非易失性的數(shù)據(jù)的第二區(qū)域；隨機(jī)存取存儲(chǔ)器，連接到所述第二數(shù)據(jù)總線，并具有第一區(qū)域和第二區(qū)域，所述第一區(qū)域臨時(shí)存儲(chǔ)所述主處理器的操作期間出現(xiàn)的數(shù)據(jù)并可使在隨機(jī)存取存儲(chǔ)器區(qū)域中執(zhí)行的代碼部分加載到所述第一區(qū)域中，以及，所述第二區(qū)域臨時(shí)存儲(chǔ)所述協(xié)處理器的操作期間出現(xiàn)的數(shù)據(jù)并可使在所述隨機(jī)存取存儲(chǔ)器區(qū)域中執(zhí)行的代碼部分加載到所述第二區(qū)域中；高速緩存存儲(chǔ)器，連接在所述第一數(shù)據(jù)總線和所述第二數(shù)據(jù)總線之間，用于高速緩存所述隨機(jī)存取存儲(chǔ)器和所述閃存的所述各第一區(qū)域的所述數(shù)據(jù)和代碼；以及高速緩存控制器，連接到所述第一數(shù)據(jù)總線，用于確定在所述高速緩存中是否發(fā)生高速緩存命中或不中，當(dāng)在所述高速緩存存儲(chǔ)器中發(fā)生所述高速緩存命中，控制所述主處理器存取所高速緩存的數(shù)據(jù)或代碼，并且，當(dāng)在所述高速緩存存儲(chǔ)器中發(fā)生所述高速緩存不中，存取所述各存儲(chǔ)器以便將所述數(shù)據(jù)或代碼存儲(chǔ)到所述高速緩存存儲(chǔ)器中并同時(shí)控制所述主處理器去存取。
2.如權(quán)利要求1所述的終端裝置，其中，當(dāng)在所述高速緩存存儲(chǔ)器中發(fā)生所述高速緩存不中，所述高速緩存控制器阻止所述協(xié)處理器存取所述各存儲(chǔ)器，由此調(diào)解總線。
3.如權(quán)利要求2所述的終端裝置，其中，當(dāng)所述主處理器沒有存取所述各存儲(chǔ)器，所述高速緩存控制器控制所述協(xié)處理器去存取所述各存儲(chǔ)器。
4.一種包括主處理器和協(xié)處理器的終端裝置，所述主處理器連接到第一數(shù)據(jù)總線用以控制無線終端的通信功能，并且所述協(xié)處理器連接在所述第一數(shù)據(jù)總線和第二數(shù)據(jù)總線之間用以在在所述主處理器的控制下執(zhí)行無線終端的多媒體功能，所述終端裝置包含第一閃存，連接到所述第二數(shù)據(jù)總線，并具有用于存儲(chǔ)所述主處理器的操作程序的第一區(qū)域和用于存儲(chǔ)所述協(xié)處理器的操作程序的第二區(qū)域；第二閃存，連接到所述第二數(shù)據(jù)總線，并具有用于存儲(chǔ)所述主處理器的要求非易失性的數(shù)據(jù)的第一區(qū)域，以及用于存儲(chǔ)所述協(xié)處理器的要求非易失性的數(shù)據(jù)的第二區(qū)域；隨機(jī)存取存儲(chǔ)器，連接到所述第二數(shù)據(jù)總線，并具有第一區(qū)域和第二區(qū)域，所述第一區(qū)域臨時(shí)存儲(chǔ)所述主處理器的操作期間出現(xiàn)的數(shù)據(jù)并可使在隨機(jī)存取存儲(chǔ)器區(qū)域中執(zhí)行的代碼部分加載到所述第一區(qū)域中，以及，所述第二區(qū)域臨時(shí)存儲(chǔ)所述協(xié)處理器的操作期間出現(xiàn)的數(shù)據(jù)并可使在所述隨機(jī)存取存儲(chǔ)器區(qū)域中執(zhí)行的代碼部分加載到所述第二區(qū)域中；第一高速緩存存儲(chǔ)器，連接在所述第一數(shù)據(jù)總線和所述第二數(shù)據(jù)總線之間，用于高速緩存所述閃存和所述存隨機(jī)存取存儲(chǔ)器的所述各第一區(qū)域的所述數(shù)據(jù)和代碼；第二高速緩存存儲(chǔ)器，連接到所述第二數(shù)據(jù)總線，用于高速緩存所述閃存和所述存隨機(jī)存取存儲(chǔ)器的所述各第二區(qū)域的所述數(shù)據(jù)和代碼；以及高速緩存控制器，連接到所述第一數(shù)據(jù)總線，用于確定在所述第一高速緩存或所述第二高速緩存中是否發(fā)生高速緩存命中或不中，當(dāng)在所述第一高速緩存存儲(chǔ)器中發(fā)生所述高速緩存命中，控制所述主處理器存取所高速緩存的數(shù)據(jù)或代碼，當(dāng)在所述第一高速緩存存儲(chǔ)器中發(fā)生所述高速緩存不中并在所述第二高速緩存中發(fā)生所述高速緩存命中，控制所述協(xié)處理器存取所高速緩存的數(shù)據(jù)或代碼，當(dāng)發(fā)生所述高速緩存不中，存取所述各存儲(chǔ)器以控制將所述數(shù)據(jù)和代碼存儲(chǔ)到所述高速緩存存儲(chǔ)器中，并且，當(dāng)在所述第一和所述第二高速緩存存儲(chǔ)器中發(fā)生所述高速緩存不中，存取所述各存儲(chǔ)器以便控制將所述數(shù)據(jù)或代碼存儲(chǔ)到所述第一或所述第二高速緩存存儲(chǔ)器中。
5.如權(quán)利要求4所述的終端裝置，其中，當(dāng)在所述第一和所述第二高速緩存存儲(chǔ)器中發(fā)生所述高速緩存不中，所述高速緩存控制器在所述第一高速緩存存儲(chǔ)器中存儲(chǔ)所述各存儲(chǔ)器的所述各第一區(qū)域的所述數(shù)據(jù)或代碼，同時(shí)阻止所述協(xié)處理器存取所述各存儲(chǔ)器以防止總線沖突，并且，當(dāng)沒有數(shù)據(jù)或代碼要存儲(chǔ)到所述第一高速緩存存儲(chǔ)器中，所述高速緩存控制器在所述第二高速緩存存儲(chǔ)器中存儲(chǔ)所述各存儲(chǔ)器的所述各第二區(qū)域的所述數(shù)據(jù)或代碼。
6.一種存儲(chǔ)器控制方法，用于通過主處理器和協(xié)處理器控制對(duì)連接包含終端裝置的第一閃存、第二閃存、高速緩存存儲(chǔ)器和隨機(jī)存取存儲(chǔ)器(RAM)的各存儲(chǔ)器的各數(shù)據(jù)總線的存取，包括步驟確定在所述高速緩存存儲(chǔ)器中是否發(fā)生高速緩存命中或高速緩存不中；當(dāng)在所述高速緩存存儲(chǔ)器中發(fā)生所述高速緩存命中，控制所述主處理器存取所高速緩存的數(shù)據(jù)或代碼；當(dāng)在所述高速緩存存儲(chǔ)器中發(fā)生所述高速緩存不中，存取所述各存儲(chǔ)器以便在所述高速緩存存儲(chǔ)器中存儲(chǔ)所述數(shù)據(jù)或代碼，并同時(shí)控制所述主處理器去存取；以及在所述高速緩存存儲(chǔ)器中發(fā)生所述高速緩存不中的狀態(tài)下，當(dāng)所述主處理器不存取所述各存儲(chǔ)器，控制所述協(xié)處理器去存取所述各存儲(chǔ)器。
7.如權(quán)利要求6所述的方法，還包括將所述主處理器連接到第一數(shù)據(jù)總線，以控制所述無線終端的通信功能；以及在所述第一數(shù)據(jù)總線和第二數(shù)據(jù)總線之間連接所述協(xié)處理器，用于在所述主處理器的控制下執(zhí)行所述無線終端的多媒體功能。
8.如權(quán)利要求7所述的方法，還包括將第一閃存連接到所述第二數(shù)據(jù)總線；以及在所述第一閃存中提供用于存儲(chǔ)主處理器的操作程序的第一區(qū)域，以及在所述第一閃存中提供用于存儲(chǔ)協(xié)處理器的操作程序的第二區(qū)域。
9.如權(quán)利要求7所述的方法，還包括將第二閃存連接到所述第二數(shù)據(jù)總線；以及在所述第二閃存中提供用于存儲(chǔ)主處理器的要求非易失性的數(shù)據(jù)的第一區(qū)域，以及在所述第二閃存中提供用于存儲(chǔ)協(xié)處理器的要求非易失性的數(shù)據(jù)的第二區(qū)域。
10.如權(quán)利要求6所述的方法，還包括將所述RAM連接到所述第一數(shù)據(jù)總線，以及形成所述RAM的第一區(qū)域和第二區(qū)域。
11.如權(quán)利要求10所述的方法，其中，所述RAM的所述第一區(qū)域臨時(shí)存儲(chǔ)所述主處理器的操作期間產(chǎn)生的數(shù)據(jù)，并可使在所述RAM區(qū)域中執(zhí)行的代碼部分加載到所述RAM的所述第一區(qū)域中。
12.如權(quán)利要求10所述的方法，其中，所述RAM的所述第二區(qū)域臨時(shí)存儲(chǔ)所述協(xié)處理器的操作期間產(chǎn)生的數(shù)據(jù)，并可使在所述RAM區(qū)域中執(zhí)行的代碼部分加載到所述RAM的所述第二區(qū)域中。
13.如權(quán)利要求10所述的方法，其中，所述高速緩存存儲(chǔ)器連接在第一數(shù)據(jù)總線和第二數(shù)據(jù)總線之間，以高速緩存所述RAM和所述閃存存儲(chǔ)器的所述各第一區(qū)域的所述數(shù)據(jù)和代碼。
全文摘要
一種通過處理器和協(xié)處理器對(duì)連接各存儲(chǔ)器的總線的存取進(jìn)行控制的終端裝置和方法。該裝置和方法包含第一閃存，連接到第二數(shù)據(jù)總線并具有存儲(chǔ)主處理器操作程序的第一區(qū)域和存儲(chǔ)協(xié)處理器操作程序的第二區(qū)域；第二閃存，連接到第二數(shù)據(jù)總線并具有存儲(chǔ)主處理器的要求非易失性的數(shù)據(jù)的第一區(qū)域和存儲(chǔ)協(xié)處理器的要求非易失性的數(shù)據(jù)的第二區(qū)域；隨機(jī)存取存儲(chǔ)器，連接到第二數(shù)據(jù)總線并具有第一區(qū)域和第二區(qū)域；高速緩存存儲(chǔ)器，連接在第一數(shù)據(jù)總線和第二數(shù)據(jù)總線之間，用于高速緩存隨機(jī)存取存儲(chǔ)器和各閃存的數(shù)據(jù)和代碼；以及高速緩存控制器，連接到第一數(shù)據(jù)總線，用于確定在高速緩存存儲(chǔ)器中是否發(fā)生高速緩存命中或高速緩存不中。
文檔編號(hào)G06F12/00GK1607509SQ20041005774
公開日2005年4月20日 申請(qǐng)日期2004年8月16日 優(yōu)先權(quán)日2003年8月16日
發(fā)明者林采煥 申請(qǐng)人:三星電子株式會(huì)社