專利名稱：仿真器設(shè)備及相關(guān)技術(shù)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于大規(guī)模集成電路(LSI)的仿真技術(shù)，更具體地，涉及在芯片級系統(tǒng)結(jié)構(gòu)的上游設(shè)計階段中，用于有效地檢驗硬件、軟件和系統(tǒng)的技術(shù)的改進。
背景技術(shù)：
近年來，有越來越多的對單片結(jié)構(gòu)、小型化、重量減輕、節(jié)能且成本減少的集成電路的需求。這種趨勢在數(shù)字IT家用電器領(lǐng)域尤其明顯。響應這種需求，半導體芯片制造業(yè)將其注意力轉(zhuǎn)移到了系統(tǒng)LSI。
如果將系統(tǒng)分為硬件和軟件以便相繼地開發(fā)硬件和軟件，則開發(fā)需要更長時間。因此，越來越多地采用了同時共同開發(fā)硬件和軟件的所謂“共同設(shè)計(co-design)”。在共同設(shè)計的情況下，分別使用了不同的專用仿真器用于檢驗硬件和軟件。除此之外，用于檢驗整個系統(tǒng)的仿真器也是必需的。在各個仿真器中假定了以不同抽象級別描述的功能模型，這些功能模型是分別用于處理器、總線和硬件的功能模型。
問題在于隨著系統(tǒng)LSI越復雜且規(guī)模越大，則需要越多的準備這些功能模型。結(jié)果，由于增加的處理步驟抵消甚至會超過所述的好處，這可能會毀掉共同設(shè)計的所有好處。

發(fā)明內(nèi)容
因此，本發(fā)明的主要目的是提供一種能夠使用于多種用途仿真器的功能模型標準化的仿真技術(shù)。從本發(fā)明的以下描述中，本發(fā)明的其它目的、方面和優(yōu)點變得顯而易見。
根據(jù)本發(fā)明的仿真器設(shè)備包括包括用于構(gòu)成仿真系統(tǒng)的CPU的功能模型的仿真器模型；
包括用于與鏈接到CPU的總線相連的硬件的功能模型的仿真器模型；多種類型接口包括在仿真器模型中，使用于不同用途的多種類型的仿真器能夠訪問所述功能模塊；以及仿真器控制裝置，用于選擇多種類型接口的任一個，并經(jīng)過所選擇的接口訪問各自的功能模型。
根據(jù)上述結(jié)構(gòu)，所述多種接口包括在檢驗硬件的仿真器中可用的接口、在檢驗軟件的仿真器中可用的接口、在檢驗系統(tǒng)的仿真器中可用的接口等。
上述結(jié)構(gòu)包括用于CPU的功能模型，以及用于硬件，例如具有插入其間的不同用途接口的外圍電路等的功能模型。因此，前述結(jié)構(gòu)能夠使用于諸如硬件檢驗、軟件檢驗及系統(tǒng)檢驗等不同用途的功能模型標準化。
更具體地，在大規(guī)模系統(tǒng)LSI的諸如檢驗硬件的仿真器、檢驗軟件的仿真器、檢驗系統(tǒng)的仿真器等不同用途仿真器中，可以使用共同的功能模型。不同的仿真器共享共同的功能模型，從而集成仿真控制能夠以適當?shù)木葋韺崿F(xiàn)仿真。結(jié)果，不需要單獨為不同用途提供功能模型。
用于各個功能模型的接口還包括可用在調(diào)試中的接口。利用所述可用在調(diào)試中的接口，能夠有效地實現(xiàn)仿真，其中一個示例是當開始及結(jié)束數(shù)據(jù)傳送時使用作為模塊特征的斷續(xù)(處理不連續(xù))接口。在這種情況下，可以共同使用用于不同用途的功能模塊，由此提高了調(diào)試的性能。
用于各個功能模型的接口還包括能夠仿真系統(tǒng)時鐘周期的接口。當各個功能模型以時鐘級的定時驅(qū)動且適用于檢驗硬件的仿真器時，該接口有效。
此外，在前述結(jié)構(gòu)的仿真器設(shè)備中，用于各個功能模塊的接口還包括能夠仿真系統(tǒng)仿真時間的接口，當各個功能模型使用不同時鐘周期時，該接口有效。這實現(xiàn)了其中能夠提供采用了不同時鐘源的功能模型的仿真環(huán)境。
在仿真器設(shè)備的前述結(jié)構(gòu)中，用于各個功能模型的接口還包括可用在性能分析中的擴展接口。因此，根據(jù)性能分析的結(jié)果，通過調(diào)整系統(tǒng)性能，能夠設(shè)計最優(yōu)的系統(tǒng)。當結(jié)合附圖進行考慮時，從本發(fā)明的以下詳細描述中，前述及其它方面將變得顯而易見。


圖1是示出了根據(jù)本發(fā)明優(yōu)選實施例的仿真器設(shè)備結(jié)構(gòu)的框圖。
圖2是示出了系統(tǒng)LSI的示意圖。
圖3是示出了用于檢驗硬件的仿真器的示意圖。
圖4是示出了用于檢驗軟件的仿真器的示意圖。
圖5是示出了用于檢驗系統(tǒng)的仿真器的示意圖。
圖6是示出了在用于檢驗硬件的仿真器中所需精度的示意圖；圖7是示出了在用于檢驗軟件的仿真器中所需精度的示意圖。
圖8是示出了在用于檢驗系統(tǒng)的仿真器中所需精度的示意圖。
圖9是示出了在用于檢驗軟件仿真器的接口的示意圖。
圖10是示出了用于檢驗軟件的傳統(tǒng)仿真器處理步驟的流程圖。
圖11是示出了用于檢驗系統(tǒng)的傳統(tǒng)仿真器處理步驟的流程圖。
圖12是說明了指令級和周期級之間差別的曲線圖。
圖13是示出了指令級處理步驟的流程圖。
圖14是示出了在指令級的指令1的處理步驟的流程圖。
圖15是示出了在指令級的指令2的處理步驟的流程圖。
圖16是示出了在指令級的指令3的處理步驟的流程圖。
圖17是示出了周期級處理步驟的流程圖。
圖18是示出了用于檢驗硬件的仿真器處理步驟的流程圖。
圖19是示出了根據(jù)本發(fā)明另一個優(yōu)選實施例的仿真器設(shè)備結(jié)構(gòu)的框圖。
在所有的圖中，相同組件用相同的數(shù)字表示。
具體實施例方式
下面，將參考附圖對本發(fā)明的優(yōu)選實施例進行說明。
在圖1所示的仿真器設(shè)備1中，包括模塊31、32和33的系統(tǒng)是仿真對象。仿真器設(shè)備1包含有模塊31的包括功能模型8的仿真器模型9、模塊32的包括功能模型15的仿真器模型16以及模塊33的包括功能模型22的仿真器模型23。例如，模塊31是CPU，且模塊32和33是外圍硬件。
仿真器模型9包括用于檢驗軟件的仿真器的接口3、用于檢驗硬件的仿真器的接口4、用于檢驗系統(tǒng)的仿真器的接口5、用于調(diào)試的接口6以及用于擴展的接口7。
同樣地，仿真器模型16包括用于檢驗軟件的仿真器的接口10、用于檢驗硬件的仿真器的接口11、用于檢驗系統(tǒng)的仿真器的接口12、用于調(diào)試的接口13以及用于擴展的接口14。
同樣地，仿真器模型23包括用于檢驗軟件的仿真器的接口17、用于檢驗硬件的仿真器的接口18、用于檢驗系統(tǒng)的仿真器的接口19、用于調(diào)試的接口20以及用于擴展的接口21。
當仿真器設(shè)備1用于檢驗硬件時，仿真器控制裝置2檢驗硬件。仿真器控制裝置2利用用于硬件檢驗仿真器的仿真器模型9、16和23各自的接口4、11和18，控制用于檢驗硬件的仿真。
當仿真器設(shè)備1用于檢驗軟件時，仿真器控制裝置2檢驗軟件。仿真器控制裝置2利用用于軟件檢驗仿真器的仿真器模型9、16和23各自的接口3、10和17，控制用于檢驗軟件的仿真。
當仿真器設(shè)備1用于檢驗系統(tǒng)時，仿真器控制裝置2檢驗系統(tǒng)。仿真器控制裝置2利用用于硬件檢驗仿真器的仿真器模型9、16和23各自的接口5、12和19，控制用于檢驗系統(tǒng)的仿真。
當進行各個檢驗時，需要知道諸如模塊的寄存器值之類的設(shè)備的內(nèi)部狀態(tài)。在這種情況下，利用用于調(diào)試的接口6、13和20，能夠獲取內(nèi)部狀態(tài)以便用于調(diào)試。將包括除了寄存器之外的信號值的調(diào)試所需的任何信息利用這些接口安裝在設(shè)備中。
此外，需要根據(jù)系統(tǒng)檢驗仿真器中的系統(tǒng)行為，例如包括多個總線主控器的多總線主控系統(tǒng)中的總線負荷、在主控器是CPU的情況下的CPU使用率、存儲器傳送率以及所需要的數(shù)據(jù)、使用率等，來進行性能分析。當要求總線時，在允許總線使用時、在放棄總線使用時等情況下，利用用于擴展接口，各個模型將計算總線使用率所需的數(shù)據(jù)傳送到仿真器控制裝置等的分析系統(tǒng)中。
可以按照使數(shù)據(jù)保留在接口中以用于分析的方式，簡單地構(gòu)造分析系統(tǒng)。
在功能模型8、15和22中，對諸如記憶寄存器的內(nèi)容之類的模塊31、32和33的功能性進行建模。利用各個接口可以驅(qū)動這些功能性。利用這些功能模型，在所述設(shè)備中全部安裝了對寄存器訪問和用于調(diào)試的訪問。仿真器設(shè)備的前述安裝結(jié)構(gòu)消除了單獨地為不同應用提供功能模型的需要。
如圖2所示，作為仿真對象的系統(tǒng)LSI 30由模塊31、32、33、34、35、36和37以及總線組成。
●硬件檢驗仿真器首先說明用于檢驗硬件的仿真器。
圖3示出了用于檢驗系統(tǒng)LSI 30的硬件的仿真器60的典型示例。仿真器60包括用于分別對應于模塊31-37的用于檢驗的功能模型61-67，這些模塊31-37是系統(tǒng)LSI 30的組件；以及總線模型68和69。
這里，要檢驗的硬件是模塊31且模塊31的功能模型是功能模型61。硬件的功能模型包括被稱作HDL(硬件描述語言)的描述語言或在高級別綜合中設(shè)計的模型。在這種情況下，需要根據(jù)時鐘周期或RTL(寄存器傳送級)訪問影響了要檢驗的硬件模塊的各個功能模型。
圖6示出了在時鐘級所需的精度。需要確保在時刻t、t+1、t+2、t+3及t+4，各個信號的值與引腳級的實際硬件描述模型中的相等。
●軟件檢驗仿真器接下來說明用于檢驗軟件的仿真器。
圖4示出了用于檢驗系統(tǒng)LSI 30的軟件的仿真器90的典型示例。這里，要檢驗的軟件在模塊31中運行，并且模塊31的功能模型是模型91。將由要檢驗的軟件訪問的所有組件作為虛擬模型安裝于仿真器90中，通常，其由模塊31的指令集仿真器和包括模塊32-37的虛擬模型92構(gòu)成。指令集仿真器確保了在被稱作ISS的指令級精度。在虛擬模型92中，安裝了操作要檢驗軟件所需的功能性，例如諸如存儲器映象等。
要檢驗的軟件可能會要求高精度的被稱作中間件或設(shè)備驅(qū)動器的硬件模型。在這種情況下，虛擬模型可能需要接近于圖3的硬件檢驗仿真器的精度水平的精度。在出于此目的制造的仿真器中，經(jīng)常會執(zhí)行只在訪問模型91外部的情況下才使用諸如模型91控制仿真器和虛擬模型92的建模。在某些情況下，如圖4B所示，仿真器可以是包括多個處理器的多處理器。
圖7示出了檢驗軟件所需的精度。模型91是其中運行了軟件檢驗軟件的模塊31的功能模型。這里，各個指令影響模型91之外的虛擬模型92是必須的。該虛擬模型包括寄存器和存儲器。
●系統(tǒng)檢驗仿真器接下來說明用于檢驗系統(tǒng)的仿真器。
圖5示出了用于檢驗系統(tǒng)LSI 30的系統(tǒng)的仿真器120的典型示例。將在要檢驗的系統(tǒng)中運行的軟件所訪問的所有組件安裝于仿真器120。仿真器120由模塊31-37的功能模型121-127以及總線模型128和129構(gòu)成。在各個功能模型中，安裝了運行要檢驗的系統(tǒng)所需的功能性。
圖8是檢驗系統(tǒng)所需的精度示例，該圖示出了處于圖6和圖7所示精度之間的中間級別的精度。包括在各個周期C、C+1、C+2、C+3以及C+4處的模型保證精度。更為高度抽象的事務(wù)中的仿真器保證精度也包括于此范圍中。
●軟件檢驗接口接下來說明用于檢驗軟件仿真器的接口3。
可以準備如圖9所示的、用于軟件檢驗仿真器的接口3，以便將該軟件檢驗仿真器用作系統(tǒng)檢驗仿真器。
在傳統(tǒng)用于檢驗軟件的仿真器的情況下，只對其中運行了要檢驗的軟件的處理器進行建模，而訪問總線和存儲器是抽象的。這種結(jié)構(gòu)的一個示例是圖10的流程圖所示的處理。實現(xiàn)初始化步驟100，隨后在步驟101中實現(xiàn)與模塊31有關(guān)的仿真處理。這些處理步驟包括實現(xiàn)與總線和存儲器有關(guān)的處理。如圖4B所示，多處理器結(jié)構(gòu)不能執(zhí)行上述處理。
因此，定義了仿真器控制裝置2的功能啟動調(diào)用(function enablingcalling)。在實現(xiàn)該功能時應用了外部影響的情況下，可以經(jīng)過接口3進行對外部的訪問。因此，可以將軟件檢驗仿真器用作系統(tǒng)檢驗仿真器。
圖11的流程圖示出了前述的處理。執(zhí)行初始化步驟105，并且在步驟106，檢查是否完成了仿真。當檢查到仿真完成時，終止仿真。當仿真還沒有完成時，在步驟107，對模塊31的功能模型8內(nèi)的值進行更新。此時，未實現(xiàn)對總線和存儲器進行影響的處理。通過經(jīng)過所涉及模塊的接口進行訪問，在下一個步驟108，對功能模型8的外部實現(xiàn)通信處理。將前述處理步驟安裝于仿真器控制裝置2中。
如上所述，安裝了用于軟件檢驗仿真器的接口3，從而可以將該軟件檢驗仿真器用作系統(tǒng)檢驗仿真器。
●系統(tǒng)檢驗接口接下來說明用于檢驗系統(tǒng)仿真器的接口。
在指令級安裝前面所述的用于軟件檢驗仿真器的接口3。與之相反，在周期級安裝接口5。
圖12示出了指令級和周期級之間的差別。這里，模型31由三個管線狀態(tài)構(gòu)成。
在指令級，順序地執(zhí)行各個指令。
在周期級，各個指令沿著管線階段向下進行。
在周期C，在階段1中處理指令1。在周期C+1，在階段2中處理指令1，而在階段1中處理指令2。
圖13是示出了指令級處理步驟的流程圖。按照以下順序進行指令級的處理，所述順序為指令1的處理步驟109、指令2的處理步驟110以及指令3的處理步驟111。
在功能模型8中，如圖14所示，展開了圖13所示的指令1的處理步驟109。如圖15所示，展開了圖13所示的指令2的處理步驟110。如圖16所示，展開了如圖13所示的指令3的處理步驟111。
更具體地，在指令1的處理步驟110的情況下，如圖14所示，仿真器控制裝置2按照以下順序進行控制，所述順序為階段1的處理步驟1090、階段2的處理步驟1091以及階段3的處理步驟1092。
同樣地，在指令2的處理步驟110的情況下，如圖15所示，仿真器控制裝置2按照以下順序進行控制，所述順序為階段1的處理步驟1100、階段2的處理步驟1101以及階段3的處理步驟1102。
此外，在指令3的處理步驟111的情況下，如圖16所示，仿真器控制裝置2按照以下順序進行控制，所述順序為階段1的處理步驟1110、階段2的處理步驟1111以及階段3的處理步驟1112。
同時，在系統(tǒng)檢驗接口情況下的周期級處，按照圖17的流程圖，控制與圖12的周期C、C+1、C+2、C+3及C+4處的處理相對應的前述處理。
在圖17中，C0表示在周期C處的處理(指令1，階段1)。C1表示在周期C+1處的處理(指令2，階段1)和(指令1，階段2)。C2表示在周期C+2處的處理(指令3，階段1)和(指令2，階段2)以及(指令1，階段3)。C3表示在周期C+3處的處理(指令3，階段2)和(指令2，階段3)。C4表示在周期C+4處的處理(指令3，階段3)。
例如，在步驟C2中，分別實現(xiàn)了階段1的指令3的處理步驟1110、階段2的指令2的處理步驟1101以及階段3的指令1的處理步驟1092。按照何種順序執(zhí)行處理步驟1110、1101和1092取決于這些階段之間的依賴關(guān)系。當不是順序地而是同時執(zhí)行這些處理步驟時，仍然可以達到本發(fā)明的效果。因此，同時實現(xiàn)包含于本發(fā)明的范圍之內(nèi)。如上所述，通過使仿真器控制裝置2利用系統(tǒng)檢驗接口5來進行控制，能夠獲得本發(fā)明的效果。
●硬件檢驗接口接下來說明用于檢驗硬件的仿真器的接口4。在檢驗硬件時，需要具有圖6所示精度級的接口。接口4至少執(zhí)行時鐘的上升和下降以及信號值在適當定時處改變之類的事件的接收和傳送。因此，能夠?qū)崿F(xiàn)達到了圖8所示精度的、其中使用了仿真器控制裝置2的仿真器設(shè)備。
下面對安裝如圖8所示精度以及硬件檢驗仿真器中所需的精度的方法進行描述。
圖17所示的處理步驟包括圖11所示的“更新”和“通信”。仿真器控制裝置2在每一個時鐘周期調(diào)用各個功能模型。根據(jù)更新功能更新這些功能模型的內(nèi)部狀態(tài)，并利用通信執(zhí)行與外部的通信。
這里，硬件檢驗仿真器需要信號驅(qū)動側(cè)驅(qū)動信號的定時。在系統(tǒng)檢驗仿真器中，不是在針對信號的驅(qū)動側(cè)，而是在針對事務(wù)(以下稱為主控制)的驅(qū)動側(cè)的定時處安裝了通信。
然后，如圖18的流程圖所示，作為用于功能模型8的接口，將根據(jù)事務(wù)的主控器的通信分為通信主控器處理步驟1081和通信從控器處理步驟1082。前者安裝了用于驅(qū)動信號的接口，而后者安裝了與所述驅(qū)動信號關(guān)聯(lián)的接口。
每到圖12的每一個周期C、C+1、C+2、C+3以及C+4，調(diào)用圖11所示的步驟107和108。由仿真器控制裝置2調(diào)用圖18所示的步驟1081、107和1082。
在步驟108的通信中，可以連續(xù)地調(diào)用步驟1081的通信主控器和步驟1082的通信從控器，另外，功能模型8可以提供與步驟1081和1082等價的功能性。
如上所述，通過使用根據(jù)本發(fā)明的方法，在軟件、系統(tǒng)和硬件的檢驗中使模型標準化。根據(jù)本實施例，作為用于檢驗軟件、系統(tǒng)和硬件的抽象，說明了一個易于理解的示例，但是本發(fā)明包括不同級別的用于各個檢驗的抽象。
●調(diào)試接口接下來說明用于調(diào)試的接口。
作為用于調(diào)試的接口示例，具體示出了作為覆蓋對象的DMA模塊的情況。DMA是一種安裝了存儲器數(shù)據(jù)傳送的功能性的模塊。更具體地，DMA包括當執(zhí)行諸如數(shù)據(jù)傳送的開始和結(jié)束之類的處理時，實現(xiàn)了作為模塊特征的斷續(xù)(處理不連續(xù))的接口。這提高了調(diào)試的性能。
在用于各個用途的功能模型中，可以共同使用該接口。此外，可以在調(diào)試中偶爾參考由包括存儲器映射IO寄存器的模塊處理的存儲器的值。用于參考及改變存儲器值等的接口包含于用于調(diào)試的接口中，在各個檢驗中，當只重寫存儲器值時，總線的行為有時是不必要的。在這種情況下，通過使用接口，能夠進行更高速度的仿真。
下面的開發(fā)方案是可選的。為了進一步加快軟件開發(fā)中的處理，可以不將存儲特征安裝于用于保持存儲器的模塊中，而是安裝于負責監(jiān)視整個存儲器的模塊中。在這種情況下，按照使軟件操作模塊和存儲器模塊只能夠由仿真器控制裝置來控制而其它模塊是分離的方式構(gòu)造該結(jié)構(gòu)。按照這種方式下，甚至在更高速度下可以執(zhí)行仿真，這也包含于本發(fā)明的范圍之內(nèi)。
在到目前為止的描述中，安裝了一個控制裝置2。但是，在實際使用中可以安裝多個控制裝置。圖19示出了一個示例，其中，控制裝置2由三個仿真器控制裝置S20、S21和S22構(gòu)成。
仿真器控制裝置S20控制仿真器控制裝置S21和S22。仿真器控制裝置S21控制仿真器模型9和16。仿真器控制裝置S22控制仿真器模型23。
這里描述了在仿真器模型9和16中使用的時鐘周期與在仿真器模型23中使用的時鐘周期彼此不同的情況。在這種情況下，仿真器控制裝置S21和S22需要根據(jù)仿真時間，而不是各個時鐘周期的數(shù)目來進行控制。前述功能性的安裝實現(xiàn)了其中能夠提供使用了不同時鐘源的模型的仿真環(huán)境。
●擴展接口最后，下面描述作為擴展接口示例的性能分析。
在系統(tǒng)檢驗中，利用多種信息，例如哪一個總線主控器到什么程度使用和占用了總線、何時以及對哪一個存儲器地址進行訪問、在使用總線之前需要多長時間等，來進行性能分析。使用了用于擴展的接口以便獲得這些信息。根據(jù)這些信息進行性能分析，并根據(jù)性能分析的結(jié)果來重新調(diào)整系統(tǒng)性能，從而設(shè)計最優(yōu)系統(tǒng)。
如上所述，根據(jù)本發(fā)明，在大規(guī)模系統(tǒng)LSI中，對于諸如硬件檢驗仿真器、軟件檢驗仿真器以及系統(tǒng)檢驗仿真器之類的多種用途，能夠使用共同的模型。
因此，對于不同仿真器，可以使模型標準化，以便利用集成的仿真控制，以適當?shù)木葘崿F(xiàn)仿真。在大規(guī)模系統(tǒng)LSI中，這導致了創(chuàng)建用于共同設(shè)計硬件和軟件的環(huán)境的步驟減少。因此，最終縮短了用于設(shè)計系統(tǒng)LSI所需的時間周期，提供了更高性能和更低成本的系統(tǒng)LSI。
從前述描述可以看出，本發(fā)明所提供的內(nèi)容是顯而易見的。
權(quán)利要求
1.一種仿真器設(shè)備，包括包括構(gòu)成要仿真的系統(tǒng)的CPU的功能模型的仿真器模型；包括用于與鏈接到CPU的總線相連的硬件的功能模型的仿真器模型；多種類型接口包含于仿真器模型中，使用于不同用途的多種類型的仿真器能夠訪問所述功能模塊；以及仿真器控制裝置，用于選擇多種類型接口的任一個并經(jīng)過所選擇的接口訪問各自的功能模型。
2.根據(jù)權(quán)利要求1所述的仿真器設(shè)備，其特征在于針對各個功能模型的接口包括可用在用于檢驗軟件的仿真器中的接口。
3.根據(jù)權(quán)利要求1所述的仿真器設(shè)備，其特征在于針對各個功能模型的接口包括可用在用于檢驗硬件的仿真器中的接口。
4.根據(jù)權(quán)利要求1所述的仿真器設(shè)備，其特征在于針對各個功能模型的接口包括可用在用于檢驗系統(tǒng)的仿真器中的接口。
5.根據(jù)權(quán)利要求1所述的仿真器設(shè)備，其特征在于針對各個功能模型的接口包括可用在調(diào)試中的接口。
6.根據(jù)權(quán)利要求1所述的仿真器設(shè)備，其特征在于包括能夠仿真作為處理級精度的系統(tǒng)時鐘周期的接口。
7.根據(jù)權(quán)利要求1所述的仿真器設(shè)備，其特征在于包括能夠仿真作為處理級精度的系統(tǒng)仿真時間的接口。
8.根據(jù)權(quán)利要求1所述的仿真器設(shè)備，其特征在于針對各個功能模型的接口包括可用在性能分析中的擴展接口。
全文摘要
一種仿真器設(shè)備，包括構(gòu)成要仿真的系統(tǒng)的CPU的功能模型的仿真器模型；以及包括用于與鏈接到CPU的總線相連的硬件的功能模型的仿真器模型。各個仿真器模型包含多種類型的接口。所述多種類型的接口時用于不同用途的多種類型的仿真器能夠訪問功能模塊。該仿真器設(shè)備還包括仿真器控制裝置，用于選擇多種類型接口中任一個，并經(jīng)過所選擇的接口訪問各自的功能模型。
文檔編號G06G7/00GK1536487SQ20041003257
公開日2004年10月13日 申請日期2004年4月9日 優(yōu)先權(quán)日2003年4月9日
發(fā)明者筱原克哉 申請人:松下電器產(chǎn)業(yè)株式會社