專利名稱：一種邊界掃描測試控制器及邊界掃描測試方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子或通信領(lǐng)域的測試技術(shù)，尤其一種邊界掃描測試控制器及邊界掃描測試方法。
背景技術(shù)：
邊界掃描測試是一種利用器件內(nèi)部的邊界掃描寄存器單元進行測試的方法。通過測試存儲端口(Test Access Port)對邊界掃描寄存器的訪問，可以通過器件內(nèi)部的標志寄存進行測試，也可以實現(xiàn)器件之間的I/O引腳的互連測試以及編程操作等。如圖1所示，是邊界掃描器件的結(jié)構(gòu)示意圖。
隨著集成電路及其應(yīng)用的不斷發(fā)展，邊界掃描技術(shù)在單板級、器件級的測試中被越來越廣泛地應(yīng)用，基于邊界掃描技術(shù)的測試儀也應(yīng)運而生。一個典型的基于邊界掃描技術(shù)的測試儀的結(jié)構(gòu)如圖2所示。
雖然邊界掃描測試的應(yīng)用越來越廣泛，但邊界掃描測試儀的應(yīng)用對邊界掃描控制器有很大的依賴性。以VXI接口的邊界掃描控制器為例，這種接口常見于ICT(In-Circuit Test)測試設(shè)備中，雖然在這種專用測試設(shè)備上可以實現(xiàn)邊界掃描測試，但這種接口無法應(yīng)用于便攜式測試設(shè)備或維修設(shè)備；并口類型的測試控制器利用計算機的并行接口作為輸入/輸出接口，具有使用簡單、可靠的特點，但由于信號傳輸速度較低，在進行元器件間互連線的測試時，或者進行存儲器(如RAM)單元測試等大數(shù)據(jù)量的場合，測試速度較慢，不能滿足測試需求。
邊界掃描測試控制器的基本功能是配合測試終端，向被測掃描鏈發(fā)送測試數(shù)據(jù)，并將被測件(單板或芯片)的輸出信號采樣保存后傳送給測試終端。一個典型的測試控制器的功能示意圖如圖3所示。
并口形式的邊界掃描測試控制器，由于是通過軟件模擬的方法實現(xiàn)測試數(shù)據(jù)的輸出與輸入，其實現(xiàn)原理相對簡單，而且，由于一般的計算機都具有并行接口，所以，這種形式的控制器適用性較好。
但是，并口形式的測試控制器由于受并口的數(shù)據(jù)傳輸速度的限制，其測試輸出信號的速率和允許的測試輸入的信號速率較低。以常見的并口傳輸速率1Mbits/秒為例，在使用軟件模擬、以字節(jié)方式讀寫并口時，每秒種內(nèi)每個輸出信號的最大變化率是125K次，測試輸出時鐘(TCK)的最大頻率為62.5KHz。在被測電路板較復雜的情況下，或者在進行存儲器單元測試的情況下，這個信號速度遠不能滿足測試需求。
具有VXI接口的測試控制器，其測試輸出和測試輸入是通過專用的電路實現(xiàn)，因此，其測試輸出的信號速率可以按測試需求進行設(shè)計。但是，由于VXI接口是一個儀器專用的接口，只適用于一些專用的測試設(shè)備上，某些應(yīng)用場合，如，單板調(diào)試或單板維修，并不具備這樣的條件。

發(fā)明內(nèi)容
本發(fā)明提供一種邊界掃描測試控制器及邊界掃描測試方法，以解決現(xiàn)有技術(shù)中存在的測試速度慢的問題。
為解決上述問題，本發(fā)明提供如下的解決方案一種邊界掃描測試控制器，包括PCI從設(shè)備接口模塊，用于PCI總線的配置和讀寫操作；存儲器控制接口模塊，與PCI從設(shè)備接口模塊通過數(shù)據(jù)線相連，用于對存儲器數(shù)據(jù)的讀寫操作；邊界掃描控制接口模塊，與存儲器控制接口模塊和PCI從設(shè)備接口模塊通過數(shù)據(jù)線相連，用于將存儲器中的數(shù)據(jù)輸出到被測板的測試接口，并將從被測板采樣到的數(shù)據(jù)保存到存儲器中。
所述的PCI從設(shè)備接口模塊，是PCI接口芯片。
所述的PCI從設(shè)備接口模塊，是可編程邏輯器件。
所述的存儲器控制模塊，至少帶有一個存儲器端口。
一種邊界掃描測試方法，包括以下步驟a、測試終端將測試數(shù)據(jù)存儲到存儲器中；b、邊界掃描控制接口將存儲器中的測試數(shù)據(jù)轉(zhuǎn)換成JTAG接口對應(yīng)的信號并輸出到被測板的測試接口；c、邊界掃描控制接口將從被測板采樣的數(shù)據(jù)保存到存儲器中；d、判斷待掃描數(shù)據(jù)是否輸出完畢，如果是，進入步驟e；如果否，返回步驟b；e、測試終端從存儲器中讀取返回數(shù)據(jù)。
所述的JTAG接口對應(yīng)的信號包括TRST、TCK、TMS和被測對象的數(shù)據(jù)輸入TDI。
所述的邊界掃描測試方法，還包括在每一個TCK周期中，采樣被測對象的TDO輸出，并將該信號狀態(tài)作為測試響應(yīng)保存到存儲器中。
所述的步驟d，是通過邊界掃描控制接口向PCI接口返回掃描結(jié)束信號來完成的。
所述的邊界掃描測試方法，當所傳輸?shù)臏y試數(shù)據(jù)相比較前一次傳輸?shù)臄?shù)據(jù)，只有部分數(shù)據(jù)是不同的，則在所述的步驟b中，只傳輸該不同部分的數(shù)據(jù)，步驟e中，以同樣的方式讀取數(shù)據(jù)。
本發(fā)明的邊界掃描測試控制器由于采用PCI接口進行數(shù)據(jù)傳輸，而PCI接口被廣泛地實現(xiàn)于通用計算機上，所以，這種控制器能適應(yīng)于通用計算機；同時，采用本發(fā)明設(shè)計測試儀器的方法測試信號速率高，有利于提高測試速度。由于采用PCI接口傳輸測試數(shù)據(jù)，并且通過可編程邏輯器件實現(xiàn)邊界掃描信號的輸出和輸入，所以，可以靈活地設(shè)計測試信號的速率以適應(yīng)測試需求。


圖1是現(xiàn)有技術(shù)中邊界掃描器件結(jié)構(gòu)示意圖；
圖2是現(xiàn)有技術(shù)中基于邊界掃描技術(shù)的測試的典型的示意圖；圖3是現(xiàn)有技術(shù)中邊界掃描控制器的功能結(jié)構(gòu)示意圖；圖4是本發(fā)明設(shè)計的一個帶PCI接口的邊界掃描測試控制器的結(jié)構(gòu)示意圖；圖5是現(xiàn)有技術(shù)中PCI接口信號定義的示意圖；圖6是本發(fā)明邊界掃描接口輸出信號時序示意圖；圖7是本發(fā)明實用該邊界掃描測試控制器的測試方法流程圖；圖8是本發(fā)明方案中，一個數(shù)據(jù)傳輸方式示意圖。
具體實施例方式
下面結(jié)合說明書附圖來說明本發(fā)明的具體實施方式
。
如圖4所示，是本發(fā)明設(shè)計的一個邊界掃描測試控制器，其主要包括3個部分，分別是PCI從設(shè)備接口模塊、邊界掃描控制接口模塊和存儲器控制接口模塊，3個模塊之間通過數(shù)據(jù)線相連。其中PCI從設(shè)備接口模塊與測試終端的PCI接口相連接，實現(xiàn)PCI總線的配置、讀/寫操作。PCI總線接口的讀寫操作實現(xiàn)兩個功能對存儲器的訪問；對邊界掃描接口的控制。PCI從設(shè)備接口可以用專用的PCI接口芯片實現(xiàn)，如Intel公司的FW21154AE，也可以通過可編程邏輯器件實現(xiàn)，如FPGA。
本發(fā)明中，PCI從設(shè)備接口遵循PCI局部總線規(guī)范2.1(PCI Local BusSpecification，Rev 2.1)。PCI接口的信號包括必須具備的信號(Required Pins)和可選的信號(Optional Pins)。PCI接口信號定義如下圖5所示，本發(fā)明所描述的控制器實現(xiàn)了PCI從設(shè)備接口功能，并且沒有使用規(guī)范中所定義的可選信號。
PCI接口模塊對邊界掃描接口的控制包括掃描輸出/輸入的啟動和停止、指定掃描數(shù)據(jù)量的大小、掃描輸出信號的頻率等。這些控制操作可以通過PCI的I/O寫操作來實現(xiàn)。
邊界掃描控制接口模塊在工作中與被測板的掃描輸入/輸出接口相連，在PCI總線的控制下，將存儲器中的數(shù)據(jù)輸出到被測板的測試接口，從被測板采樣信號并保存在存儲器中，其輸入和輸出通過可編程邏輯器件實現(xiàn)。根據(jù)JTAG的相關(guān)規(guī)范，邊界掃描控制接口模塊的輸出信號如下圖6所示，從圖中可以看出，在未啟動掃描輸出時，/TRST輸出低電平；當啟動掃描時，/TRST輸出高電平。TCK輸出測試時鐘，TMS和TDI在TCK的下降沿發(fā)生變化。
邊界掃描測試接口模塊在每個TCK周期內(nèi)采樣TDO的值，并逐位保存到存儲器中。當掃描結(jié)束后，測試終端從存儲器中讀取TDO數(shù)據(jù)。
在將測試數(shù)據(jù)輸出到測試接口時，邊界掃描接口首先讀取存儲器中的內(nèi)容，并將該單元中的內(nèi)容逐位輸出。在逐位輸出數(shù)據(jù)的同時，邊界掃描接口再從存儲器中讀取下一個將要被輸出的數(shù)據(jù)，并保存當前的TDO，如此循環(huán)，直到掃描結(jié)束。
本發(fā)明中所實現(xiàn)的邊界掃描控制接口不對數(shù)據(jù)進行解釋，不區(qū)別測試數(shù)據(jù)中哪些是對被測件的控制指令，哪些是數(shù)據(jù)，并且，也不在掃描控制接口內(nèi)部實現(xiàn)對被測件狀態(tài)的控制和判斷。這種透傳的數(shù)據(jù)輸出方式具有實現(xiàn)簡單的特點。在具體的測試過程，對被測板(或器件)的狀態(tài)控制完全由軟件實現(xiàn)，這種方法為實際應(yīng)用提供了較大的靈活性。
邊界掃描輸出的TCK頻率通過PCI接口的讀寫操作進行控制。在對邊界掃描接口控制中，還可以設(shè)置測試接口的輸入信號相對于TCK輸出的信號延遲時間。
存儲器接口模塊工作中與存儲器相連接，對產(chǎn)生的各數(shù)據(jù)進行保存，由于邊界掃描接口和PCI從設(shè)備接口都要對存儲器進行操作，所以，對存儲器的讀寫操作需要進行分時控制，即，如果選用單端口的存儲器，則不允許這兩個接口同時訪問存儲器；如果使用雙端口存儲器時，這兩個接口需要單獨連接控制信號線到存儲器。
以單端口存儲器為例，當邊界掃描接口在進行掃描輸出時，不允許PCI接口訪問存儲器。
存儲器的控制部分可以設(shè)計在邊界掃描控制邏輯中，當使用可編程邏輯實現(xiàn)PCI從設(shè)備接口時，存儲器的讀寫控制也可以設(shè)計在PCI從設(shè)備接口邏輯中。
如圖7所示，是使用本發(fā)明的邊界掃描測試控制器的邊界掃描測試方法，從圖中可以看出，其包括以下步驟a、測試終端通過PCI總線的寫操作將測試數(shù)據(jù)存儲到存儲器中；進行邊界掃描測試時，首先要由測試終端通過其上PCI總線的寫操作將測試數(shù)據(jù)存儲到存儲器中，由于前述的邊界掃描測試控制器帶有PCI接口，所以可以方便地通過該PCI接口進行數(shù)據(jù)的各種操作。
b、邊界掃描控制接口將存儲器中的測試數(shù)據(jù)轉(zhuǎn)換成JTAG接口對應(yīng)的信號并輸出到被測板的測試接口；將存儲器中的測試數(shù)據(jù)加載到被測板的測試接口，即開始了對被測板的內(nèi)部邊界掃描器件的測試。
這里需要對寫入的數(shù)據(jù)轉(zhuǎn)換成JTAG接口對應(yīng)的信號輸出，這些信號包括/TRST、TCK、TMS和被測對象的數(shù)據(jù)輸入TDI，同時，在每一個輸出的TCK周期中，采樣被測對象的TDO輸出，并將該信號狀態(tài)作為測試響應(yīng)保存到控制器中的存儲器中；在將測試數(shù)據(jù)輸出到測試接口時，掃描接口首先讀取存儲器中的內(nèi)容，并將該單元中的內(nèi)容逐位輸出。在逐位輸出數(shù)據(jù)的同時，邊界掃描接口再從存儲器中讀取下一個將要被輸出的數(shù)據(jù)，并保存當前的TDO，如此循環(huán)，直到掃描結(jié)束。
本發(fā)明中所實現(xiàn)的邊界掃描控制接口不對數(shù)據(jù)進行解釋，不區(qū)別測試數(shù)據(jù)中哪些是對被測件的控制指令，哪些是數(shù)據(jù)，并且，也不在掃描控制接口內(nèi)部實現(xiàn)對被測件狀態(tài)的控制和判斷。這種透傳的數(shù)據(jù)輸出方式具有實現(xiàn)簡單的特點。在具體的測試過程，對被測板的狀態(tài)控制完全由軟件實現(xiàn)，這種方法為實際應(yīng)用提供了較大的靈活性。
c、邊界掃描控制接口將從被測板采樣的數(shù)據(jù)保存到存儲器中；對從被測板采樣數(shù)據(jù)先要將其存儲到存儲器中，當掃描結(jié)束時，在從存儲器中讀取數(shù)據(jù)，傳送給測試終端進行分析。
邊界掃描輸出的TCK頻率通過PCI接口的讀寫操作進行控制。在對邊界掃描接口控制中，還可以設(shè)置測試接口的輸入信號相對于TCK輸出的信號延遲時間。
d、判斷待掃描數(shù)據(jù)是否輸出完畢，如果是，進入步驟e；如果否，返回步驟b；本步驟是通過邊界掃描控制接口向PCI接口返回掃描結(jié)束信號來完成的。當存儲器待掃描數(shù)據(jù)輸出完畢時，邊界掃描控制接口向PCI接口返回掃描結(jié)束信號，測試終端接收到這個信號后再從存儲器中讀取返回數(shù)據(jù)。
e、測試終端從存儲器中讀取返回數(shù)據(jù)。
在進行互連測試、存儲器單元測試，或者利用被測板的測試接口進行編程時，PCI接口需要傳輸大量的數(shù)據(jù)。根據(jù)邊界掃描測試的特點，在每次傳輸?shù)臄?shù)據(jù)中，只有部分數(shù)據(jù)是變化的，因此，可以在第一次數(shù)據(jù)傳送時傳輸完整的數(shù)據(jù)，以后每次只傳輸那些變化的數(shù)據(jù)，這種方法可以減小數(shù)據(jù)傳輸量，提高測試控制器的運行速度。利用這種方式進行測試數(shù)據(jù)寫操作的過程如圖7所示。
從圖8中可以看到，第一次向存儲器寫數(shù)據(jù)時，將所有存儲單元的數(shù)據(jù)都寫一遍；從第二次開始，如果只有第三組數(shù)據(jù)有變化，而其它組的數(shù)據(jù)不變化時，就可以只對第三組數(shù)據(jù)單元執(zhí)行刷新操作，而不對其它存儲單元進行訪問。
由于邊界掃描輸出數(shù)據(jù)的數(shù)量等于邊界掃描輸入數(shù)據(jù)的數(shù)量，因此，如果用上述方法進行測試輸出數(shù)據(jù)的刷新，上述步驟e中，也必須用相同的方法從存儲單元中讀取返回值。
本發(fā)明的邊界掃描測試控制器由于采用PCI接口進行數(shù)據(jù)傳輸，而PCI接口被廣泛地實現(xiàn)于通用計算機上，所以，這種控制器能適應(yīng)于通用計算機；同時，采用本發(fā)明是設(shè)備的方法測試信號速率高，有利于提高測試速度。由于采用PCI接口傳輸測試數(shù)據(jù)，并且通過可編程邏輯器件實現(xiàn)邊界掃描信號的輸出和輸入，所以，可以靈活地設(shè)計測試信號的速率以適應(yīng)測試需求。
權(quán)利要求
1.一種邊界掃描測試控制器，其特征在于包括PCI從設(shè)備接口模塊，用于PCI總線的配置和讀寫操作；存儲器控制接口模塊，與PCI從設(shè)備接口模塊通過數(shù)據(jù)線相連，用于對存儲器數(shù)據(jù)的讀寫操作；邊界掃描控制接口模塊，與存儲器控制接口模塊和PCI從設(shè)備接口模塊通過數(shù)據(jù)線相連，用于將存儲器中的數(shù)據(jù)輸出到被測板的測試接口，并將從被測板采樣到的數(shù)據(jù)保存到存儲器中。
2.如權(quán)利要求1所述的邊界掃描測試控制器，其特征在于所述的PCI從設(shè)備接口模塊，是PCI接口芯片。
3.如權(quán)利要求1所述的邊界掃描測試控制器，其特征在于所述的PCI從設(shè)備接口模塊，是可編程邏輯器件。
4.如權(quán)利要求1所述的邊界掃描測試控制器，其特征在于所述的存儲器控制模塊，至少帶有一個存儲器端口。
5.一種邊界掃描測試方法，其特征在于包括以下步驟a、測試終端將測試數(shù)據(jù)存儲到存儲器中；b、邊界掃描控制接口將存儲器中的測試數(shù)據(jù)轉(zhuǎn)換成JTAG接口對應(yīng)的信號并輸出到被測板的測試接口；c、邊界掃描控制接口將從被測板采樣的數(shù)據(jù)保存到存儲器中；d、判斷待掃描數(shù)據(jù)是否輸出完畢，如果是，進入步驟e；如果否，返回步驟b；e、測試終端從存儲器中讀取返回數(shù)據(jù)。
6.如權(quán)利要求5所述的邊界掃描測試方法，其特征在于所述的JTAG接口對應(yīng)的信號包括TRST、TCK、TMS和被測對象的數(shù)據(jù)輸入TDI。
7.如權(quán)利要求5所述的邊界掃描測試方法，其特征在于還包括在每一個TCK周期中，采樣被測對象的TDO輸出，并將該信號狀態(tài)作為測試響應(yīng)保存到存儲器中。
8.如權(quán)利要求5所述的邊界掃描測試方法，其特征在于所述的步驟d，是通過邊界掃描控制接口向PCI接口返回掃描結(jié)束信號來完成的。
9.如權(quán)利要求5所述的邊界掃描測試方法，其特征在于當所傳輸?shù)臏y試數(shù)據(jù)相比較前一次傳輸?shù)臄?shù)據(jù)，只有部分數(shù)據(jù)是不同的，則在所述的步驟b中，只傳輸該不同部分的數(shù)據(jù)，步驟e中，以同樣的方式讀取數(shù)據(jù)。
全文摘要
本發(fā)明涉及邊界掃描測試器件及測試方法。一種邊界掃描測試控制器，其特征在于包括PCI從設(shè)備接口模塊、存儲器控制接口模塊，邊界掃描控制接口模塊與存儲器控制接口模塊和PCI從設(shè)備接口模塊通過數(shù)據(jù)線相連。一種邊界掃描測試方法，包括a.測試終端將測試數(shù)據(jù)存儲到存儲器中；b.將存儲器中的數(shù)據(jù)輸出到被測板的測試接口；c.將從被測板采樣的數(shù)據(jù)保存到存儲器中；d.判斷待掃描數(shù)據(jù)是否輸出完畢，如果是，進入步驟e；如果否，返回步驟b；e.測試終端從存儲器中讀取返回數(shù)據(jù)。本發(fā)明由于采用PCI接口進行數(shù)據(jù)傳輸，能適應(yīng)于通用計算機；同時，采用本發(fā)明提供的設(shè)計方法測試信號速率高，有利于提高測試速度。
文檔編號G06F13/00GK1619325SQ20031011535
公開日2005年5月25日 申請日期2003年11月19日 優(yōu)先權(quán)日2003年11月19日
發(fā)明者黃春明, 袁標, 吳征能, 李穎悟 申請人:華為技術(shù)有限公司