專利名稱：一種邊界掃描實(shí)驗(yàn)方法、系統(tǒng)及目標(biāo)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于邊界掃描測試技術(shù)領(lǐng)域，特別是用于教學(xué)和實(shí)訓(xùn)的邊界掃描測試實(shí)驗(yàn) 技術(shù)，具體的講是一種邊界掃描實(shí)驗(yàn)方法、系統(tǒng)及目標(biāo)裝置。
背景技術(shù)：
邊界掃描技術(shù)是一種測試性設(shè)計(jì)技術(shù)，其基本的思想是在芯片的引腳上增加串行 連接的寄存器單元，實(shí)現(xiàn)對信號的能控和能觀性。邊界掃描測試是目前電子電路測試中最 為有效的測試手段之一，得到越來越廣泛的重視和應(yīng)用，成為許多測試工程師以及相關(guān)學(xué) 習(xí)者必須學(xué)習(xí)和掌握的內(nèi)容。但是，由于邊界掃描技術(shù)的測試結(jié)構(gòu)相對復(fù)雜，測試矢量的產(chǎn)生以及測試響應(yīng)的 分析掌握起來比較繁復(fù)，在實(shí)際應(yīng)用中要求測試者具有相當(dāng)?shù)挠布蛙浖A(chǔ)；另一方面， 除了邊界掃描相關(guān)的技術(shù)標(biāo)準(zhǔn)以外，市場上還沒有專門針對邊界掃描技術(shù)的學(xué)習(xí)和實(shí)驗(yàn)裝 置，給初學(xué)者造成不便。

發(fā)明內(nèi)容
本發(fā)明實(shí)施例提供了一種邊界掃描實(shí)驗(yàn)方法、系統(tǒng)及目標(biāo)裝置，用以使學(xué)習(xí)者能 夠較快的掌握邊界掃描測試的基本硬件結(jié)構(gòu)、測試矢量的產(chǎn)生方法以及測試響應(yīng)的分析方法等。本發(fā)明的目的之一是，提供一種邊界掃描實(shí)驗(yàn)方法，該方法包括獲取邊界掃描測 試程序；根據(jù)邊界掃描測試程序的功能和時序生成測試總線信號；將測試總線信號通過測 試訪問端口 TAP輸入到連接有選通開關(guān)、邊界掃描BS芯片和被測芯片的邊界掃描測試鏈路 中；根據(jù)邊界掃描測試程序的功能選通對應(yīng)選通開關(guān)的開/關(guān)狀態(tài)，以使測試總線信號通 過對應(yīng)的邊界掃描鏈路返回到TAP;對TAP返回的測試總線信號進(jìn)行分析和診斷，輸出測試 結(jié)果。本發(fā)明的目的之一是，提供一種邊界掃描實(shí)驗(yàn)系統(tǒng)，該系統(tǒng)包括邊界掃描主控 裝置和邊界掃描實(shí)驗(yàn)?zāi)繕?biāo)裝置；邊界掃描主控裝置包括測試程序獲取單元，用于獲取邊 界掃描測試程序；測試信號生成單元，用于根據(jù)邊界掃描測試程序的功能和時序生成測試 總線信號；TAP單元，用于將測試總線信號輸入給邊界掃描實(shí)驗(yàn)?zāi)繕?biāo)裝置；測試結(jié)果輸出單 元，用于對TAP單元返回的測試總線信號進(jìn)行分析和診斷，輸出測試結(jié)果；邊界掃描實(shí)驗(yàn)?zāi)?標(biāo)裝置包括連接有選通開關(guān)、邊界掃描BS芯片和被測芯片的邊界掃描測試鏈路，用于接 收TAP單元輸入的測試總線信號，并根據(jù)邊界掃描測試程序的功能選通對應(yīng)選通開關(guān)的開 /關(guān)狀態(tài)，以使測試總線信號通過對應(yīng)的邊界掃描鏈路返回到TAP單元。本發(fā)明的目的之一是，提供一種邊界掃描實(shí)驗(yàn)?zāi)繕?biāo)裝置，該實(shí)驗(yàn)?zāi)繕?biāo)裝置包括TAP中的輸入端，用于接收外部輸入的TAP測試總線信號；BS芯片插槽，用于承載BS芯片； 被測芯片插槽，用于承載被測芯片；TAP中的輸出端，用于輸出測試響應(yīng)信號；選通開關(guān)，根 據(jù)邊界掃描測試程序的功能選通對應(yīng)選通開關(guān)的開/關(guān)狀態(tài)，使BS芯片和/或被測芯片形成邊界掃描測試鏈路。本發(fā)明為邊界掃描技術(shù)的學(xué)習(xí)者提供了一個學(xué)習(xí)和實(shí)訓(xùn)的實(shí)驗(yàn)平臺，能夠提供基 于所有邊界掃描測試標(biāo)準(zhǔn)的，多測試模式的實(shí)驗(yàn)。本發(fā)明采用多鏈路選擇的方法，實(shí)現(xiàn)了在 一套目標(biāo)系統(tǒng)內(nèi)，能夠進(jìn)行多種邊界掃描測試模式實(shí)驗(yàn)，包括數(shù)字電路的互連測試，簇測 試，功能測試，內(nèi)測試，信號采樣等；模擬電路的分立元件參數(shù)測試，互連測試等。極大地節(jié) 省了實(shí)驗(yàn)?zāi)繕?biāo)系統(tǒng)的硬件開銷，并且結(jié)構(gòu)簡單易于實(shí)現(xiàn)。


為了更清楚地說明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實(shí)施例或現(xiàn) 有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本 發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可 以根據(jù)這些附圖獲得其他的附圖。圖1為本發(fā)明實(shí)施例邊界掃描實(shí)驗(yàn)方法的流程圖；圖2為本發(fā)明實(shí)施例邊界掃描實(shí)驗(yàn)系統(tǒng)的結(jié)構(gòu)框圖；圖3為本發(fā)明實(shí)施例邊界掃描主控裝置的結(jié)構(gòu)框圖；圖4為本發(fā)明實(shí)施例邊界掃描實(shí)驗(yàn)?zāi)繕?biāo)裝置的結(jié)構(gòu)框圖；圖5為本發(fā)明實(shí)施例邊界掃描實(shí)驗(yàn)?zāi)繕?biāo)裝置的簇測試示意圖；圖6為本發(fā)明實(shí)施例邊界掃描實(shí)驗(yàn)?zāi)繕?biāo)裝置的互連測試示意圖；圖7為本發(fā)明實(shí)施例邊界掃描實(shí)驗(yàn)?zāi)繕?biāo)裝置的自測試示意圖；圖8為本發(fā)明實(shí)施例邊界掃描實(shí)驗(yàn)?zāi)繕?biāo)裝置的模擬電路測試示意圖。
具體實(shí)施例方式下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完 整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；?本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他 實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。如圖1所示，本發(fā)明具體實(shí)施方式
的邊界掃描實(shí)驗(yàn)方法包括獲取邊界掃描測試 程序(步驟S101)；根據(jù)邊界掃描測試程序的功能和時序生成測試總線信號(步驟S102)； 將測試總線信號通過測試訪問端口 TAP輸入到連接有選通開關(guān)、邊界掃描BS芯片和被測芯 片的邊界掃描測試鏈路中(步驟S103)；根據(jù)邊界掃描測試程序的功能選通對應(yīng)選通開關(guān) 的開/關(guān)狀態(tài)，以使測試總線信號通過對應(yīng)的邊界掃描鏈路返回到TAP (步驟S104)；對TAP 返回的測試總線信號進(jìn)行分析和診斷，輸出測試結(jié)果(步驟S105)。如圖2所示，本發(fā)明的邊界掃描實(shí)驗(yàn)系統(tǒng)包括邊界掃描主控裝置和邊界掃描實(shí) 驗(yàn)?zāi)繕?biāo)裝置。如圖3所示，邊界掃描主控裝置主要包括中央處理單元201 (AVR單片機(jī) ATmegal28)，邊界掃描測試總線主控器202 (SN74ACT8990)；電源205 (從穩(wěn)壓電源中取5v 和3. 3v)分別為AVR單片機(jī)和SN74ACT8990提供電源；復(fù)位電路209，對AVR單片機(jī)以及 SN74ACT8990進(jìn)行復(fù)位操作；時鐘210包括12兆和6兆兩個外部時鐘分別為AVR單片機(jī)以 及SN74ACT8990提供時鐘信號；存儲器211，通過AVR單片機(jī)對存儲器211進(jìn)行存取操作；串口 206 (RS232串口通訊電路)包括兩條串口通路，用于與上位機(jī)以及其他外圍設(shè)備進(jìn)行 通訊；IXD顯示器207，作為測試過程中人機(jī)交互的界面；ISP程序下載電路208，將測試程 序及代碼下載到AVR單片機(jī)中，控制整個測試系統(tǒng)JTAG接口 203，包括TDI、TDO、TCK以及 TMS信號，測試總線的接口 ；模擬測試接口 204(STA400電路)，提供對模擬部分進(jìn)行測試時 的測試接口。測試用戶通過ISP端口，將測試程序以及測試代碼下載到邊界掃描主控電路中的AVR單片機(jī)中。AVR單片機(jī)根據(jù)程序的功能及時序要求，控制SN74ACT8990產(chǎn)生測試總線信 號(TDI、TDO、TMS以及TCK信號)。所產(chǎn)生的測試總線信號用于實(shí)現(xiàn)數(shù)字電路部分的互連 測試、簇測試、內(nèi)測試等。如圖4所示，本實(shí)施例的邊界掃描實(shí)驗(yàn)?zāi)繕?biāo)裝置包括TAP接口 104的輸入端，用 于接收外部輸入的TAP測試總線信號；BS芯片插槽及插槽承載的BS芯片(102a，102b，102c 和102d)，與TAP接口 104的輸入端相連接，用于承載BS芯片；被測芯片插槽，通過跳線開 關(guān)(103a，103b，103c，103d和103e)與BS芯片插槽相連接，用于承載被測芯片101 ；TAP接 口 104的輸出端，與BS芯片插槽相連接，用于向外部的TAP反饋測試信號。模擬信號采樣 電路105，用于接收TAP的模擬I/O接口 106中的輸入端輸入的測試總線信號，并根據(jù)測試 總線信號對邊界掃描試驗(yàn)?zāi)繕?biāo)裝置的模擬信號進(jìn)行采樣，將采集的模擬信號轉(zhuǎn)換為測試響 應(yīng)信號，返回到TAP的模擬I/O接口 106中的輸出端。本實(shí)施例的邊界掃描實(shí)驗(yàn)?zāi)繕?biāo)裝置可主要由51單片機(jī)系統(tǒng)、74BCT8373組以及模 擬被測電路構(gòu)成。51單片機(jī)系統(tǒng)與74BCT8373組共同構(gòu)成一個典型的數(shù)字電路。通過多回 路選擇的方法，在該典型電路中，可以構(gòu)成互連測試、簇測試、內(nèi)測試以及模擬電路測試掃 描鏈路，分別進(jìn)行實(shí)驗(yàn)。邊界掃描技術(shù)的基本要素就是用一條串行的邊界掃描鏈路包圍被測電路及元件 的引腳邊界上，以實(shí)現(xiàn)對被測電路及元件信號的觀測與控制。因此，不同的鏈路選擇，必將 導(dǎo)致被測對象不同以及測試模式的不同?；谏鲜鲈?，在實(shí)驗(yàn)?zāi)繕?biāo)系統(tǒng)中采用多回路邊 界掃描鏈路選擇的辦法，實(shí)現(xiàn)了在同一系統(tǒng)中，進(jìn)行多種測試實(shí)驗(yàn)?zāi)Ｊ竭x擇。如圖2和圖5所示，JP均為跳線接口，通過跳線選擇數(shù)據(jù)流的路徑；指撥開關(guān)被用 作給SN74BCT8373(1)和SN74BCT8373 (3)設(shè)定固定0/1輸入；虛線部分為邊界掃描鏈路(測 試總線信號TCK、TMS信號分別接到每一個SN74BCT8373的TCK和TMS引腳上，圖中略)，該 鏈路包括一個TDO端和五個TDI端口，分別對應(yīng)著五種鏈路；LED指示燈組用于顯示PO和 P2端口的輸出高低電平狀況。各種測試鏈路的硬件組成以及測試功能入下1)簇測試功能測試鏈路中包含的器件作為BS芯片的SN74BCT8373 (1)、SN74BCT8373 (2)、 SN74BCT8373(3)和 SN74BCT8373(4)。選通開關(guān)的設(shè)置跳線開關(guān)JP1、JP3、JP4和JP5閉合；JP2斷開。測試鏈路的路徑:TDI— SN74BCT8373 (1) — SN74BCT8373 (2) — SN74BCT8373 (3) — S N74BCT8373(4) — TD04。測試功能四片SN74BCT8373的邊界掃描結(jié)構(gòu)實(shí)現(xiàn)了對51單片機(jī)輸入輸出管腳的 覆蓋，用于簇測試的驗(yàn)證。2)互連測試功能
測試鏈路包含作為BS 芯片的 SN74BCT8373 (1)和 SN74BCT8373 (2)。選通開關(guān)的設(shè)置跳線開關(guān)JP1、JP3、JP4和JP5斷開；JP2閉合。測試鏈路的路徑:TDI— SN74BCT8373(1) — SN74BCT8373 (2) — TD04。測試功能兩片SN74BCT8373的邊界掃描結(jié)構(gòu)芯片之間的互連測試。3)自測試或內(nèi)測試功能測試鏈路中包含的器件作為BS芯片的SN74BCT8373⑴。選通開關(guān)的設(shè)置跳線開關(guān)JP1、JP3、JP4和JP2斷開。測試鏈路的路徑:TDI— SN74BCT8373 (1) TD04。 測試功能對單片一SN74BCT8373⑴帶有邊界掃描結(jié)構(gòu)的芯片進(jìn)行自測試 (RUNTEST)或內(nèi)測試(INTEST)。4)模擬信號采樣電路測試功能測試鏈路中包含的器件STA400。測試鏈路的路徑TDI — STA400 —模擬信號采樣電路一STA400 — TDOO。測試功能對目標(biāo)裝置中典型的模擬電路進(jìn)行基于邊界掃描的測試。如圖5所示，在上述的互連測試和內(nèi)測試中，可以利用指撥開關(guān)向被測BS芯片設(shè) 置激勵信號輸入，被測BS芯片對輸入的激勵信號進(jìn)行響應(yīng)，輸出測試響應(yīng)信號，并通過LED 陣列顯示測試響應(yīng)結(jié)果或?qū)y試響應(yīng)信號通過TAP返回到MCU進(jìn)行分析和診斷。簇測試即非邊界掃描器件的功能測試，是現(xiàn)階段邊界掃描測試的一項(xiàng)重要測試功 能。簇測試一般采用“虛擬數(shù)據(jù)通道法”，基本測試思想是通過待測非邊界掃描器件周圍的 邊界掃描器件提供測試通道，實(shí)現(xiàn)測試矢量加載和測試響應(yīng)讀取以及處理分析。簇測試實(shí)驗(yàn)?zāi)K的功能結(jié)構(gòu)圖如圖2所示。AT89S51的四組通用輸入輸出端口均 與一片帶有邊界掃描結(jié)構(gòu)的SN74BCT8373相連，因此可以通過邊界掃描結(jié)構(gòu)向單片機(jī)的I/ 0端口上施加激勵或捕獲響應(yīng)，用于對AT89S51的簇測試。簇測試實(shí)驗(yàn)?zāi)K通過調(diào)節(jié)四片 SN74BCT8373芯片與51單片機(jī)之間的跳線關(guān)系來設(shè)置各類故障。如圖6所示，互連測試用于檢測各集成電路間連線以及板級互連故障，包括短路 (橋接故障)、開路和固定邏輯故障?；ミB測試實(shí)驗(yàn)?zāi)K中SN74BCT8373(1)的輸出Q W. . 7] 與SN74BCT8373 (2)的輸入饑0. .7]互連，如圖2所示。通過設(shè)置SN74BCT8373 (1)與 SN74BCT8373(2)之間的跳線關(guān)系，可以設(shè)置固定邏輯故障，開路故障以及短路故障。如圖7所示，邊界掃描器件和電子系統(tǒng)中的內(nèi)測試的基本方法為將測試矢量串 行移位到器件或電路板數(shù)據(jù)輸入端的邊界掃描單元，測試主控器向電路發(fā)送“內(nèi)部測試指 令”(INTEST)命令，然后串行讀出數(shù)據(jù)輸出端的測試響應(yīng)，將其與正確響應(yīng)相比較即可得到 測試結(jié)果。采用對單片SN74BCT8373進(jìn)行內(nèi)部測試的方式驗(yàn)證該測試功能。在被測板中選擇 3號鏈路，僅有SN74BCT8373(1)處于整個被測板的邊界掃描鏈路中并將其選通，通過指撥 開關(guān)設(shè)置其輸入端口上的電平信號作為輸入激勵。如圖8所示，選擇0號鏈路將實(shí)現(xiàn)對模擬電路的邊界掃描測試實(shí)驗(yàn)。STA400在正 常的工作狀態(tài)下，可通過配置用作兩個2選1或一個4選1的多路復(fù)用器。在測試模式下， 該器件可提供9個符合IEEE1149. 4標(biāo)準(zhǔn)的管腳用于混合信號測試，能夠完成對模擬及混合 信號電路的互連測試、分立元件的參數(shù)測試以及功能測試。
本發(fā)明實(shí)施例為邊界掃描技術(shù)的學(xué)習(xí)者提供了一個學(xué)習(xí)和實(shí)訓(xùn)的實(shí)驗(yàn)平臺，能夠 提供基于所有邊界掃描測試標(biāo)準(zhǔn)的，多測試模式的實(shí)驗(yàn)。本發(fā)明采用多鏈路選擇的方法， 實(shí)現(xiàn)了在一套目標(biāo)系統(tǒng)內(nèi)，能夠進(jìn)行多種邊界掃描測試模式實(shí)驗(yàn)，包括數(shù)字電路的互連測 試，簇測試，功能測試，內(nèi)測試，信號采樣等；模擬電路的分立元件參數(shù)測試，互連測試等。極 大地節(jié)省了實(shí)驗(yàn)?zāi)繕?biāo)系統(tǒng)的硬件開銷，并且結(jié)構(gòu)簡單易于實(shí)現(xiàn)。本發(fā)明中應(yīng)用了具體實(shí)施例對本發(fā)明的原理及實(shí)施方式進(jìn)行了闡述，以上實(shí)施例的說明只是用于幫助理解本發(fā)明的方法及其核心思想；同時，對于本領(lǐng)域的一般技術(shù)人員， 依據(jù)本發(fā)明的思想，在具體實(shí)施方式
及應(yīng)用范圍上均會有改變之處，綜上所述，本說明書內(nèi) 容不應(yīng)理解為對本發(fā)明的限制。
權(quán)利要求
一種邊界掃描實(shí)驗(yàn)方法，其特征是，所述的方法包括獲取邊界掃描測試程序；根據(jù)所述邊界掃描測試程序的功能和時序生成測試總線信號；將所述的測試總線信號通過測試訪問端口TAP輸入到連接有選通開關(guān)、邊界掃描BS芯片和被測芯片的邊界掃描測試鏈路中；根據(jù)所述邊界掃描測試程序的功能選通對應(yīng)選通開關(guān)的開/關(guān)狀態(tài)，以使所述的測試總線信號通過對應(yīng)的邊界掃描鏈路返回到所述的TAP；對所述TAP返回的測試總線信號進(jìn)行分析和診斷，輸出測試結(jié)果。
2.根據(jù)權(quán)利要求1所述的方法，其特征是，所述的方法還包括將所述的測試總線信號通過測試訪問端口 TAP輸入到所述邊界掃描測試鏈路的模擬 電路中，以使所述的測試總線信號通過所述的模擬電路返回到所述的TAP。
3.根據(jù)權(quán)利要求1所述的方法，其特征是，所述邊界掃描測試程序的功能包括簇測試 功能、互連測試功能、自測試功能及模擬電路測試功能；其中，所述的根據(jù)所述邊界掃描測試程序的功能選通對應(yīng)選通開關(guān)的開/關(guān)狀態(tài)，以 使所述的測試總線信號通過對應(yīng)被測芯片返回到所述的TAP包括根據(jù)所述邊界掃描測試程序的簇測試功能選通對應(yīng)選通開關(guān)的開/關(guān)狀態(tài)，以使所述 的測試總線信號通過四片BS芯片返回到所述的TAP ；或根據(jù)所述邊界掃描測試程序的互連測試功能選通對應(yīng)選通開關(guān)的開/關(guān)狀態(tài)，以使所 述的測試總線信號通過兩片BS芯片返回到所述的TAP ；或根據(jù)所述邊界掃描測試程序的自測試功能選通對應(yīng)選通開關(guān)的開/關(guān)狀態(tài)，以使所述 的測試總線信號通過一片BS芯片返回到所述的TAP。
4.一種邊界掃描實(shí)驗(yàn)系統(tǒng)，其特征是，所述的系統(tǒng)包括邊界掃描主控裝置和邊界掃 描實(shí)驗(yàn)?zāi)繕?biāo)裝置；所述的邊界掃描主控裝置包括測試程序獲取單元，用于獲取邊界掃描測試程序；測試信號生成單元，用于根據(jù)所述邊界掃描測試程序的功能和時序生成測試總線信號；TAP單元，用于將所述的測試總線信號輸入給所述的邊界掃描實(shí)驗(yàn)?zāi)繕?biāo)裝置； 測試結(jié)果輸出單元，用于對所述TAP單元返回的測試總線信號進(jìn)行分析和診斷，輸出 測試結(jié)果；所述的邊界掃描實(shí)驗(yàn)?zāi)繕?biāo)裝置包括連接有選通開關(guān)、邊界掃描BS芯片和被測芯片的邊界掃描測試鏈路，用于接收所述 TAP單元輸入的測試總線信號，并根據(jù)所述邊界掃描測試程序的功能選通對應(yīng)選通開關(guān)的 開/關(guān)狀態(tài)，以使所述的測試總線信號通過對應(yīng)的邊界掃描鏈路返回到所述的TAP單元。
5.根據(jù)權(quán)利要求4所述的系統(tǒng)，其特征是，所述的邊界掃描實(shí)驗(yàn)?zāi)繕?biāo)裝置還包括 模擬信號采樣電路，用于接收所述TAP單元輸入的測試總線信號，并根據(jù)所述的測試總線信號對所述的邊界掃描試驗(yàn)?zāi)繕?biāo)裝置的模擬信號進(jìn)行采樣，將采集的模擬信號轉(zhuǎn)換為 測試響應(yīng)信號，返回到所述的TAP單元。
6.根據(jù)權(quán)利要求4所述的系統(tǒng)，其特征是，所述邊界掃描測試程序的功能包括簇測試功能、互連測試功能、自測試功能或模擬電路測試功能； 其中，所述的邊界掃描實(shí)驗(yàn)?zāi)繕?biāo)裝置包括簇測試功能模塊，用于根據(jù)所述邊界掃描測試程序的簇測試功能選通對應(yīng)選通開關(guān)的 開/關(guān)狀態(tài)，以使所述的BS芯片環(huán)繞于無邊界掃描結(jié)構(gòu)的被測芯片周圍，測試總線信號通 過四片BS芯片返回到所述的TAP ；互連測試功能模塊，用于根據(jù)所述邊界掃描測試程序的互連測試功能選通對應(yīng)選通開 關(guān)的開/關(guān)狀態(tài)，以使所述的測試總線信號通過兩片BS芯片返回到所述的TAP ；自測試功能模塊，用于根據(jù)所述邊界掃描測試程序的自測試功能選通對應(yīng)選通開關(guān)的 開/關(guān)狀態(tài)，以使所述的測試總線信號通過一片BS芯片返回到所述的TAP。
7.—種邊界掃描實(shí)驗(yàn)?zāi)繕?biāo)裝置，其特征是，所述的實(shí)驗(yàn)?zāi)繕?biāo)裝置包括 TAP中的輸入端，用于接收外部輸入的TAP測試總線信號；BS芯片插槽，用于承載所述的BS芯片； 被測芯片插槽，用于承載所述的被測芯片； TAP中的輸出端，用輸出測試響應(yīng)信號；選通開關(guān)，根據(jù)所述邊界掃描測試程序的功能選通對應(yīng)選通開關(guān)的開/關(guān)狀態(tài)，使所 述的BS芯片和/或被測芯片形成邊界掃描測試鏈路。
8.根據(jù)權(quán)利要求7所述的裝置，其特征是，所述的裝置還包括模擬信號采樣電路，用于接收所述TAP中的輸入端輸入的測試總線信號，并根據(jù)所述 的測試總線信號對所述的邊界掃描試驗(yàn)?zāi)繕?biāo)裝置的模擬信號進(jìn)行采樣，將采集的模擬信號 轉(zhuǎn)換為測試響應(yīng)信號，返回到所述的TAP中的輸出端。
9.根據(jù)權(quán)利要求7所述的裝置，其特征是，所述的裝置包括四個BS芯片插槽，用于承載四片BS芯片，并且所述BS芯片插槽之間通過選通開關(guān)相 連接；其中，根據(jù)邊界掃描測試程序的簇測試功能選通對應(yīng)選通開關(guān)的開/關(guān)狀態(tài)，以使所述的測 試總線信號通過四片BS芯片構(gòu)成的簇測試邊界掃描鏈路返回到所述的TAP的輸出端；或， 根據(jù)邊界掃描測試程序的互連測試功能選通對應(yīng)選通開關(guān)的開/關(guān)狀態(tài)，以使所述的 測試總線信號通過所述四片BS芯片之中的兩片BS芯片構(gòu)成的互連測試邊界掃描鏈路返回 到所述的TAP的輸出端；或，根據(jù)邊界掃描測試程序的自測試功能選通對應(yīng)選通開關(guān)的開/關(guān)狀態(tài)，以使所述的測 試總線信號通過所述四片BS芯片之中的一片BS芯片構(gòu)成的內(nèi)測試邊界掃描鏈路返回到所 述的TAP的輸出端。
10.根據(jù)權(quán)利要求7所述的裝置，其特征是，所述的裝置包括短路跳線，用于設(shè)置短路故障；指撥開關(guān)，用于給所述的BS芯片輸入測試激勵信號； LED顯示燈用于顯示測試結(jié)果。
全文摘要
本發(fā)明提供一種邊界掃描實(shí)驗(yàn)方法、系統(tǒng)及目標(biāo)裝置，該實(shí)驗(yàn)?zāi)繕?biāo)裝置包括TAP輸入端，用于接收外部輸入的TAP測試總線信號；BS芯片插槽，與TAP輸入端相連接，用于承載BS芯片；被測芯片插槽，通過跳線開關(guān)與BS芯片插槽相連接，用于承載被測芯片；TAP輸出端，與BS芯片插槽相連接，用于向外部的TAP反饋測試信號。本發(fā)明為邊界掃描技術(shù)的學(xué)習(xí)者提供了一個學(xué)習(xí)和實(shí)訓(xùn)的實(shí)驗(yàn)平臺，能夠提供基于所有邊界掃描測試標(biāo)準(zhǔn)的，多測試模式的實(shí)驗(yàn)。
文檔編號G09B23/18GK101819250SQ201010131889
公開日2010年9月1日 申請日期2010年3月23日 優(yōu)先權(quán)日2010年3月23日
發(fā)明者徐磊, 王月芳, 陳圣儉 申請人:徐磊;陳圣儉;王月芳