專利名稱：用于無(wú)線系統(tǒng)中的時(shí)鐘及電源控制的方法和設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及無(wú)線通信，并且更為特別的，涉及無(wú)線系統(tǒng)中的時(shí)鐘及電源控制。
背景技術(shù)：
隨著無(wú)線通信網(wǎng)絡(luò)的快速發(fā)展，經(jīng)常創(chuàng)建新的無(wú)線通信標(biāo)準(zhǔn)來(lái)替代舊有的過(guò)時(shí)的標(biāo)準(zhǔn)。但是，在很廣泛的物理區(qū)域內(nèi)基于新的標(biāo)準(zhǔn)實(shí)現(xiàn)新的無(wú)線網(wǎng)絡(luò)通常是很費(fèi)時(shí)間的。這樣，經(jīng)常需要能夠和現(xiàn)存無(wú)線網(wǎng)絡(luò)通信并且還能夠和新的無(wú)線網(wǎng)絡(luò)通信的無(wú)線終端。另外，隨著無(wú)線計(jì)算機(jī)數(shù)據(jù)網(wǎng)絡(luò)的快速增長(zhǎng)，經(jīng)常需要具有能夠和這些網(wǎng)絡(luò)通信的無(wú)線終端，以允許用戶瀏覽互聯(lián)網(wǎng)或者收發(fā)電子郵件。另外，和不同的無(wú)線系統(tǒng)同時(shí)通信也可能是有用的，例如，這樣可以使用戶可以在無(wú)線數(shù)據(jù)網(wǎng)絡(luò)上查看電子郵件，同時(shí)在2G無(wú)線網(wǎng)絡(luò)上進(jìn)行語(yǔ)音電話呼叫。
這種無(wú)線系統(tǒng)通常使用不同的時(shí)間基準(zhǔn)。例如，2G GSM網(wǎng)絡(luò)使用其中幀具有4.615ms的持續(xù)時(shí)間、并且將每幀劃分為8個(gè)時(shí)隙的時(shí)間基準(zhǔn)。但是，3G WCDMA網(wǎng)絡(luò)使用其中幀具有10ms的持續(xù)時(shí)間并且將每幀劃分為15個(gè)時(shí)隙的時(shí)間基準(zhǔn)。無(wú)論移動(dòng)終端是以一個(gè)無(wú)線系統(tǒng)操作、還是同時(shí)以兩個(gè)或多個(gè)無(wú)線系統(tǒng)操作，在移動(dòng)終端中的事件都必須是精確定時(shí)的，而且應(yīng)該關(guān)于每一無(wú)線系統(tǒng)是同步的。
而且，為保持便攜性，無(wú)線終端通常由電池供電，其中在重新充電之間的時(shí)間是最大電流(current draw)的反函數(shù)。因?yàn)樾枰试S用戶在重新充電之間對(duì)無(wú)線終端操作盡可能長(zhǎng)的時(shí)間，所以電源管理成為一個(gè)很重要的考慮因素。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的第一方面，提供了一種數(shù)字基帶處理器。此數(shù)字基帶處理器包括第一模塊，其需要得自系統(tǒng)振蕩器的第一時(shí)鐘信號(hào)，所述第一模塊提供第一指示信號(hào)，該指示信號(hào)具有指示需要第一時(shí)鐘信號(hào)的第一狀態(tài)和指示不需要第一時(shí)鐘信號(hào)的第二狀態(tài)；第二模塊，其需要得自系統(tǒng)振蕩器的第二時(shí)鐘信號(hào)，所述第二模塊提供第二指示信號(hào)，該指示信號(hào)具有指示需要第二時(shí)鐘信號(hào)的第一狀態(tài)和指示不需要第二時(shí)鐘信號(hào)的第二狀態(tài)；電源管理電路，其響應(yīng)于第一和第二指示信號(hào)，以在當(dāng)?shù)谝恢甘拘盘?hào)處于第二狀態(tài)以及第二指示信號(hào)處于第二狀態(tài)時(shí)停用(disable)系統(tǒng)振蕩器，以及其響應(yīng)于起動(dòng)(enable)信號(hào)，以起動(dòng)系統(tǒng)振蕩器。
根據(jù)本發(fā)明的另一方面，提供了一種涉及數(shù)字基帶處理器的操作的方法。所述方法包括接收來(lái)自第一模塊的第一指示信號(hào)，其中該第一模塊需要得自系統(tǒng)振蕩器的第一時(shí)鐘信號(hào)，第一指示信號(hào)具有指示需要第一時(shí)鐘信號(hào)的第一狀態(tài)和指示不需要第一時(shí)鐘信號(hào)的第二狀態(tài)；接收來(lái)自第二模塊的第二指示信號(hào)，其中該第二模塊需要得自系統(tǒng)振蕩器的第二時(shí)鐘信號(hào)，第二指示信號(hào)具有指示需要第二時(shí)鐘信號(hào)的第一狀態(tài)和指示不需要第二時(shí)鐘信號(hào)的第二狀態(tài)；當(dāng)?shù)谝恢甘拘盘?hào)處于第二狀態(tài)并且第二指示信號(hào)處于第二狀態(tài)時(shí)，停用系統(tǒng)振蕩器；以及當(dāng)包括第一模塊和第二模塊的組中的至少一個(gè)需要系統(tǒng)振蕩器輸出時(shí)，起動(dòng)系統(tǒng)振蕩器。
根據(jù)本發(fā)明的再一方面，提供了一種用于無(wú)線應(yīng)用的基帶處理器。所述基帶處理器包括第一模塊，其需要得自系統(tǒng)振蕩器的第一時(shí)鐘信號(hào)，所述第一模塊提供第一指示信號(hào)，該指示信號(hào)具有指示需要第一時(shí)鐘信號(hào)的第一狀態(tài)和指示不需要第一時(shí)鐘信號(hào)的第二狀態(tài)；第二模塊，其需要得自系統(tǒng)振蕩器的第二時(shí)鐘信號(hào)，所述第二模塊提供第二指示信號(hào)，該指示信號(hào)具有指示需要第二時(shí)鐘信號(hào)的第一狀態(tài)和指示不需要第二時(shí)鐘信號(hào)的第二狀態(tài)；以及電源管理電路，其用于在當(dāng)?shù)谝恢甘拘盘?hào)處于第二狀態(tài)時(shí)阻塞第一時(shí)鐘信號(hào)到第一模塊的通過(guò)，以及在當(dāng)?shù)诙甘拘盘?hào)處于第二狀態(tài)時(shí)阻塞第二時(shí)鐘信號(hào)到第二模塊的通過(guò)；以及當(dāng)?shù)谝恢甘咎幱诘谝粻顟B(tài)時(shí)允許第一時(shí)鐘信號(hào)的通過(guò)，以及當(dāng)?shù)诙甘拘盘?hào)處于第一狀態(tài)時(shí)允許第二時(shí)鐘信號(hào)通過(guò)。
根據(jù)本發(fā)明的另一方面，提供了一種涉及用于無(wú)線應(yīng)用的基帶處理器的操作的方法。所述方法包括接收來(lái)自第一模塊的第一指示信號(hào)，其中該第一模塊需要得自系統(tǒng)振蕩器的第一時(shí)鐘信號(hào)，第一指示信號(hào)具有指示需要第一時(shí)鐘信號(hào)的第一狀態(tài)和指示不需要第一時(shí)鐘信號(hào)的第二狀態(tài)；接收來(lái)自第二模塊的第二指示信號(hào)，其中該第二模塊需要得自系統(tǒng)振蕩器的第二時(shí)鐘信號(hào)，第二指示信號(hào)具有指示需要第二時(shí)鐘信號(hào)的第一狀態(tài)和指示不需要第二時(shí)鐘信號(hào)的第二狀態(tài)；以及當(dāng)?shù)谝恢甘拘盘?hào)處于第二狀態(tài)時(shí)阻塞第一時(shí)鐘信號(hào)到第一模塊的通過(guò)，以及當(dāng)?shù)诙甘拘盘?hào)處于第二狀態(tài)時(shí)阻塞第二時(shí)鐘信號(hào)到第二模塊的通過(guò)；以及在當(dāng)?shù)谝恢甘拘盘?hào)處于第一狀態(tài)時(shí)允許第一時(shí)鐘信號(hào)到第一模塊的通過(guò)，以及當(dāng)?shù)谝恢甘拘盘?hào)處于第一狀態(tài)時(shí)允許第二時(shí)鐘信號(hào)到第二模塊的通過(guò)。
根據(jù)本發(fā)明的再一方面，提供了用于無(wú)線應(yīng)用的基帶處理器。所述基帶處理器包括第一模塊，其需要得自系統(tǒng)振蕩器的第一時(shí)鐘信號(hào)，所述第一模塊提供第一指示信號(hào)，該指示信號(hào)具有指示需要第一時(shí)鐘信號(hào)的第一狀態(tài)和指示不需要第一時(shí)鐘信號(hào)的第二狀態(tài)；電源管理電路，其響應(yīng)于第一指示信號(hào)，以在當(dāng)?shù)谝恢甘拘盘?hào)處于第二狀態(tài)時(shí)停用系統(tǒng)振蕩器，以及其響應(yīng)于起動(dòng)信號(hào)，以起動(dòng)系統(tǒng)振蕩器。
根據(jù)本發(fā)明的再一方面，提供了一種涉及用于無(wú)線應(yīng)用的基帶處理器的操作的方法。所述方法包括接收來(lái)自第一模塊的第一指示信號(hào)，其中該第一模塊需要得自系統(tǒng)振蕩器的第一時(shí)鐘信號(hào)，第一指示信號(hào)具有指示需要第一時(shí)鐘信號(hào)的第一狀態(tài)和指示不需要第一時(shí)鐘信號(hào)的第二狀態(tài)；當(dāng)?shù)谝恢甘拘盘?hào)處于第二狀態(tài)時(shí)停用系統(tǒng)振蕩器，以及當(dāng)?shù)谝荒K需要系統(tǒng)振蕩器時(shí)起動(dòng)系統(tǒng)振蕩器。


在附圖中圖1是根據(jù)本發(fā)明一個(gè)實(shí)施例的通信處理器的方框圖；圖2是方框圖，示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的圖1的通信處理器中的定時(shí)及事件處理器；圖3是方框圖，示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的圖2的定時(shí)及事件處理器中的序列器；圖4是根據(jù)本發(fā)明一個(gè)實(shí)施例的適于用在序列器中的指令格式的實(shí)例；圖5是方框圖，示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的定時(shí)及事件處理器的功能；圖6是方框圖，示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的在直接存儲(chǔ)器訪問(wèn)控制器和定時(shí)及事件處理器之間的接口；圖7是方框圖，示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的用于使用定時(shí)及事件處理器的直接存儲(chǔ)器訪問(wèn)傳輸?shù)姆椒ǖ膶?shí)例；圖8是方框圖，示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的與定時(shí)及事件處理器的外部總線接口；圖9A是根據(jù)本發(fā)明一個(gè)實(shí)施例的分?jǐn)?shù)N時(shí)鐘分頻器(Fractional-Nclock divider)的實(shí)例的方框圖；圖9B是示意圖，示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的由分?jǐn)?shù)N時(shí)鐘分頻器產(chǎn)生的經(jīng)過(guò)校準(zhǔn)的時(shí)鐘和相位補(bǔ)償；圖10是根據(jù)本發(fā)明一個(gè)實(shí)施例的絕對(duì)計(jì)數(shù)器和可設(shè)置的周期性觸發(fā)產(chǎn)生器的方框圖；
圖11A是根據(jù)本發(fā)明一個(gè)實(shí)施例的抽點(diǎn)打印(snapshot)有限狀態(tài)機(jī)的方框圖；圖11B是根據(jù)本發(fā)明的一個(gè)實(shí)施例的圖11A的抽點(diǎn)打印有限狀態(tài)機(jī)的操作的流程圖；圖12是方框圖，示出了根據(jù)本發(fā)明一個(gè)實(shí)施例的圖2的定時(shí)及事件處理器中的時(shí)鐘及電源控制模塊；圖13A是根據(jù)本發(fā)明一個(gè)實(shí)施例的時(shí)鐘產(chǎn)生模塊的示意圖；圖13B是根據(jù)本發(fā)明一個(gè)實(shí)施例的時(shí)鐘分配模塊的示意圖；圖14A是根據(jù)本發(fā)明一個(gè)實(shí)施例的時(shí)鐘門模塊的示意圖；圖14B是根據(jù)本發(fā)明一個(gè)實(shí)施例的示出了如圖14A所示的寄存器內(nèi)容的表；以及圖15是根據(jù)本發(fā)明一個(gè)實(shí)施例的示出了振蕩器電源關(guān)閉需求的方框圖。
具體實(shí)施例方式
無(wú)線終端可能包括無(wú)線單元，數(shù)字基帶處理器，用戶接口和電池?；鶐幚砥骺赡馨ㄓ糜趫?zhí)行信號(hào)處理算法和其它復(fù)雜計(jì)算的數(shù)字信號(hào)處理器，以及用于執(zhí)行控制功能和相對(duì)簡(jiǎn)單計(jì)算的微控制器。由無(wú)線終端中的基帶處理器執(zhí)行的很多任務(wù)需要精確定時(shí)。例如，在無(wú)線通信網(wǎng)絡(luò)中，在無(wú)線信道上的行動(dòng)被以指定的精確度安排在給定時(shí)間發(fā)生。專用的定時(shí)及事件處理器(TEP)可能用來(lái)達(dá)成這種定時(shí)精確性。例如，TEP可能負(fù)責(zé)用來(lái)產(chǎn)生定時(shí)信號(hào)、安排事件、產(chǎn)生到處理器的中斷、啟動(dòng)在其它模塊中的操作、以及產(chǎn)生用于芯片外電路(比如無(wú)線單元)的控制信號(hào)。TEP可能和數(shù)字信號(hào)處理器、微控制器、和基帶處理器的其它組件協(xié)同操作，以控制在無(wú)線終端中的所有定時(shí)和事件。
有時(shí)需要同時(shí)和幾個(gè)不同的無(wú)線系統(tǒng)通信。例如，通信處理器可能和諸如藍(lán)牙網(wǎng)絡(luò)的無(wú)線數(shù)據(jù)網(wǎng)絡(luò)通信，來(lái)監(jiān)控用戶用于新電子郵件的電子郵件帳號(hào)，并且同時(shí)監(jiān)控用于新的語(yǔ)音電話呼叫的無(wú)線CDMA網(wǎng)絡(luò)的尋呼信道。通常，通信處理器與其通信的不同的無(wú)線系統(tǒng)使用不同的時(shí)間基準(zhǔn)。TEP可能通過(guò)使用共同的參考時(shí)鐘作為時(shí)間基準(zhǔn)來(lái)安排用于無(wú)線系統(tǒng)的事件，以便安排用于通信處理器與其通信的任何無(wú)線系統(tǒng)的事件。
在圖1中示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的基帶通信處理器100的方框圖。在圖1中示出的處理器包括兩個(gè)處理核心(core)。數(shù)字信號(hào)處理器(DSP)核心102可能用來(lái)執(zhí)行通信處理器100的數(shù)字信號(hào)處理功能，比如，和單元搜索、信號(hào)的相關(guān)、信道編碼和解碼相關(guān)聯(lián)的處理。很多其它信號(hào)處理功能也可能由DSP核心102執(zhí)行。在于2000年11月16日公開的公開號(hào)為WO 00/687783的PCT公開文件中公開了適于用在本發(fā)明實(shí)施例中的DSP核心的一個(gè)實(shí)例。但是，應(yīng)該了解可能使用很多其它類型的數(shù)字信號(hào)處理器，而且本發(fā)明不限于任何特定的數(shù)字信號(hào)處理器。微控制器單元(MCU)104處理核心可能用來(lái)執(zhí)行用于通信處理器100的控制代碼，比如協(xié)議堆棧指令的執(zhí)行。適于用在本發(fā)明中的可從商業(yè)渠道獲得的MCU的一個(gè)實(shí)例是A由Advanced RISC Machine，Ltd.出售的RM7TDMI核心。但是，應(yīng)該了解可以使用很多其它類型的微控制器，并且本發(fā)明并不限于任何特定的微控制器。
通信處理器100還包括系統(tǒng)存儲(chǔ)器106。系統(tǒng)存儲(chǔ)器106可能是靜態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器(SRAM)，或者任何其它類型的易失型或非易失型存儲(chǔ)器，比如動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器(DRAM)、同步動(dòng)態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器(SDRAM)、或鐵電隨機(jī)訪問(wèn)存儲(chǔ)器(FRAM)。DSP核心102和MCU104使用共同的存儲(chǔ)器映射(memory map)。因此，這些處理器可能共享到系統(tǒng)存儲(chǔ)器106的訪問(wèn)，并且可能通過(guò)系統(tǒng)存儲(chǔ)器106來(lái)彼此通信。
在圖1中示出的每一組件可能實(shí)現(xiàn)為單一的集成電路或多個(gè)集成電路。在一些實(shí)施例中，在單一芯片上制造整個(gè)通信處理器100。應(yīng)該認(rèn)可本發(fā)明并不限于這個(gè)方面。
直接存儲(chǔ)器訪問(wèn)(DMA)控制器134和136被提供來(lái)來(lái)促進(jìn)在通信處理器100中的數(shù)據(jù)傳輸。DMA控制器134和136允許在器件和存儲(chǔ)器(例如，系統(tǒng)存儲(chǔ)器106)之間進(jìn)行無(wú)處理器干預(yù)的存儲(chǔ)器的直接傳輸?？赡軐MA通道分配給器件，以允許那些器件請(qǐng)求DMA傳輸。通道設(shè)置可能由DSP核心102和MCU104確定。雖然兩個(gè)處理器都可能訪問(wèn)每一DMA通道，但是用于一組通道的通道設(shè)置可能由DSP核心102來(lái)控制，并且用于另一組通道的通道設(shè)置可能由MCU核心104來(lái)控制。同樣，DMA控制器134可能控制用于由DSP核心102設(shè)置的通道的DMA傳輸，而DMA控制器136可能控制用于由MCU104設(shè)置的通道的DMA傳輸。
DSP核心102可能包括等級(jí)1(L1)指令高速緩沖存儲(chǔ)器144和L1數(shù)據(jù)高速緩沖存儲(chǔ)器146，以當(dāng)訪問(wèn)高速緩沖存儲(chǔ)器的數(shù)據(jù)時(shí)提供的低等待時(shí)間(latency)。DSP核心102可能具有兩個(gè)和L1數(shù)據(jù)高速緩沖存儲(chǔ)器146連接的數(shù)據(jù)總線、和L1指令高速緩沖存儲(chǔ)器144連接的指令總線、以及和高速緩沖存儲(chǔ)器144和146連接的DMA總線。等級(jí)2(L2)存儲(chǔ)器148可能是用于由DSP核心102使用的專用SRAM。存儲(chǔ)器148可能可以由DMA控制器134訪問(wèn)。存儲(chǔ)器148可能還可以由MCU104、DMA控制器136、以及外部應(yīng)用處理器接口(EAPI)142訪問(wèn)。
系統(tǒng)總線接口單元(SBIU)132執(zhí)行總線橋接(bridging)功能。例如，SBIU132可能作為非對(duì)稱縱橫開關(guān)(asymmetric crossbar switch)的功能，其把來(lái)自DSP核心102、DMA控制器134、MCU104、DMA控制器136、和外部應(yīng)用處理器接口142的請(qǐng)求路由到合適的系統(tǒng)資資源(比如L1高速緩沖存儲(chǔ)器144、L1高速緩沖存儲(chǔ)器146、L2存儲(chǔ)器148和其它系統(tǒng)資源)。SBIU132允許在各個(gè)總線之間的并行和同時(shí)的數(shù)據(jù)傳輸。
人機(jī)界面(MMI)模塊150提供到通信處理器100的硬件用戶接口，并且可以通過(guò)PBUS總線128訪問(wèn)。MMI150模塊可能包括到通信處理器100的通用I/O(GPIO)管腳的接口。該管腳可能用于包括接口到無(wú)線單元和其它外圍設(shè)備的多種目。其它的MMI模塊可能包括顯示屏幕接口、串行端口接口、通用異步收發(fā)信機(jī)接口(UART)、USB接口、以及可能包括在其中嵌入了通信處理器100的無(wú)線終端的唯一序列號(hào)的用戶識(shí)別模塊(SIM)。在MMI150中還可能包括許多其它接口模塊。
內(nèi)務(wù)處理模塊執(zhí)行多種用于通信處理器152的內(nèi)務(wù)處理功能，并且可以通過(guò)PBUS總線128訪問(wèn)。這種功能包括監(jiān)視定時(shí)器(WDT)，其在沒有服務(wù)的情況下在通信處理器中的軟件死鎖事件中暫停時(shí)間(time out)并且產(chǎn)生復(fù)位；通用定時(shí)器，其可能用來(lái)產(chǎn)生用于通用定時(shí)功能的觸發(fā)器；以及IRQ控制器，其用于管理到DSP核心102和MCU104的中斷。
無(wú)線系統(tǒng)模塊154提供到在通信處理器100外部的無(wú)線系統(tǒng)組件的接口，并且可通過(guò)PBUS總線128訪問(wèn)。例如，無(wú)線系統(tǒng)模塊154可能包括CS端口，其是到模擬基帶芯片的控制串行端口接口，以及到頻率合成器的接口。
DSP外圍設(shè)備和DSP核心102一起執(zhí)行多種數(shù)字信號(hào)處理功能，并且可通過(guò)DPBUS總線110訪問(wèn)。DSP外圍設(shè)備可能包括，例如，協(xié)處理器接口162，BS端口164，標(biāo)記I/O166，高速記錄器168，密碼引擎170和DSP IRQ控制器172。
數(shù)據(jù)可能在通信處理器的多種組件之間、以及在通信處理器和芯片外設(shè)備之間使用一個(gè)或多個(gè)總線傳輸。每一總線可能是并行或串行總線。另外，每一總線可能是單向的或雙向的。另外，每一總線可能包括地址總線、數(shù)據(jù)總線和控制總線中的任何一個(gè)。在圖1中示出的通信處理器100的總線設(shè)置包括多個(gè)總線系統(tǒng)。在下面一般的描述每一總線系統(tǒng)的功能。對(duì)本領(lǐng)域普通技術(shù)人員來(lái)說(shuō)，在圖1中示出的總線設(shè)置上可以做出多種更改，修正和改進(jìn)，并且這些都包括在本發(fā)明的精神和范圍之內(nèi)。
SYSL2總線108連結(jié)在SBIU132與L2存儲(chǔ)器148的接口之間。在MCU104、系統(tǒng)DMA控制器136、DSP DMA控制器134、和DSP102之間共享存儲(chǔ)器144。DPBUS總線110是DSP外圍設(shè)備總線，并且與多種DSP外圍設(shè)備(比如可能是基帶串行端口的BS端口164，協(xié)處理器接口162，標(biāo)記I/O166，高速記錄器158，密碼引擎170和DSPIRQ控制器172)接口。在MCU104、系統(tǒng)DMA控制器136、和DSP DMA控制器134之間共享到DPBUS總線110的訪問(wèn)。DSP核心102可能還通過(guò)SBIU132訪問(wèn)DPBUS總線110。DSPBUS總線112是用于DSP核心102到PBUS總線128、系統(tǒng)存儲(chǔ)器106、和EBUS總線100的接口。DABUS總線114用作到SBIU132的DSP DMA控制器接口。DMABUS總線116是系統(tǒng)DMA控制器136與在PBUS總線128、RBUS總線118、和EBUS總線120上的資源之間的接口。RBUS總線118是到系統(tǒng)存儲(chǔ)器106的接口。在MCU104、系統(tǒng)DMA控制器136、DSPDMA控制器134、和DSP核心102之間共享到RBUS總線118的訪問(wèn)。EBUS總線120用作到位于通信處理器100外部的快速存儲(chǔ)器和SRAM的接口。SBUS總線112是用于MCU104的主系統(tǒng)總線。EAPI總線124用作從通信處理器100外部的應(yīng)用處理器到通信處理器100的資源的接口。EABUS總線140是在EAPI142與在通信處理器100外部的應(yīng)用處理器之間的接口。應(yīng)該認(rèn)可不是必需提供外部應(yīng)用處理器。CBUS總線126是到外部協(xié)處理器的接口。PBUS總線128是外圍設(shè)備總線，其作為無(wú)線系統(tǒng)外圍設(shè)備154、內(nèi)務(wù)處理外圍設(shè)備152、以及MMI外圍設(shè)備150到MCU104、系統(tǒng)DMA控制器136、DSP DMA控制器134、和DSP核心102的接口。
因?yàn)榈街T如PBUS總線128和RBUS總線118的一些總線的訪問(wèn)由多個(gè)組件共享，因此提供了總線仲裁器130a，130b和130c來(lái)管理到這些總線的訪問(wèn)。
通信處理器100包括定時(shí)及事件處理器(TEP)138，其可能用來(lái)安排用于通信處理器100的事件。這種事件可能包括例如，I/O管腳的設(shè)置和清除，產(chǎn)生到DSP核心102和MCU104的中斷，以及啟動(dòng)在TEP138和通信處理器100的其它模塊之間的DMA存儲(chǔ)器傳輸。TEP138通過(guò)DPBUS總線110和通信處理器100的其它模塊連接，并且還和DSP DMA控制器134以及DSP IRQ控制器172連接。
在TEP138中，不同無(wú)線系統(tǒng)時(shí)間基準(zhǔn)被轉(zhuǎn)換為統(tǒng)一的時(shí)間基準(zhǔn)，并且不特定于任何無(wú)線系統(tǒng)。使用統(tǒng)一的事件基準(zhǔn)，事件被安排為對(duì)時(shí)間上一個(gè)絕對(duì)點(diǎn)的觸發(fā)器。通過(guò)使用高精確度的自由運(yùn)行(free-running)快時(shí)鐘作為校準(zhǔn)參考，TEP138產(chǎn)生校準(zhǔn)慢時(shí)鐘作為用于統(tǒng)一時(shí)間基準(zhǔn)的參考，以獲得校準(zhǔn)慢時(shí)鐘的長(zhǎng)時(shí)間穩(wěn)定性。通過(guò)從自由運(yùn)行的慢時(shí)鐘中移去時(shí)鐘脈沖來(lái)產(chǎn)生用作統(tǒng)一時(shí)間基準(zhǔn)的時(shí)鐘的校準(zhǔn)慢時(shí)鐘。這會(huì)引入相位誤差，其是為獲得精確的定時(shí)信號(hào)而加以補(bǔ)償?shù)摹?duì)于自由運(yùn)行慢時(shí)鐘的每一時(shí)鐘周期計(jì)算相位補(bǔ)償。相位補(bǔ)償由自由運(yùn)行快時(shí)鐘的時(shí)鐘周期的數(shù)量來(lái)表達(dá)，并且和校準(zhǔn)慢時(shí)鐘一起用來(lái)提供精確的定時(shí)。其中一個(gè)特征是即使關(guān)閉自由運(yùn)行的快時(shí)鐘，仍然保持相位補(bǔ)償值。這個(gè)特征將在下面詳細(xì)描述。
圖5是表現(xiàn)TEP138的功能的實(shí)例的示意圖。TEP138可以設(shè)置并且清除GPIO管腳，以控制和外部器件的接口。TEP138可能還和系統(tǒng)DMA控制器136以及DSP DMA控制器134通信，以起動(dòng)DMA通道。而且，使用專用DMA通道516，TEP138可能從任何存儲(chǔ)器映射的位置中讀出或?qū)懭耄试STEP138和諸如無(wú)線系統(tǒng)154的其它模塊通信，例如，使用頻率合成器接口154a來(lái)對(duì)頻率合成器編程。TEP138可能與和DSP及MSU IRQ控制器506的接口，以產(chǎn)生用于每一處理核心的中斷，允許處理核心通過(guò)從TEP138接收的中斷來(lái)在當(dāng)它不被需要時(shí)進(jìn)入空閑狀態(tài)，以及當(dāng)需要它時(shí)退出空閑狀態(tài)。按照下述方式，所有的TEP功能都可以被精確定時(shí)和安排。
圖2是根據(jù)本發(fā)明的一個(gè)實(shí)施例的TEP結(jié)構(gòu)138的實(shí)例的方框圖。TEP138可能用作用于通信處理器100的定時(shí)及安排機(jī)制。在無(wú)線系統(tǒng)的操作中，所有無(wú)線控制事件在被安排的時(shí)間發(fā)生，并且需要精確的定時(shí)。在通信處理器100的操作過(guò)程中的某些特定時(shí)間中，特別在無(wú)線通信應(yīng)用中，可能不需要MCU104和DSP核心102來(lái)執(zhí)行任何處理功能，并且可能進(jìn)入空閑模式或“睡眠”模式。在這個(gè)模式中，不再需要對(duì)處理核心計(jì)時(shí)，由此允許振蕩器的電源關(guān)閉。通信處理器100可能嵌入無(wú)線終端中，并且可能由電池供電。當(dāng)不需要時(shí)，通過(guò)使處理器空閑或關(guān)閉振蕩器的電源來(lái)節(jié)約電源可以延長(zhǎng)到需要電池重新充電的時(shí)間。但是，在使處理核心空閑之前，它們可能指示TEP138何時(shí)它們需要重新啟動(dòng)的時(shí)間。
TEP138可能包括多個(gè)序列器202a-202n，其通常的功能是執(zhí)行由TEP138使用的指令，以執(zhí)行特定于時(shí)間的行動(dòng)。TEP138還包括存儲(chǔ)器206，其可能是，例如，靜態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器(SRAM)。序列器202a-202n可能使用存儲(chǔ)器206來(lái)存儲(chǔ)代碼和數(shù)據(jù)。存儲(chǔ)器訪問(wèn)解決器(resolver)208處理來(lái)自序列器202a-202n和DPBUS總線110的引入的存儲(chǔ)器訪問(wèn)請(qǐng)求。DPBUS總線接口模塊210提供在TEP138中的系統(tǒng)時(shí)鐘和DPBUS總線時(shí)鐘域之間的橋接。DPBUS總線接口模塊210將在下面更詳細(xì)的描述。TEP138進(jìn)一步包括時(shí)鐘校準(zhǔn)模塊212，其可能用于在TEP中的統(tǒng)一時(shí)間基準(zhǔn)的時(shí)鐘校準(zhǔn)。時(shí)鐘校準(zhǔn)模塊212將在下面更詳細(xì)的討論。TEP138可能還包括由序列器202a-202n使用的絕對(duì)計(jì)數(shù)器214，以達(dá)到定時(shí)的目的。絕對(duì)計(jì)數(shù)器214將在下面更詳細(xì)的討論。TEP138可能包括I/O沖突解決器204，用于解決從序列器202a-202n接收的沖突信號(hào)。I/O沖突解決器204將在下面更詳細(xì)的討論。將在下面更詳細(xì)討論的時(shí)鐘及電源控制模塊216，用于當(dāng)可能時(shí)關(guān)閉系統(tǒng)時(shí)鐘的電源。
序列器202a-202n可能是諸如RISC處理器的處理器，其具有專用的指令設(shè)置，并且可能同時(shí)提供用于多個(gè)無(wú)線系統(tǒng)的定時(shí)。就是說(shuō)，序列器202a-202n可能產(chǎn)生信號(hào)來(lái)設(shè)置并清除GPIO管腳、以信號(hào)通知(signal)DMA控制器，并且產(chǎn)生用于DSP核心102和MCU104的中斷?？赡芴峁┬蛄衅鱽?lái)執(zhí)行用于被同時(shí)支持的每一無(wú)線系統(tǒng)的指令。通過(guò)提供用于每一無(wú)線系統(tǒng)的兩個(gè)或多個(gè)序列器，可能獲得改進(jìn)的性能。例如，在本發(fā)明的一個(gè)實(shí)施例中，為被同時(shí)支持的每一無(wú)線系統(tǒng)提供兩個(gè)序列器。在這個(gè)設(shè)置中，一個(gè)序列器可能執(zhí)行指令，并且另一個(gè)序列器裝載指令。應(yīng)該認(rèn)可單一的序列器也能夠支持多個(gè)無(wú)線系統(tǒng)?？赡軐儆趦蓚€(gè)不同無(wú)線系統(tǒng)的指令裝載到單一的序列器。但是，因?yàn)閷儆诘谝粺o(wú)線系統(tǒng)的指令的執(zhí)行時(shí)間可能和屬于第二無(wú)線系統(tǒng)的另一指令的執(zhí)行時(shí)間重疊，因此使用單一的序列器無(wú)法達(dá)成真正的同時(shí)。因?yàn)檫@些指令是由單一序列器按照順序來(lái)執(zhí)行的，因此它們不能同時(shí)執(zhí)行。但是，應(yīng)該認(rèn)可不是必需為每一無(wú)線系統(tǒng)使用兩個(gè)序列器。每個(gè)無(wú)線系統(tǒng)可以使用一個(gè)序列器，或者對(duì)每一無(wú)線系統(tǒng)使用三個(gè)或多個(gè)序列器。和無(wú)線系統(tǒng)處理無(wú)關(guān)的附加序列器可能用于提供通用定時(shí)。例如，附加序列器可能用來(lái)安排與更新在無(wú)線終端的顯示屏幕上的時(shí)鐘有關(guān)的事件。在一些實(shí)施例中，TEP138包括用于被同時(shí)支持的每一無(wú)線系統(tǒng)的兩個(gè)序列器和一個(gè)附加序列器。
使用多個(gè)序列器允許通信處理器100同時(shí)和一些不同的無(wú)線系統(tǒng)通信，盡管這些無(wú)線系統(tǒng)使用不同的定時(shí)這個(gè)事實(shí)。例如，無(wú)線終端可能監(jiān)控GSM網(wǎng)絡(luò)的尋呼通道，而且同時(shí)從無(wú)線LAN、藍(lán)牙網(wǎng)絡(luò)、或其它802.11b網(wǎng)絡(luò)接收數(shù)據(jù)。類似的，具有包括多個(gè)序列器的通信處理器的無(wú)線終端，在啟動(dòng)時(shí)，可能同時(shí)執(zhí)行用于2G GSM網(wǎng)絡(luò)和3GWCDMA網(wǎng)絡(luò)的小區(qū)搜索。
如上所述，TEP138可以設(shè)置并且清除GPIO管腳，起動(dòng)DMA通道，產(chǎn)生中斷，并且執(zhí)行時(shí)鐘校準(zhǔn)。但是，兩個(gè)或多個(gè)序列器可能肯定(assert)沖突信號(hào)。例如，一個(gè)序列器可能肯定用于特定I/O管腳的設(shè)置信號(hào)，而不同的序列器在同一時(shí)間肯定用于相同管腳的清除信號(hào)。如圖2所示的I/O沖突解決器204，處理這種沖突。I/O沖突解決器204包括解決沖突的規(guī)則。例如，一個(gè)規(guī)則可能是任何清除信號(hào)優(yōu)先于設(shè)置信號(hào)?？赡墚a(chǎn)生例外，以通報(bào)沖突的軟件處理，并且可能將中斷發(fā)送到處理核心。對(duì)于中斷和DMA通道的起動(dòng)(enable)來(lái)說(shuō)，可能簡(jiǎn)單地把沖突信號(hào)組合在一起，例如，使用邏輯OR操作。
如圖2所示的存儲(chǔ)器206，通過(guò)與DPBUS總線110接口的DPBUS總線接口210可能能夠訪問(wèn)到處理器。根據(jù)本發(fā)明的一個(gè)實(shí)施例，存儲(chǔ)器206是26比特寬并且是多端口的，從而允許由序列器202a-202n和DPBUS總線110同時(shí)訪問(wèn)。可能基于在TEP138中的序列器的數(shù)量來(lái)選擇為存儲(chǔ)器206提供的讀取和寫入端口的數(shù)量。例如，可能為每一序列器提供一個(gè)讀取端口和一個(gè)寫入端口。但是，大量的端口將消耗在芯片上的空間，并且可能需要更多數(shù)量的指令解碼器。另一種選擇，可能需要對(duì)每一序列器提供一個(gè)指令解碼器。另外，似乎不可能在相同的時(shí)鐘周期中所有序列器都將需要存儲(chǔ)器訪問(wèn)。因此，可能基于被同時(shí)支持的無(wú)線系統(tǒng)的數(shù)量來(lái)選擇用于存儲(chǔ)器206的讀取端口的數(shù)量。例如，為每一個(gè)被支持的無(wú)線系統(tǒng)提供一個(gè)讀取端口。因?yàn)閷懭朐L問(wèn)比讀取訪問(wèn)發(fā)生的次數(shù)少，因此可以提供少于讀取端口的寫入端口?？赡芑谌魏螛?biāo)準(zhǔn)來(lái)選擇用于存儲(chǔ)器206的端口的數(shù)量，并且本發(fā)明不限于任何用于存儲(chǔ)器206的端口的特定數(shù)量。
如上所述，存儲(chǔ)器訪問(wèn)解決器208處理從序列器202a-202n和DPBUS總線110到存儲(chǔ)器206的引入訪問(wèn)請(qǐng)求。存儲(chǔ)器訪問(wèn)解決器208還處理沖突，例如，在訪問(wèn)請(qǐng)求比讀取端口多的情況下。例如，存儲(chǔ)器訪問(wèn)解決器208可能通過(guò)基于循環(huán)(round-robin)方案對(duì)請(qǐng)求區(qū)分優(yōu)先權(quán)來(lái)處理這種情況。在這種循環(huán)方案中，可能使用移回(shift-back)寄存器來(lái)確定優(yōu)先權(quán)。在一個(gè)實(shí)施例中，當(dāng)發(fā)生用于存儲(chǔ)器訪問(wèn)的沖突時(shí)，寄存器被移位。在另一實(shí)施例中，移回寄存器可能在由任何序列器進(jìn)行的每一個(gè)存儲(chǔ)器訪問(wèn)時(shí)被移位。但是，應(yīng)該認(rèn)可可能使用很多其它處理請(qǐng)求沖突的方法。
DPBUS總線接口模塊210提供在TEP138之內(nèi)的系統(tǒng)時(shí)鐘和DPBUS總線時(shí)鐘域之間的橋接。DPBUS接口模塊210還處理在DPBUS總線110和內(nèi)部TEP總線之間的16/32比特接口。
在圖8中示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的DPBUS總線接口模塊210的方框圖。如上所述，DPBUS總線接口210執(zhí)行在DPBUS總線時(shí)鐘和系統(tǒng)時(shí)鐘之間的時(shí)鐘間同步?？赡苁褂糜糜谙嗷ネ降耐浇粨Q(handshaking)信號(hào)來(lái)控制把每一時(shí)鐘域分開。DPBUS協(xié)議FSM802處理到DPBUS的同步交換信號(hào)。TEP訪問(wèn)FSM804處理到內(nèi)部TEP總線的同步交換信號(hào)。
圖3是示出了根據(jù)本發(fā)明的實(shí)施例的序列器202a結(jié)構(gòu)的實(shí)例的方框圖。序列器202a可能是流水線處理器，其包括取出，解碼和執(zhí)行階段。指令解碼器328將從多路復(fù)用器342接收的指令解碼。將指令從TEP138的存儲(chǔ)器206中取出?？赡茉贒SP核心102和MCU104的控制下，將序列器指令裝載到TEP138的存儲(chǔ)器206中。多路復(fù)用器342可能將和指令相關(guān)聯(lián)的數(shù)據(jù)導(dǎo)向寄存器326。存儲(chǔ)在寄存器326中的數(shù)據(jù)可能是要在寫入和修改操作中被寫入的數(shù)據(jù)，或可能是要從讀取操作中檢索的數(shù)據(jù)。序列器202a可能進(jìn)一步包括DMA控制模塊348，其用于與DMA控制器134和DMA控制器136接口。序列器202a可能包括多個(gè)用來(lái)設(shè)置DMA通道的DMA寄存器(例如，302，304，306，308，310)。序列器202a可能包括時(shí)鐘預(yù)變換(pre-scale)模塊346，其用來(lái)產(chǎn)生時(shí)間記號(hào)(time tick)來(lái)增加delta定時(shí)器336。序列器控制模塊334處理序列器的整體操作，并且將在下面詳細(xì)描述。
圖4示出了可由序列器202a-202n執(zhí)行的指令的格式的實(shí)例。
指令400包括標(biāo)識(shí)指令類型的六比特操作代碼字段402。四比特?cái)?shù)據(jù)字段404可能包括需要處理指令的數(shù)據(jù)。例如，設(shè)置通用I/O(GPIO)管腳的指令可能包括標(biāo)識(shí)要被設(shè)置的GPIO管腳的數(shù)據(jù)字段?？赡苓x擇性的將擴(kuò)展字段406用作數(shù)據(jù)字段404的八比特?cái)U(kuò)展。如果和指令相關(guān)聯(lián)的數(shù)據(jù)對(duì)于四比特?cái)?shù)據(jù)字段來(lái)說(shuō)過(guò)大，則可能使用擴(kuò)展字段406來(lái)防止溢出。Delta時(shí)間字段408可能用來(lái)指示在執(zhí)行指令之前的時(shí)間延遲。Delta時(shí)間字段408可能指示在執(zhí)行先前指令之后和在執(zhí)行當(dāng)前指令(也就是，指令400)之前的等待時(shí)間。
在指令由指令解碼器328解碼之后，如圖3所示，delta定時(shí)器336可能用來(lái)對(duì)指示在指令中delta時(shí)間字段的等待時(shí)間來(lái)定時(shí)。當(dāng)時(shí)間延遲達(dá)到在delta定時(shí)器336中的時(shí)間時(shí)，指令可能由執(zhí)行單元330來(lái)執(zhí)行?；赿elta定時(shí)的指令的執(zhí)行可能允許序列器執(zhí)行基于時(shí)間的功能，就是說(shuō)，安排在特定時(shí)間發(fā)生的功能。例如，序列器可以產(chǎn)生定時(shí)的中斷到處理核心102和104(圖1)，以允許處理器在沒有被使用時(shí)進(jìn)入空閑狀態(tài)，并且可以產(chǎn)生定時(shí)的中斷來(lái)在合適的時(shí)間退出這些空閑狀態(tài)。序列器指令可能控制管腳的設(shè)置，以控制外部器件，并且可能打開或關(guān)閉無(wú)線單元的電源。序列器指令還可能在特定時(shí)間起動(dòng)DMA通道。
如圖3所示，時(shí)鐘預(yù)變換模塊346用來(lái)產(chǎn)生時(shí)間標(biāo)記，以使delta定時(shí)器336遞增。時(shí)鐘預(yù)變換模塊346執(zhí)行系統(tǒng)時(shí)鐘的時(shí)鐘分頻，以產(chǎn)生時(shí)間標(biāo)記。為了節(jié)省能量，需要使用盡可能低的頻率，而且仍然提供足夠的定時(shí)精確度，以與無(wú)線系統(tǒng)進(jìn)行操作。因?yàn)闀r(shí)鐘頻率取決于無(wú)線系統(tǒng)的定時(shí)，因此時(shí)鐘預(yù)變換模塊346可以通過(guò)在2和64之間的任何預(yù)變換值來(lái)分頻系統(tǒng)時(shí)鐘。預(yù)變換值可能存儲(chǔ)在寄存器314中。
根據(jù)本發(fā)明的一個(gè)實(shí)施例設(shè)置的序列器指令的一個(gè)實(shí)例在表1中給出。
表1


有時(shí)可能需要在同一時(shí)間設(shè)置或清除兩個(gè)或多個(gè)I/O管腳。雖然序列器指令設(shè)置可能提供用于設(shè)置或清除I/O管腳的指令，但是這種指令是按順序執(zhí)行的而不是同時(shí)執(zhí)行的。為了在同一時(shí)間設(shè)置或清除兩個(gè)或多個(gè)管腳，可能將設(shè)置和清除指令與一個(gè)特定信號(hào)同步。例如，如果管腳GPIOA和管腳GPIOB需要被同時(shí)設(shè)置，則序列器可能將這些指令同步到GPSigA。之后，序列器可能首先執(zhí)行設(shè)置GPIOA的指令，之后執(zhí)行設(shè)置GPIOB的指令。在執(zhí)行使得兩個(gè)管腳同時(shí)被設(shè)置的觸發(fā)GPSigA指令前，這些管腳實(shí)際上沒有被設(shè)置。
當(dāng)由序列器執(zhí)行長(zhǎng)等待指令時(shí)，使用長(zhǎng)等待比較模塊340。當(dāng)在給定的時(shí)間量里沒有接下來(lái)的指令要由序列器執(zhí)行時(shí)，則執(zhí)行長(zhǎng)等待指令。長(zhǎng)等待指令允許系統(tǒng)時(shí)鐘關(guān)閉電源，并且允許序列器使用慢時(shí)鐘來(lái)定時(shí)，以節(jié)省能量。
長(zhǎng)等待比較模塊340比較在長(zhǎng)等待指令中指示的等待時(shí)間和絕對(duì)計(jì)數(shù)器214的值(圖2)，其將在下文中詳細(xì)描述。等待時(shí)間可能是24比特值，這樣需要使用八比特delta時(shí)間字段、八比特?cái)U(kuò)展字段、四比特?cái)?shù)據(jù)字段、和六比特操作代碼字段的四比特。長(zhǎng)等待比較模塊340接收來(lái)自24比特絕對(duì)計(jì)數(shù)器214的輸入并且將這個(gè)值與來(lái)自長(zhǎng)等待指令的24比特等待時(shí)間比較。當(dāng)這些值匹配時(shí)，序列器可執(zhí)行下一個(gè)指令。長(zhǎng)等待比較模塊340還輸出可被TEP138的時(shí)鐘及電源控制模塊216使用的空閑信息，以確定序列器是否執(zhí)行長(zhǎng)等待指令，從而系統(tǒng)時(shí)鐘可能在所有序列器處于空閑狀態(tài)時(shí)關(guān)閉電源。
如果振蕩器已經(jīng)被關(guān)閉，則PreAbs32寄存器338用來(lái)確定打開振蕩器電源的時(shí)間。PreAbs32寄存器指示打開振蕩器的電源的絕對(duì)時(shí)間點(diǎn)，此時(shí)間點(diǎn)允許振蕩器在完成執(zhí)行當(dāng)前長(zhǎng)等待指令和開始執(zhí)行下一個(gè)指令之前，有足夠的時(shí)間穩(wěn)定下來(lái)。
序列器控制模塊334控制程序流程，并且處理用于序列器202a-202n的中斷。序列器控制模塊334基于程序計(jì)數(shù)器寄存器322的內(nèi)容向存儲(chǔ)器請(qǐng)求指令。程序計(jì)數(shù)器寄存器322擁有下一個(gè)要被執(zhí)行的指令的地址。序列器控制模塊334可能通過(guò)線344從中斷選擇器332接收中斷，其中該中斷選擇器可能從多個(gè)中斷資源中選擇最高優(yōu)先權(quán)的中斷請(qǐng)求。當(dāng)接收了中斷時(shí)，可能設(shè)置在寄存器316中的中斷起動(dòng)比特，并且將中斷向量的地址裝載到寄存器318。序列器跳躍到寄存器318中的中斷向量的地址，并且繼續(xù)從那里開始執(zhí)行。
當(dāng)序列器接收硬件復(fù)位或執(zhí)行終止(Die)指令時(shí)，序列器進(jìn)入空閑狀態(tài)。使用軟復(fù)位來(lái)指示序列器取出第一指令，并且開始執(zhí)行指令。當(dāng)序列器接收軟復(fù)位或中斷時(shí)，它可能繼續(xù)進(jìn)行正常執(zhí)行。如果序列器接收軟復(fù)位，則將序列器將要跳躍到并開始執(zhí)行的地址保存在寄存器320中。如果序列器接收到中斷，將序列器將要跳躍到并開始執(zhí)行的中斷向量的地址保存在寄存器318中。
DMA寄存器302，304，306，308和310由序列器使用，以存儲(chǔ)DMA通道設(shè)置信息。例如，這些DMA寄存器可能存儲(chǔ)源地址，目標(biāo)地址和要被傳輸?shù)谋忍氐臄?shù)量。DMA控制模塊348與DSPDMA控制器134(圖1)和系統(tǒng)DMA控制器136接口，以啟動(dòng)DMA傳輸。
圖6示出了在TEP138和DMA控制器134之間的接口的實(shí)例。一個(gè)DMA通道可能由TEP138專用，并且可能不被其它資源使用。例如，將通道0分配為TEP使用，盡管可以使用任何DMA通道。序列器202a-202n可能通過(guò)執(zhí)行指令使用固定的通道(例如，如在表1的序列器指令設(shè)置中所示的DataMoveE指令)來(lái)啟動(dòng)DMA傳輸。DataMoveE指令從DMA寄存器302，304，306，308和310中檢索DMA通道設(shè)置信息，并且復(fù)制信息到DMA控制器134的內(nèi)部RAM604。一些序列器可能同時(shí)請(qǐng)求到專用DMA通道的訪問(wèn)。請(qǐng)求解決器有限狀態(tài)機(jī)(FSM)218處理這些同時(shí)的請(qǐng)求。例如，請(qǐng)求解決器FSM218可能使用循環(huán)優(yōu)先權(quán)方案來(lái)準(zhǔn)予DMA通道訪問(wèn)序列器202a-202n。當(dāng)準(zhǔn)予訪問(wèn)時(shí)，將DMA寄存器的值復(fù)制到DMA控制器的存儲(chǔ)器604，并且請(qǐng)求解決器FSM218設(shè)置通道起動(dòng)標(biāo)記，以起動(dòng)專用的DMA通道。當(dāng)完成DMA傳輸時(shí)，DMA控制器134返回中斷到請(qǐng)求解決器FSM218。而且，在使用時(shí)，請(qǐng)求解決器FSM218可能肯定DRReqSysClk標(biāo)記(沒有示出)來(lái)，以證系統(tǒng)時(shí)鐘在DMA傳輸過(guò)程中電源沒有被關(guān)閉。
如上述參考圖6所示的，圖7示意性的示出了TEP啟動(dòng)的DMA傳輸?shù)囊粋€(gè)實(shí)例。首先，TEP138使用專用通道發(fā)送通道設(shè)置信息到DMA控制器134，并且發(fā)送通道起動(dòng)信號(hào)到DMA控制器134。DMA控制器134完成數(shù)據(jù)傳輸，并且產(chǎn)生指示數(shù)據(jù)傳輸完成的中斷到TEP138。
在圖2中示出的時(shí)鐘校準(zhǔn)單元212用來(lái)校準(zhǔn)通信處理器100的慢時(shí)鐘。通信處理器100可能以諸如13MHz的頻率從系統(tǒng)時(shí)鐘和以諸如32KHz的頻率從自由運(yùn)行慢時(shí)鐘來(lái)接收時(shí)鐘信號(hào)。而諸如系統(tǒng)時(shí)鐘的高頻時(shí)鐘對(duì)于通信處理器100處理核心的計(jì)時(shí)來(lái)說(shuō)可能是必需的，當(dāng)處理核心處于空閑狀態(tài)并且不需要由高頻時(shí)鐘計(jì)時(shí)時(shí)，慢時(shí)鐘可能用于定時(shí)控制，以保存能量。TEP138可能從慢時(shí)鐘中得出系統(tǒng)定時(shí)。由TEP138處理的定時(shí)事件是基于慢時(shí)鐘的時(shí)間和與慢時(shí)鐘周期的時(shí)間相關(guān)的delta時(shí)間(在系統(tǒng)時(shí)鐘周期中計(jì)數(shù))。系統(tǒng)振蕩器可能在不被通信處理器100的任何模塊需要時(shí)關(guān)閉電源，并且當(dāng)系統(tǒng)時(shí)鐘需要用于下一個(gè)安排的操作時(shí)，可依靠慢時(shí)鐘來(lái)啟動(dòng)系統(tǒng)時(shí)鐘的電源。系統(tǒng)振蕩器的電源關(guān)閉將在下面更詳細(xì)的描述。
慢時(shí)鐘并不是和高頻時(shí)鐘一樣精確，并且對(duì)溫度波動(dòng)更為敏感。這樣，可以校準(zhǔn)慢時(shí)鐘來(lái)保證所需的精確度?？梢允褂孟到y(tǒng)時(shí)鐘或通過(guò)無(wú)線接收的無(wú)線系統(tǒng)的定時(shí)來(lái)校準(zhǔn)慢時(shí)鐘。如果系統(tǒng)時(shí)鐘用于校準(zhǔn)，則可能在慢時(shí)鐘周期的所選數(shù)量上對(duì)系統(tǒng)時(shí)鐘周期的數(shù)量計(jì)數(shù)。如果來(lái)自無(wú)線系統(tǒng)的定時(shí)用于校準(zhǔn)，則可能在慢時(shí)鐘周期的所選數(shù)量上對(duì)無(wú)線系統(tǒng)時(shí)鐘周期的數(shù)量(通過(guò)無(wú)線接收)計(jì)數(shù)。
為了保存能量，否則該能量會(huì)被使用頻率合成器或VCO來(lái)校準(zhǔn)慢時(shí)鐘所消耗，可以通過(guò)從自由運(yùn)行的慢時(shí)鐘移去時(shí)鐘周期來(lái)校準(zhǔn)慢時(shí)鐘，以提供經(jīng)過(guò)校準(zhǔn)的慢時(shí)鐘。就是說(shuō)，可能將低于自由運(yùn)行的慢時(shí)鐘的期望頻率的頻率選作經(jīng)過(guò)校準(zhǔn)的時(shí)鐘頻率(例如，在32KHz慢時(shí)鐘情況中的31kHz)，并且可能通過(guò)從自由運(yùn)行的慢時(shí)鐘信號(hào)中移去時(shí)鐘脈沖來(lái)產(chǎn)生經(jīng)過(guò)校準(zhǔn)的時(shí)鐘信號(hào)。自由運(yùn)行的慢時(shí)鐘可能由分?jǐn)?shù)N時(shí)鐘分頻器來(lái)調(diào)整，其周期性地從自由運(yùn)行的慢時(shí)鐘中移去時(shí)鐘周期。在從自由運(yùn)行的慢時(shí)鐘中移去時(shí)鐘周期的周期取決于特定分?jǐn)?shù)和模數(shù)值，并且還取決于從慢時(shí)鐘和系統(tǒng)時(shí)鐘的比較中所獲得的信息。例如，如果在移去時(shí)鐘周期的周期是九個(gè)慢時(shí)鐘周期，則為每九個(gè)沒有校準(zhǔn)的慢時(shí)鐘周期產(chǎn)生八個(gè)經(jīng)過(guò)校準(zhǔn)的慢時(shí)鐘周期。
但是，從自由運(yùn)行的慢時(shí)鐘中移去時(shí)鐘周期會(huì)把相位誤差引入到經(jīng)過(guò)校準(zhǔn)的慢時(shí)鐘。這種相位誤差由經(jīng)過(guò)校準(zhǔn)的慢時(shí)鐘并非是真實(shí)周期性的事實(shí)引起。例如，假定從自由運(yùn)行的50kHz時(shí)鐘產(chǎn)生40kHz的經(jīng)過(guò)校準(zhǔn)的慢時(shí)鐘。50kHz時(shí)鐘每20μs具有上升沿。就是說(shuō)，50kHz時(shí)鐘在20μs，40μs，60μs，80μs，100μs，120μs等具有上升沿。可能通過(guò)周期性的移去周期來(lái)產(chǎn)生40kHz的經(jīng)過(guò)校準(zhǔn)的慢時(shí)鐘。這樣，經(jīng)過(guò)校準(zhǔn)的慢時(shí)鐘將在20μs，40μs，60μs，100μs，120μs等具有上升沿。經(jīng)過(guò)校準(zhǔn)的慢時(shí)鐘達(dá)到40kHz時(shí)鐘的平均數(shù)，就是說(shuō)，每秒40,000個(gè)時(shí)鐘前沿，但是它與真實(shí)的40kHz時(shí)鐘是不同相的。真實(shí)的40kHz時(shí)鐘每25μs就具有時(shí)鐘上升沿。例如，真實(shí)的40kHz時(shí)鐘將在25μs，50μs，75μs，100μs，125μs等具有時(shí)鐘上升沿。這樣，在經(jīng)過(guò)校準(zhǔn)的40KHz時(shí)鐘中的上升沿和在真實(shí)的40KHz時(shí)鐘中的上升沿在不同時(shí)間發(fā)生，并且使用相位補(bǔ)償，以解決在經(jīng)過(guò)校準(zhǔn)的慢時(shí)鐘和相同頻率的真實(shí)時(shí)鐘之間的相位差，這將在下面描述。
圖9A和9B分別示出了根據(jù)本發(fā)明實(shí)施例的具有相位補(bǔ)償和顯示相位補(bǔ)償?shù)亩〞r(shí)圖表的分?jǐn)?shù)N時(shí)鐘分頻器的實(shí)現(xiàn)。分?jǐn)?shù)遞增寄存器902存儲(chǔ)快時(shí)鐘周期與自由運(yùn)行32kHz時(shí)鐘周期的比率，并且用作到加法器904的一個(gè)輸入。相位補(bǔ)償寄存器906是一個(gè)累加器，其累加器904的輸出，并且用作到模數(shù)運(yùn)算器912的一個(gè)輸入。模數(shù)寄存器908存儲(chǔ)由比較器914和在相位補(bǔ)償寄存器906中的上10比特比較的值。比較器914用作到AND門910的輸入，并且控制自由運(yùn)行的32kHz時(shí)鐘是否通過(guò)門910。模數(shù)寄存器908是到模數(shù)運(yùn)算器912的第二輸入。模數(shù)運(yùn)算器912計(jì)算用來(lái)當(dāng)設(shè)置比較器時(shí)使相位補(bǔ)償寄存器906遞增的模數(shù)值。
在操作中，當(dāng)在寄存器906中的值達(dá)到在模數(shù)寄存器908中的值時(shí)，設(shè)置比較器914的輸出，這樣禁止門910的輸出。像可以看到的那樣，累加相位補(bǔ)償?shù)牧?也就是，寄存器906的值)并且線性增加每一自由運(yùn)行的32kHz時(shí)鐘周期。當(dāng)累加器達(dá)到模數(shù)寄存器908時(shí)，門控關(guān)閉(gate off)自由運(yùn)行的32kHz時(shí)鐘輸入直到下一個(gè)時(shí)鐘周期。之后通過(guò)來(lái)自模數(shù)運(yùn)算器912的計(jì)算的模數(shù)值，相位補(bǔ)償累加器返轉(zhuǎn)(wrap around)。
如上所述，移去時(shí)鐘脈沖把相位誤差引入到經(jīng)過(guò)校準(zhǔn)的時(shí)鐘信號(hào)中。相位誤差來(lái)自以下事實(shí)，即，如圖9B所示的具有移去的脈沖的經(jīng)過(guò)校準(zhǔn)的慢時(shí)鐘具有與相同頻率的自由運(yùn)行的時(shí)鐘發(fā)生在不同時(shí)間的時(shí)鐘沿。如在圖9B中的波形932所示，相位誤差隨著每一慢時(shí)鐘周期而增加，直到移去脈沖并且之后返回到零。在沒有相位補(bǔ)償?shù)那闆r中，這些相位誤差可能在無(wú)線系統(tǒng)中產(chǎn)生定時(shí)誤差。通過(guò)使用經(jīng)過(guò)校準(zhǔn)的慢時(shí)鐘和表示相位誤差的相位補(bǔ)償信號(hào)，可以以經(jīng)過(guò)校準(zhǔn)的慢時(shí)鐘達(dá)成精確定時(shí)。
這樣，當(dāng)經(jīng)過(guò)校準(zhǔn)的時(shí)鐘信號(hào)用于驅(qū)動(dòng)絕對(duì)計(jì)數(shù)器214時(shí)，通過(guò)使用在相位補(bǔ)償寄存器906中計(jì)算的相位補(bǔ)償來(lái)補(bǔ)償在經(jīng)過(guò)校準(zhǔn)的時(shí)鐘信號(hào)中的相位誤差。參考在上面使用50kHz自由運(yùn)行的慢時(shí)鐘和40kHz經(jīng)過(guò)校準(zhǔn)的慢時(shí)鐘討論的實(shí)例，假定安排在40kHz時(shí)鐘信號(hào)的第三個(gè)上升沿發(fā)生事件。如上面所述，在真實(shí)的40kHz時(shí)鐘中，第三上升沿發(fā)生在75μs。但是，在經(jīng)過(guò)校準(zhǔn)的40kHz時(shí)鐘中，第三上升沿發(fā)生在60μs。這樣，經(jīng)過(guò)校準(zhǔn)的慢時(shí)鐘和真實(shí)的40KHz時(shí)鐘異相15μs。當(dāng)經(jīng)過(guò)校準(zhǔn)的慢時(shí)鐘在60μs到達(dá)第三上升沿時(shí)，將在被安排事件的執(zhí)行之前添加在系統(tǒng)時(shí)鐘周期中計(jì)算的另外15μs延遲。以這種方式，序列器對(duì)校準(zhǔn)的時(shí)鐘信號(hào)補(bǔ)償了調(diào)整的頻率。
有時(shí)因?yàn)槔缈焖贉囟炔▌?dòng)而不能達(dá)到慢時(shí)鐘的足夠的頻率穩(wěn)定性。但是，仍然需要產(chǎn)生經(jīng)過(guò)校準(zhǔn)的慢時(shí)鐘信號(hào)，以驅(qū)動(dòng)絕對(duì)計(jì)數(shù)器和定時(shí)長(zhǎng)等待指令的執(zhí)行。在這種形勢(shì)中，可能使用系統(tǒng)時(shí)鐘的頻分。例如，時(shí)鐘分頻器FSM916可能將系統(tǒng)時(shí)鐘分頻為經(jīng)過(guò)校準(zhǔn)的慢時(shí)鐘。
在圖2中示出的絕對(duì)計(jì)數(shù)器214可能由經(jīng)過(guò)校準(zhǔn)的慢時(shí)鐘來(lái)計(jì)時(shí)。在圖10中更詳細(xì)的示出了絕對(duì)計(jì)數(shù)器214。在一個(gè)實(shí)施例中，在執(zhí)行長(zhǎng)等待指令來(lái)確定何時(shí)等待周期截止時(shí)，絕對(duì)計(jì)數(shù)器214可能是24比特計(jì)數(shù)器，并且可能由序列器202a-202n使用。例如，序列器202a-202n可能比較絕對(duì)計(jì)數(shù)器214的值和長(zhǎng)等待指令的等待時(shí)間，以確定何時(shí)等待時(shí)間截止。
提供兩個(gè)周期性觸發(fā)產(chǎn)生器1002和1004，并且它們可能由于多種目的，比如觸發(fā)中斷或觸發(fā)抽點(diǎn)打印。抽點(diǎn)打印是慢時(shí)鐘相對(duì)系統(tǒng)時(shí)鐘的測(cè)量，或者慢時(shí)鐘相對(duì)通過(guò)無(wú)線接收的無(wú)線系統(tǒng)的定時(shí)的測(cè)量，其可用于慢時(shí)鐘的校準(zhǔn)。抽點(diǎn)打印包括對(duì)在給定數(shù)量的慢時(shí)鐘周期中的系統(tǒng)時(shí)鐘周期的數(shù)量計(jì)數(shù)。
圖11A和11B分別示出了用于獲得抽點(diǎn)打印的方框圖和狀態(tài)轉(zhuǎn)換圖。抽點(diǎn)打印可能由一些不同的輸入來(lái)啟動(dòng)。例如，基于在任何序列器的寄存器文件中SeqCtrl寄存器312(圖3)中的設(shè)置比特，抽點(diǎn)打印可能由絕對(duì)計(jì)數(shù)器的兩個(gè)周期性觸發(fā)器的任一個(gè)啟動(dòng)，或者由在兩個(gè)處理核心中任一個(gè)上運(yùn)行的軟件來(lái)啟動(dòng)。
當(dāng)啟動(dòng)抽點(diǎn)打印時(shí)，肯定校準(zhǔn)信號(hào)來(lái)防止系統(tǒng)時(shí)鐘的電源關(guān)閉。之后，抽點(diǎn)打印FSM1108進(jìn)入設(shè)置狀態(tài)1103，在該狀態(tài)中它等待接收指示系統(tǒng)時(shí)鐘振蕩器的電源沒有關(guān)閉的SysClkOk信號(hào)1110。當(dāng)接收了SysClkOk信號(hào)1110時(shí)，抽點(diǎn)打印FSM1108進(jìn)入抽點(diǎn)打印狀態(tài)1105，在該狀態(tài)中在慢時(shí)鐘周期數(shù)量期間對(duì)系統(tǒng)時(shí)鐘周期的數(shù)量計(jì)數(shù)。慢時(shí)鐘周期的數(shù)量在是可以進(jìn)行軟件設(shè)置的TCLR寄存器1112中指定。在TCLR寄存器1112中指定的時(shí)鐘周期的數(shù)量由慢時(shí)鐘周期計(jì)數(shù)器1114計(jì)數(shù)之后，產(chǎn)生中斷，并且抽點(diǎn)打印FSM1108進(jìn)入讀回狀態(tài)1107。當(dāng)抽點(diǎn)打印1108在讀回狀態(tài)1107中時(shí)，系統(tǒng)時(shí)鐘周期計(jì)數(shù)器1116對(duì)于處理核心來(lái)說(shuō)是通過(guò)DPBUS總線接口210可讀的，以更新慢時(shí)鐘校準(zhǔn)需要的任何寄存器。在讀取計(jì)數(shù)器1116之后，抽點(diǎn)打印FSM1108返回空閑狀態(tài)1101。
在圖2中示出了時(shí)鐘及電源控制模塊216。當(dāng)沒有使用TEP138的某些模塊時(shí)，可能門控關(guān)閉到這些模塊的時(shí)鐘信號(hào)來(lái)節(jié)省能量。如果一個(gè)或多個(gè)序列器執(zhí)行長(zhǎng)等待指令并且沒有其它模塊需要使用系統(tǒng)時(shí)鐘，則時(shí)鐘及電源控制模塊216可確定長(zhǎng)等待指令的持續(xù)時(shí)間是否足夠長(zhǎng)，以允許系統(tǒng)時(shí)鐘的電源關(guān)閉。
圖12是時(shí)鐘及電源控制模塊216的方框圖。諸如存儲(chǔ)器訪問(wèn)解決器208和DMA請(qǐng)求解決器218的一些TEP模塊，可能需要使用系統(tǒng)模塊，并且可能分別通過(guò)信號(hào)1206和1208來(lái)指示時(shí)鐘及電源控制模塊216需要系統(tǒng)時(shí)鐘。可能通過(guò)外部資源來(lái)提供外部信號(hào)，ReqSysClk1210，以指示一個(gè)或多個(gè)TEP外部的模塊需要使用系統(tǒng)時(shí)鐘。何時(shí)提供ReqSysClk信號(hào)的確定將在下面更詳細(xì)的討論。在執(zhí)行慢時(shí)鐘的校準(zhǔn)時(shí)，由時(shí)鐘校準(zhǔn)模塊來(lái)肯定校準(zhǔn)信號(hào)1212，并且請(qǐng)求系統(tǒng)時(shí)鐘保持有效。
每一序列器202a-202n可能通過(guò)Set-Reset觸發(fā)器(SRFF)1218來(lái)指示時(shí)鐘及電源控制模塊216需要系統(tǒng)時(shí)鐘。SRFF1218的Q輸出是TEPReqSysClk信號(hào)1216。每一不需要系統(tǒng)時(shí)鐘的序列器通過(guò)AND門1222來(lái)肯定KillSysClk信號(hào)。當(dāng)沒有序列器需要系統(tǒng)時(shí)鐘時(shí)，SRFF1218進(jìn)入復(fù)位狀態(tài)，并且信號(hào)1216沒有被肯定。如果任何序列器需要使用系統(tǒng)時(shí)鐘，則它通過(guò)OR門1224來(lái)聲明肯定Restart SystemOscillator信號(hào)。作為回應(yīng)，SRFF1218進(jìn)入設(shè)置狀態(tài)，并且信號(hào)1216被肯定。考慮到下一個(gè)指令的安排執(zhí)行時(shí)間和振蕩器的必要預(yù)熱時(shí)間，PreAbs32寄存器338可能用來(lái)存儲(chǔ)振蕩器保持電源關(guān)閉的最新的時(shí)間。如果當(dāng)前時(shí)間小于在它的PreAbs32寄存器338中的時(shí)間，則序列器可能肯定KillSysOsc信號(hào)。如果當(dāng)前時(shí)間等于在它的PreAbs32寄存器338中的時(shí)間，則序列器可能肯定RestartSysOsc信號(hào)。在當(dāng)前時(shí)間等于長(zhǎng)等待指令的截止時(shí)間時(shí)，系統(tǒng)時(shí)鐘應(yīng)該是穩(wěn)定的。
電源打開序列器1226接收來(lái)自O(shè)R門1220的、指示是否任何TEP內(nèi)部或外部的模塊需要使用系統(tǒng)時(shí)鐘的輸入信號(hào)。如果這個(gè)信號(hào)被肯定，則電源打開序列器1226可能通過(guò)肯定SysOscOn信號(hào)1236來(lái)打開系統(tǒng)時(shí)鐘振蕩器。時(shí)鐘墊(clock pad)電源打開寄存器(CPPUR)1228存儲(chǔ)用于時(shí)鐘墊緩沖器的調(diào)整時(shí)間(settling time)，并且振蕩器預(yù)熱寄存器OWUR1230存儲(chǔ)用于振蕩器的預(yù)熱時(shí)間。當(dāng)從OR門1220到電源打開序列器1226的輸入信號(hào)被肯定時(shí)，F(xiàn)SM1234從零開始一個(gè)10比特計(jì)數(shù)器1232，并且肯定SysOscOn信號(hào)1236，使得系統(tǒng)振蕩器的電源打開。當(dāng)計(jì)數(shù)器1232到達(dá)在OWUR1230中指定的時(shí)間時(shí)，ClkBufOn信號(hào)1238被肯定，起動(dòng)時(shí)鐘墊緩沖器。當(dāng)計(jì)數(shù)器1232等于在OWUR1230中指定的時(shí)間加上在CCPUR1228中指定的時(shí)間時(shí)，SysClkGate信號(hào)1240被肯定，其指示系統(tǒng)時(shí)鐘振蕩器輸出有效，并且起動(dòng)AND門1242。AND門1242禁止系統(tǒng)時(shí)鐘振蕩器輸出直到振蕩器具有足夠時(shí)間穩(wěn)定下來(lái)。在達(dá)到在OWUR1230中指定的振蕩器預(yù)熱時(shí)間加上存儲(chǔ)在CPPUR1228中的時(shí)鐘墊電源打開延遲時(shí)間之后，振蕩器是穩(wěn)定的。當(dāng)?shù)竭_(dá)這個(gè)時(shí)間時(shí)，SysClkGate信號(hào)1240起動(dòng)AND門1242，并且允許來(lái)自振蕩器的時(shí)鐘信號(hào)通過(guò)門。
如上所述，時(shí)鐘及電源控制模塊216接收來(lái)自TEP138外部的資源的ReqSysClk信號(hào)。這個(gè)信號(hào)指示是否有諸如DSP核心102和MCU104的任何TEP138外部的模塊需要使用系統(tǒng)振蕩器。圖13A示出了時(shí)鐘信號(hào)如何在通信處理器100中產(chǎn)生。電源1300對(duì)系統(tǒng)振蕩器1301供電。如上面所述，電源可能由從TEP接收的SysOscOn信號(hào)來(lái)控制。這個(gè)信號(hào)可能用來(lái)控制振蕩器1301的電源是打開還是關(guān)閉。將振蕩器輸出輸入到墊緩沖放大器1303。緩沖放大器1303可能通過(guò)來(lái)自TEP的控制信號(hào)打開電源或關(guān)閉電源。將緩從沖放大器1303輸出的時(shí)鐘信號(hào)輸入到AND門1305。到門1305的第二輸入是從TEP138接收的SysClkGate信號(hào)，其在振蕩器的預(yù)熱時(shí)間里允許門控關(guān)閉振蕩器輸出。
將從門1305輸出的時(shí)鐘信號(hào)輸入到鎖相環(huán)(PLL)1307，其將時(shí)鐘信號(hào)乘以適于對(duì)DSP核心102計(jì)時(shí)的頻率。在DSP核心為空閑的情況中，可能不需要使用PLL1307來(lái)加倍時(shí)鐘信號(hào)，并且不將從門1305輸出的時(shí)鐘信號(hào)提供到PLL1307。多路復(fù)用器1309選擇來(lái)自PLL1307的加倍的時(shí)鐘信號(hào)或門1305的輸出。如圖13B所示，一些時(shí)鐘信號(hào)可能從多路復(fù)用器1309的輸出產(chǎn)生。首先，DCLK時(shí)鐘可被產(chǎn)生為PLL1307的輸出。DCLK時(shí)鐘可能用來(lái)對(duì)DSP核心102計(jì)時(shí)?？蓪]有經(jīng)過(guò)門的DCLK(nDCLK)時(shí)鐘1319輸入到AND門1311。當(dāng)DSP核心不需要DCLK時(shí)鐘時(shí)，可以使用AND門1311來(lái)門控關(guān)閉DCLK時(shí)鐘。之后，可能通過(guò)使用頻率分頻器1321來(lái)分頻DCLK時(shí)鐘，以產(chǎn)生DSCLK時(shí)鐘。頻率分頻器1321可能是軟件可編程的，并且可能將DCLK時(shí)鐘除以1或2。DSCLK時(shí)鐘可能用來(lái)對(duì)DSP子系統(tǒng)計(jì)時(shí)，其中該子系統(tǒng)包括DSP外圍設(shè)備和DSP DMA控制器134。當(dāng)不需要DSCLK時(shí)鐘時(shí)，可由AND門1313來(lái)門控關(guān)閉DSCLK時(shí)鐘。將沒有經(jīng)過(guò)門的DSCLk(nGDSCLK)時(shí)鐘1323提供到可編程的時(shí)鐘分頻器1325，其可能將它的輸入信號(hào)除以1和8之間的數(shù)字，以產(chǎn)生BCLK時(shí)鐘。BCLK時(shí)鐘可能用來(lái)驅(qū)動(dòng)通信處理器100的總線。當(dāng)不需要BCLK時(shí)鐘時(shí)，可由AND門1315門控關(guān)閉BCLK時(shí)鐘。MCLK時(shí)鐘可能和BCLK時(shí)鐘的頻率相同，并且可能用來(lái)對(duì)MCU104計(jì)時(shí)。可能當(dāng)不需要時(shí)由門1317門控關(guān)閉MCLK時(shí)鐘。
圖14A和14B示出了當(dāng)不需要圖13B中的時(shí)鐘信號(hào)時(shí)如何將其關(guān)閉。如圖14A所示，PLL1307加倍振蕩器輸出，以產(chǎn)生時(shí)鐘信號(hào)。時(shí)鐘分頻器1419可能執(zhí)行和圖13B中的時(shí)鐘分頻器1321和1325相同的操作。從時(shí)鐘分頻器1419輸出的時(shí)鐘信號(hào)可能是ngDCLK信號(hào)、nGDSCLK信號(hào)、以及nGDBCLK信號(hào)。之后將這些信號(hào)中的每一個(gè)導(dǎo)向多路復(fù)用器1309a-1309c中的一個(gè)，并且之后導(dǎo)向合適的AND門1311-1315。
寄存器1405是MCU睡眠(sleep)時(shí)鐘需求寄存器(MSCRR)。MSCRR寄存器1405，如圖14B所示，指示當(dāng)MCU睡眠或者處于空閑狀態(tài)時(shí)需要哪個(gè)時(shí)鐘。類似的，MCU有效時(shí)鐘需求寄存器(MACRR)寄存器1407存儲(chǔ)關(guān)于當(dāng)MCU有效時(shí)需要哪個(gè)時(shí)鐘的信息。由MCU104產(chǎn)生的MCU有效信號(hào)1427由多路復(fù)用器1423使用，以確定是否輸出MSCRR寄存器1405的內(nèi)容或MACRR寄存器1407的內(nèi)容。在MSCRR寄存器1405中的PLL旁路比特，當(dāng)設(shè)置時(shí)，其在MCU104處于睡眠時(shí)允許旁路PLL1307。因?yàn)镸CU104在空閑模式中時(shí)可能不需要被計(jì)時(shí)，因此，可能不需要PLL1307把振蕩器加倍到高頻來(lái)驅(qū)動(dòng)MCU104。這樣，可以通過(guò)旁路PLL1307達(dá)成能量節(jié)省。而且，在一些不需要高處理速度的情況中，DSP核心102和MCU104可能在沒有PLL加倍的情況下在輸入到通信處理器的系統(tǒng)時(shí)鐘上運(yùn)行。
類似于MCU104，提供了兩個(gè)DSP寄存器DSP睡眠時(shí)鐘需求寄存器(DSCRR)1401和DSP有效時(shí)鐘需求寄存器(DACRR)1403。寄存器1401和1403分別指示當(dāng)DSP核心102處于睡眠時(shí)需要哪個(gè)時(shí)鐘，以及在當(dāng)DSP核心102有效時(shí)需要哪個(gè)時(shí)鐘。由DSP核心102產(chǎn)生的DSP有效信號(hào)由多路復(fù)用器1421使用，以確定是否輸出DSCRR寄存器1401或DACRR寄存器1403的內(nèi)容。OR門1409，1411和1413結(jié)合MCU需求寄存器1405和1407、以及DSP需求寄存器1401和1403的輸出。AND門1415，1311，1313，1315和1317可能用來(lái)根據(jù)寄存器1401，1403，1405和1407的內(nèi)容來(lái)起動(dòng)或禁止對(duì)應(yīng)的時(shí)鐘信號(hào)。
除了當(dāng)在不需要某些時(shí)鐘信號(hào)時(shí)禁止它們來(lái)節(jié)省能量，系統(tǒng)時(shí)鐘振蕩器的電源可能關(guān)閉，使得當(dāng)沒有通信處理器100的模塊需要時(shí)鐘時(shí)不產(chǎn)生系統(tǒng)時(shí)鐘信號(hào)。圖15示出了如何關(guān)閉振蕩器的電源。DSP核心102和MCU核心104更新指示各個(gè)處理核心是否需要時(shí)鐘信號(hào)以及是否有任何外圍設(shè)備需要時(shí)鐘信號(hào)的寄存器1503。時(shí)鐘控制模塊1501監(jiān)控寄存器1503，以確定在通信處理器100中是否有任何模塊需要時(shí)鐘信號(hào)。如果都不需要這些時(shí)鐘信號(hào)，則時(shí)鐘控制模塊1501可能提供SysClkReq信號(hào)到TEP138。如上參考圖12所述的，之后TEP138可能做出決定是否關(guān)閉系統(tǒng)振蕩器的電源。以這種方式，可在需要時(shí)打開系統(tǒng)振蕩器的電源，并且當(dāng)不需要時(shí)關(guān)閉電源，以節(jié)省能量。
這樣就描述了本發(fā)明的多種實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)說(shuō)，可以做出多種改進(jìn)和修正。這樣，本發(fā)明的范圍并不意在限制到所示和所述的特定實(shí)施例。而是，本發(fā)明的范圍僅僅由附加的權(quán)利要求及其等價(jià)物所限制。
權(quán)利要求
1.一種用于無(wú)線應(yīng)用的基帶處理器，包括第一模塊，其需要得自系統(tǒng)振蕩器的第一時(shí)鐘信號(hào)，該第一模塊提供第一指示信號(hào)，該指示信號(hào)具有指示需要第一時(shí)鐘信號(hào)的第一狀態(tài)和指示不需要第一時(shí)鐘信號(hào)的第二狀態(tài)；第二模塊，其需要得自系統(tǒng)振蕩器的第二時(shí)鐘信號(hào)，該第二模塊提供第二指示信號(hào)，該指示信號(hào)具有指示需要第二時(shí)鐘信號(hào)的第一狀態(tài)和指示不需要第二時(shí)鐘信號(hào)的第二狀態(tài)；以及電源管理電路，其響應(yīng)于第一和第二指示信號(hào)，以當(dāng)?shù)谝恢甘拘盘?hào)處于第二狀態(tài)以及第二指示信號(hào)處于第二狀態(tài)時(shí)停用系統(tǒng)振蕩器，以及響應(yīng)于起動(dòng)信號(hào)，以起動(dòng)系統(tǒng)振蕩器。
2.如權(quán)利要求1所述的處理器，其中電源管理電路進(jìn)一步包括電路，其用于當(dāng)?shù)谝恢甘拘盘?hào)處于第二狀態(tài)時(shí)阻塞第一時(shí)鐘信號(hào)到第一模塊的通過(guò)，以及用于當(dāng)?shù)诙甘拘盘?hào)處于第二狀態(tài)時(shí)阻塞第二時(shí)鐘信號(hào)到第二模塊的通過(guò)。
3.如權(quán)利要求1所述的處理器，其中第二模塊包括定時(shí)及事件處理器，以及電源管理電路進(jìn)一步包括用于當(dāng)?shù)诙甘拘盘?hào)進(jìn)入它的第一狀態(tài)時(shí)起動(dòng)系統(tǒng)振蕩器的電路。
4.如權(quán)利要求1所述的處理器，其中電源管理電路響應(yīng)于接收到的中斷來(lái)起動(dòng)系統(tǒng)振蕩器。
5.如權(quán)利要求4所述的處理器，其中中斷是由用戶動(dòng)作來(lái)產(chǎn)生的。
6.如權(quán)利要求1所述的處理器，其中電源管理電路通過(guò)發(fā)送中斷到第一模塊來(lái)使得第一模塊退出空閑狀態(tài)。
7.如權(quán)利要求6所述的處理器，其中當(dāng)?shù)谝荒K退出空閑狀態(tài)時(shí)，第一模塊使得第一指示信號(hào)進(jìn)入第一狀態(tài)。
8.如權(quán)利要求1所述的處理器，其中電源管理電路通過(guò)發(fā)送中斷到第一模塊來(lái)使得第二模塊退出空閑狀態(tài)。
9.如權(quán)利要求8所述的處理器，其中第二模塊退出空閑狀態(tài)時(shí)，第二模塊使得第二指示信號(hào)進(jìn)入第一狀態(tài)。
10.如權(quán)利要求1所述的處理器，其中電源管理電路包括用于在起動(dòng)振蕩器之后的一個(gè)時(shí)間周期內(nèi)阻塞系統(tǒng)振蕩器輸出的電路。
11.如權(quán)利要求10所述的處理器，其中用于阻塞系統(tǒng)振蕩器的輸出的電路包括用于存儲(chǔ)時(shí)間周期作為振蕩器預(yù)熱時(shí)間的寄存器和用于確定何時(shí)振蕩器預(yù)熱時(shí)間截止的計(jì)數(shù)器。
12.如權(quán)利要求11所述的處理器，其中用于阻塞系統(tǒng)振蕩器的輸出的電路包括用于當(dāng)系統(tǒng)振蕩器預(yù)熱時(shí)間截止時(shí)允許系統(tǒng)振蕩器的輸出通過(guò)的裝置。
13.如權(quán)利要求1所述的處理器，進(jìn)一步包括定時(shí)及事件處理器，其用于產(chǎn)生用于關(guān)于第一和第二模塊的定時(shí)操作的定時(shí)及事件信號(hào)，該定時(shí)及事件處理器使用得自系統(tǒng)振蕩器的第三時(shí)鐘信號(hào)，以及提供第三指示信號(hào)，該指示信號(hào)具有指示不需要第三時(shí)鐘信號(hào)的第一狀態(tài)和指示需要第三時(shí)鐘信號(hào)的第二狀態(tài)，其中該定時(shí)及事件處理器接收得自慢時(shí)鐘振蕩器的第四時(shí)鐘信號(hào)，并且以及其中當(dāng)?shù)谌甘拘盘?hào)處于第二狀態(tài)時(shí)該定時(shí)及事件處理器繼續(xù)操作。
14.如權(quán)利要求13所述的處理器，其中當(dāng)包括第一模塊和第二模塊的組中的至少一個(gè)需要使用系統(tǒng)振蕩器時(shí)，定時(shí)及事件處理器通過(guò)把第三指示信號(hào)的狀態(tài)改變到第一狀態(tài)來(lái)在預(yù)先確定的時(shí)間起動(dòng)系統(tǒng)振蕩器。
15.如權(quán)利要求13所述的處理器，其中定時(shí)及事件處理器通過(guò)發(fā)送中斷到第一模塊來(lái)使得第一模塊退出空閑狀態(tài)。
16.如權(quán)利要求15所述的處理器，其中第一模塊退出空閑狀態(tài)時(shí)，第一模塊使得第一指示信號(hào)進(jìn)入第一狀態(tài)。
17.如權(quán)利要求13所述的處理器，其中定時(shí)及事件處理器通過(guò)發(fā)送中斷到第二模塊來(lái)使得第二模塊退出空閑狀態(tài)。
18.如權(quán)利要求17所述的處理器，其中第二模塊退出空閑狀態(tài)時(shí)，第二模塊使得第二指示信號(hào)進(jìn)入第一狀態(tài)。
19.如權(quán)利要求1所述的處理器，進(jìn)一步包括鎖相環(huán)電路，其用于由系統(tǒng)振蕩器產(chǎn)生的第三時(shí)鐘信號(hào)的頻率，以產(chǎn)生第一時(shí)鐘信號(hào)，以及；鎖相環(huán)旁路，其用于使得第三時(shí)鐘信號(hào)旁路鎖相環(huán)電路，當(dāng)?shù)谝恢甘拘盘?hào)處于第二狀態(tài)時(shí)用作第一時(shí)鐘信號(hào)。
20.如權(quán)利要求1所述的處理器，其中第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)具有相同頻率。
21.如權(quán)利要求1所述的處理器，其中第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)具有不同頻率。
22.如權(quán)利要求1所述的處理器，其中第一模塊包括第一處理單元，以及第二模塊包括第二處理單元。
23.如權(quán)利要求1所述的處理器，其中第一模塊包括第一處理單元，以及第二模塊包括第一處理單元的外圍器件。
24.如權(quán)利要求1所述的處理器，其中第一模塊包括第一處理單元，以及第二模塊包括直接存儲(chǔ)器訪問(wèn)控制器。
25.如權(quán)利要求1所述的處理器，其中第一模塊包括第一處理單元，以及第二模塊包括定時(shí)及事件處理器。
26.在用于無(wú)線應(yīng)用的基帶處理器中，一種方法包括接收來(lái)自第一模塊的第一指示信號(hào)，該第一模塊需要得自系統(tǒng)振蕩器的第一時(shí)鐘信號(hào)，第一指示信號(hào)具有指示需要第一時(shí)鐘信號(hào)的第一狀態(tài)和指示不需要第一時(shí)鐘信號(hào)的第二狀態(tài)；接收來(lái)自第二模塊的第二指示信號(hào)，該第二模塊需要得自系統(tǒng)振蕩器的第二時(shí)鐘信號(hào)，第二指示信號(hào)具有指示需要第二時(shí)鐘信號(hào)的第一狀態(tài)和指示不需要第二時(shí)鐘信號(hào)的第二狀態(tài)；當(dāng)?shù)谝恢甘拘盘?hào)處于第二狀態(tài)以及第二指示信號(hào)處于第二狀態(tài)時(shí)停用系統(tǒng)振蕩器；以及當(dāng)包括第一模塊和第二模塊的組中的至少一個(gè)需要系統(tǒng)振蕩器輸出時(shí)起動(dòng)系統(tǒng)振蕩器。
27.如權(quán)利要求26所述的方法，進(jìn)一步包括當(dāng)?shù)谝恢甘拘盘?hào)處于第二狀態(tài)時(shí)阻塞第一時(shí)鐘信號(hào)到第一模塊的通過(guò)，以及當(dāng)?shù)诙甘拘盘?hào)處于第二狀態(tài)時(shí)阻塞第二時(shí)鐘信號(hào)到第二模塊的通過(guò)的電路。
28.如權(quán)利要求26所述的方法，其中起動(dòng)系統(tǒng)振蕩器的動(dòng)作進(jìn)一步包括當(dāng)?shù)诙甘拘盘?hào)進(jìn)入它的第一狀態(tài)時(shí)起動(dòng)系統(tǒng)振蕩器。
29.如權(quán)利要求26所述的方法，其中起動(dòng)系統(tǒng)振蕩器的動(dòng)作進(jìn)一步包括響應(yīng)于接收中斷來(lái)起動(dòng)系統(tǒng)振蕩器。
30.如權(quán)利要求26所述的方法，其中起動(dòng)系統(tǒng)振蕩器的動(dòng)作進(jìn)一步包括通過(guò)使得將中斷提供到第一模塊來(lái)使得第一模塊退出空閑狀態(tài)。
31.如權(quán)利要求30所述的方法，進(jìn)一步包括在退出空閑狀態(tài)時(shí)，改變第一指示信號(hào)的狀態(tài)，以進(jìn)入第一狀態(tài)。
32.如權(quán)利要求50所述的方法，其中起動(dòng)系統(tǒng)振蕩器的動(dòng)作進(jìn)一步包括通過(guò)使得將中斷提供到第一模塊來(lái)使得第二模塊退出空閑狀態(tài)。
33.如權(quán)利要求32的方法，進(jìn)一步包括在退出空閑狀態(tài)時(shí)，改變第二指示信號(hào)的狀態(tài)，以進(jìn)入第一狀態(tài)。
34.如權(quán)利要求26所述的方法，其中停用系統(tǒng)振蕩器的動(dòng)作進(jìn)一步包括在起動(dòng)振蕩器之后的一個(gè)時(shí)間周期內(nèi)阻塞系統(tǒng)振蕩器的輸出。
35.如權(quán)利要求34所述的方法，其中阻塞系統(tǒng)振蕩器的輸出的動(dòng)作進(jìn)一步包括存儲(chǔ)時(shí)間周期作為振蕩器的預(yù)熱時(shí)間，以及使用計(jì)數(shù)器來(lái)確定振蕩器預(yù)熱時(shí)間何時(shí)截止。
36.如權(quán)利要求35所述的方法，其中阻塞系統(tǒng)振蕩器的輸出的動(dòng)作進(jìn)一步包括當(dāng)振蕩器預(yù)熱時(shí)間截止時(shí)允許系統(tǒng)振蕩器的輸出通過(guò)。
37.如權(quán)利要求36所述的方法，進(jìn)一步包括提供定時(shí)及事件處理器，其用于產(chǎn)生用于關(guān)于第一和第二模塊的定時(shí)操作的定時(shí)及事件信號(hào)，該定時(shí)及事件處理器使用得自系統(tǒng)振蕩器的第三時(shí)鐘信號(hào)，以及提供第三指示信號(hào)，該指示信號(hào)具有指示不需要第三時(shí)鐘信號(hào)的第一狀態(tài)和指示需要第三時(shí)鐘信號(hào)的第二狀態(tài)，以及其中該定時(shí)及事件處理器接收得自慢時(shí)鐘振蕩器的第四時(shí)鐘信號(hào)，以及所述方法進(jìn)一步包括當(dāng)?shù)谌甘拘盘?hào)處于第二狀態(tài)時(shí)使用第四時(shí)鐘信號(hào)來(lái)操作定時(shí)及事件處理器。
38.如權(quán)利要求37所述的方法，進(jìn)一步包括當(dāng)包括第一模塊和第二模塊的組中的至少一個(gè)需要使用系統(tǒng)振蕩器時(shí)，通過(guò)把第三指示信號(hào)的狀態(tài)改變到第一狀態(tài)來(lái)使得定時(shí)及事件處理器在精確的預(yù)先確定的時(shí)間起動(dòng)系統(tǒng)振蕩器。
39.如權(quán)利要求37所述的方法，進(jìn)一步包括通過(guò)發(fā)送中斷到第一模塊，使用定時(shí)及事件處理器來(lái)使得第一模塊退出空閑狀態(tài)。
40.如權(quán)利要求39所述的方法，進(jìn)一步包括在第一模塊退出空閑狀態(tài)時(shí)，使得第一指示信號(hào)進(jìn)入第一狀態(tài)。
41.如權(quán)利要求37所述的方法，進(jìn)一步包括通過(guò)發(fā)送將要提供的中斷到第二模塊，使用定時(shí)及事件處理器來(lái)使得第二模塊退出空閑狀態(tài)。
42.如權(quán)利要求41所述的方法，進(jìn)一步包括在第二模塊退出空閑狀態(tài)時(shí)，使得第二指示信號(hào)進(jìn)入第一狀態(tài)。
43.如權(quán)利要求26所述的方法，進(jìn)一步包括提供鎖相環(huán)電路，用于增加由系統(tǒng)振蕩器產(chǎn)生的第三時(shí)鐘信號(hào)的頻率，來(lái)產(chǎn)生第一時(shí)鐘信號(hào)；以及使得第三時(shí)鐘信號(hào)旁路鎖相環(huán)電路，并且當(dāng)?shù)谝恢甘拘盘?hào)處于第二狀態(tài)時(shí)用作第一時(shí)鐘信號(hào)。
44.一種用于無(wú)線應(yīng)用的基帶處理器，包括第一模塊，其需要得自系統(tǒng)振蕩器的第一時(shí)鐘信號(hào)，該第一模塊提供第一指示信號(hào)，該指示信號(hào)具有指示需要第一時(shí)鐘信號(hào)的第一狀態(tài)和指示不需要第一時(shí)鐘信號(hào)的第二狀態(tài)；第二模塊，其需要得自系統(tǒng)振蕩器的第二時(shí)鐘信號(hào)，該第二模塊提供第二指示信號(hào)，該指示信號(hào)具有指示需要第二時(shí)鐘信號(hào)的第一狀態(tài)和指示不需要第二時(shí)鐘信號(hào)的第二狀態(tài)；以及電源管理電路，其用于當(dāng)?shù)谝恢甘拘盘?hào)處于第二狀態(tài)時(shí)阻塞第一時(shí)鐘信號(hào)到第一模塊的通過(guò)，以及當(dāng)?shù)诙甘拘盘?hào)處于第二狀態(tài)時(shí)阻塞第二時(shí)鐘信號(hào)到第二模塊的通過(guò)，以及當(dāng)?shù)谝恢甘咎幱诘谝粻顟B(tài)時(shí)允許第一時(shí)鐘信號(hào)通過(guò)，以及當(dāng)?shù)诙甘咎幱诘谝粻顟B(tài)時(shí)允許第二時(shí)鐘信號(hào)通過(guò)。
45.如權(quán)利要求44所述的處理器，其中電源管理電路包括第一寄存器，其用于當(dāng)?shù)谝恢甘拘盘?hào)處于第一狀態(tài)時(shí)指示處理器是否需要包括第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)的組中的至少一個(gè)，以及第二寄存器，其用于當(dāng)?shù)谝恢甘拘盘?hào)處于第二狀態(tài)時(shí)指示處理器是否需要包括第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)的組中的至少一個(gè)。
46.如權(quán)利要求45所述的處理器，其中電源管理電路包括第一寄存器，其用于當(dāng)?shù)诙甘拘盘?hào)處于第一狀態(tài)時(shí)指示處理器是否需要包括第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)的組中的至少一個(gè)，以及第二寄存器，其用于當(dāng)?shù)诙甘拘盘?hào)處于第二狀態(tài)時(shí)指示處理器是否需要包括第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)的組中的至少一個(gè)。
47.如權(quán)利要求44所述的處理器，進(jìn)一步包括鎖相環(huán)電路，其用于增加由系統(tǒng)振蕩器產(chǎn)生的第三時(shí)鐘信號(hào)的頻率，以形成第一時(shí)鐘信號(hào)；鎖相環(huán)旁路，其用于使得第三時(shí)鐘信號(hào)旁路鎖相環(huán)電路，以及當(dāng)?shù)谝恢甘拘盘?hào)處于第二狀態(tài)時(shí)用作第一時(shí)鐘信號(hào)。
48.如權(quán)利要求44所述的處理器，其中第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)具有相同頻率。
49.如權(quán)利要求44所述的處理器，其中第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)具有不同頻率。
50.如權(quán)利要求44所述的處理器，其中第一模塊包括第一處理單元，以及第二模塊包括第二處理單元。
51.如權(quán)利要求44所述的處理器，其中第一模塊包括第一處理單元，以及第二模塊包括第一處理單元的外圍器件。
52.如權(quán)利要求44所述的處理器，其中第一模塊包括第一處理單元，以及第二模塊包括直接存儲(chǔ)器訪問(wèn)控制器。
53.如權(quán)利要求44所述的處理器，其中第一模塊包括第一處理單元，以及第二模塊包括定時(shí)及事件處理器。
54.在用于無(wú)線應(yīng)用的基帶處理器中，一種方法包括接收來(lái)自第一模塊第一指示信號(hào)，該第一模塊需要得自系統(tǒng)振蕩器的第一時(shí)鐘信號(hào)，第一指示信號(hào)具有指示需要第一時(shí)鐘信號(hào)的第一狀態(tài)和指示不需要第一時(shí)鐘信號(hào)的第二狀態(tài)；接收來(lái)自第二模塊的第二指示信號(hào)，該第二模塊需要得自系統(tǒng)振蕩器的第二時(shí)鐘信號(hào)，第二指示信號(hào)具有指示需要第二時(shí)鐘信號(hào)的第一狀態(tài)和指示不需要第二時(shí)鐘信號(hào)的第二狀態(tài)；以及當(dāng)?shù)谝恢甘拘盘?hào)處于第二狀態(tài)時(shí)阻塞第一時(shí)鐘信號(hào)到第一模塊的通過(guò)，以及當(dāng)?shù)诙甘拘盘?hào)處于第二狀態(tài)時(shí)阻塞第二時(shí)鐘信號(hào)到第二模塊的通過(guò)，以及當(dāng)?shù)谝恢甘拘盘?hào)處于第一狀態(tài)時(shí)允許第一時(shí)鐘信號(hào)到第一模塊的通過(guò)，以及當(dāng)?shù)谝恢甘拘盘?hào)處于第一狀態(tài)時(shí)允許第二時(shí)鐘信號(hào)到第二模塊的通過(guò)。
55.如權(quán)利要求54所述的方法，其中阻塞通過(guò)的動(dòng)作進(jìn)一步包括提供第一寄存器，其用于當(dāng)?shù)谝恢甘拘盘?hào)處于第一狀態(tài)時(shí)指示處理器是否需要包括第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)的組中的至少一個(gè)，以及提供第二寄存器，其用于當(dāng)?shù)谝恢甘拘盘?hào)處于第二狀態(tài)時(shí)指示處理器是否需要包括第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)的組中的至少一個(gè)。
56.如權(quán)利要求55所述的方法，其中阻塞通過(guò)的動(dòng)作進(jìn)一步包括提供第一寄存器，其用于當(dāng)?shù)诙甘拘盘?hào)處于第一狀態(tài)時(shí)指示處理器是否需要包括第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)的組中的至少一個(gè)，以及提供第二寄存器，其用于當(dāng)?shù)诙甘拘盘?hào)處于第二狀態(tài)時(shí)指示處理器是否需要包括第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)的組中的至少一個(gè)。
57.如權(quán)利要求54所述的處理器，進(jìn)一步包括提供鎖相環(huán)電路，其用于增加由系統(tǒng)振蕩器產(chǎn)生的第三時(shí)鐘信號(hào)的頻率，以產(chǎn)生第一時(shí)鐘信號(hào)；以及使得第三時(shí)鐘信號(hào)旁路鎖相環(huán)電路，以及當(dāng)?shù)谝恢甘拘盘?hào)處于第二狀態(tài)時(shí)用作第一時(shí)鐘信號(hào)。
58.一種用于無(wú)線應(yīng)用的基帶處理器，包括第一模塊，其需要得自系統(tǒng)振蕩器的第一時(shí)鐘信號(hào)，該第一模塊提供第一指示信號(hào)，該指示信號(hào)具有指示需要第一時(shí)鐘信號(hào)的第一狀態(tài)和指示不需要第一時(shí)鐘信號(hào)的第二狀態(tài)；以及電源管理電路，其響應(yīng)于第一指示信號(hào)，以在當(dāng)?shù)谝恢甘拘盘?hào)處于第二狀態(tài)時(shí)停用系統(tǒng)振蕩器，以及其響應(yīng)于起動(dòng)信號(hào)，以起動(dòng)系統(tǒng)振蕩器。
59.如權(quán)利要求58所述的處理器，進(jìn)一步包括第二模塊，其需要最初得自系統(tǒng)振蕩器的第二時(shí)鐘信號(hào)，該第二模塊提供第二指示信號(hào)，該指示信號(hào)具有指示需要第二時(shí)鐘信號(hào)的第一狀態(tài)和指示不需要第二時(shí)鐘信號(hào)的第二狀態(tài)。
60.如權(quán)利要求59所述的處理器，其中電源管理電路進(jìn)一步包括響應(yīng)于第一和第二指示信號(hào)的電路，其用于當(dāng)?shù)谝恢甘拘盘?hào)處于第二狀態(tài)并且第二指示信號(hào)處于第二狀態(tài)時(shí)停用振蕩器。
61.如權(quán)利要求60所述的處理器，其中電源管理電路進(jìn)一步包括用于當(dāng)?shù)诙K需要系統(tǒng)振蕩器輸出時(shí)起動(dòng)系統(tǒng)振蕩器的電路。
62.如權(quán)利要求58所述的處理器，其中電源管理電路進(jìn)一步包括用于當(dāng)?shù)谝恢甘拘盘?hào)處于第二狀態(tài)時(shí)阻塞第一時(shí)鐘信號(hào)到第一模塊的通過(guò)的電路。
63.如權(quán)利要求61所述的處理器，其中電源管理電路進(jìn)一步包括用于當(dāng)?shù)诙甘拘盘?hào)處于第二狀態(tài)時(shí)阻塞第二時(shí)鐘信號(hào)到第二模塊的通過(guò)的電路。
64.如權(quán)利要求58所述的處理器，其中電源管理電路響應(yīng)于接收中斷來(lái)起動(dòng)系統(tǒng)振蕩器。
65.如權(quán)利要求64所述的處理器，其中中斷是由用戶動(dòng)作產(chǎn)生的。
66.如權(quán)利要求58所述的處理器，其中電源管理電路通過(guò)發(fā)送中斷到第一模塊來(lái)使得第一模塊退出空閑狀態(tài)。
67.如權(quán)利要求66所述的處理器，其中第一模塊在退出空閑狀態(tài)時(shí)，使得第一指示信號(hào)進(jìn)入第二狀態(tài)。
68.如權(quán)利要求61所述的處理器，其中電源管理電路能夠通過(guò)發(fā)送中斷到第一模塊來(lái)使得第二模塊退出空閑狀態(tài)。
69.如權(quán)利要求68所述的處理器，其中第二模塊在退出空閑狀態(tài)時(shí)，使得第二指示信號(hào)進(jìn)入第一狀態(tài)。
70.如權(quán)利要求58所述的處理器，其中電源管理電路包括用于在起動(dòng)振蕩器之后的一個(gè)時(shí)間周期內(nèi)阻塞系統(tǒng)振蕩器的輸出的電路包括用于阻塞系統(tǒng)振蕩器的輸出的電路。
71.如權(quán)利要求70所述的處理器，其中用于阻塞系統(tǒng)振蕩器的輸出的電路包括用于存儲(chǔ)時(shí)間周期作為振蕩器預(yù)熱時(shí)間的寄存器和用于確定振蕩器預(yù)熱時(shí)間何時(shí)截止的計(jì)數(shù)器。
72.如權(quán)利要求71所述的處理器，其中用于阻塞系統(tǒng)振蕩器的輸出的電路包括用于當(dāng)系統(tǒng)振蕩器預(yù)熱時(shí)間截止時(shí)允許系統(tǒng)振蕩器輸出通過(guò)的裝置。
73.如權(quán)利要求58所述的處理器，進(jìn)一步包括定時(shí)及事件處理器，其用于產(chǎn)生用于關(guān)于第一模塊的定時(shí)操作的定時(shí)及事件信號(hào)，該定時(shí)及事件處理器使用得自系統(tǒng)振蕩器的第三時(shí)鐘信號(hào)，以及提供第三指示信號(hào)，該指示信號(hào)具有指示不需要第三時(shí)鐘信號(hào)的第一狀態(tài)和指示需要第三時(shí)鐘信號(hào)的第二狀態(tài)。
74.如權(quán)利要求73所述的處理器，其中定時(shí)及事件處理器接收得自慢時(shí)鐘振蕩器的第四時(shí)鐘信號(hào)，以及并且其中當(dāng)?shù)谌甘拘盘?hào)處于第二狀態(tài)時(shí)，定時(shí)及事件處理器繼續(xù)操作。
75.如權(quán)利要求74所述的處理器，其中當(dāng)包括第一模塊和第二模塊的組中的至少一個(gè)需要使用系統(tǒng)振蕩器時(shí)，通過(guò)把第三指示信號(hào)的狀態(tài)改變到第一狀態(tài)，定時(shí)及事件處理器起動(dòng)系統(tǒng)振蕩器，以在精確的預(yù)先確定的時(shí)間起動(dòng)系統(tǒng)振蕩器。
76.如權(quán)利要求73所述的處理器，其中定時(shí)及事件處理器通過(guò)發(fā)送中斷到第一模塊來(lái)使得第一模塊退出空閑狀態(tài)。
77.如權(quán)利要求76所述的處理器，其中第一模塊在退出空閑狀態(tài)時(shí)，使得第一指示信號(hào)進(jìn)入第一狀態(tài)。
78.如權(quán)利要求61所述的處理器，進(jìn)一步包括鎖相環(huán)電路，其用于增加由系統(tǒng)振蕩器產(chǎn)生的第三時(shí)鐘信號(hào)的頻率，以產(chǎn)生第一時(shí)鐘信號(hào)，以及；鎖相環(huán)旁路，其用于使得第三時(shí)鐘信號(hào)旁路鎖相環(huán)電路，并且當(dāng)?shù)谝恢甘拘盘?hào)處于第二狀態(tài)時(shí)用作第一時(shí)鐘信號(hào)。
79.如權(quán)利要求59所述的處理器，其中第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)具有相同頻率。
80.如權(quán)利要求59所述的處理器，其中第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)具有不同頻率。
81.如權(quán)利要求58所述的處理器，其中第一模塊包括第一處理單元。
82.如權(quán)利要求58所述的處理器，其中第一模塊包括第一處理單元的外圍器件。
83.如權(quán)利要求58所述的處理器，其中第一模塊包括直接存儲(chǔ)器訪問(wèn)控制器。
84.如權(quán)利要求58所述的處理器，其中第一模塊包括定時(shí)及事件處理器。
85.用于無(wú)線應(yīng)用的基帶處理器中，一種方法包括接收來(lái)自第一模塊的第一指示信號(hào)，該第一模塊需要得自系統(tǒng)振蕩器的第一時(shí)鐘信號(hào)，第一指示信號(hào)具有指示需要第一時(shí)鐘信號(hào)的第一狀態(tài)和指示不需要第一時(shí)鐘信號(hào)的第二狀態(tài)；當(dāng)?shù)谝恢甘拘盘?hào)處于第二狀態(tài)時(shí)停用系統(tǒng)振蕩器；以及當(dāng)?shù)谝荒K需要系統(tǒng)振蕩器時(shí)起動(dòng)系統(tǒng)振蕩器。
86.如權(quán)利要求85所述的方法，進(jìn)一步包括接收來(lái)自第二模塊的第二指示信號(hào)，該第二模塊需要得自系統(tǒng)振蕩器的第二時(shí)鐘信號(hào)，第二指示信號(hào)具有指示需要第二時(shí)鐘信號(hào)的第一狀態(tài)和指示不需要第二時(shí)鐘信號(hào)的第二狀態(tài)。
87.如權(quán)利要求86所述的方法，其中停用系統(tǒng)振蕩器的動(dòng)作進(jìn)一步包括如果第二指示信號(hào)處于第二狀態(tài)就停用系統(tǒng)振蕩器。
88.如權(quán)利要求87所述的方法，其中起動(dòng)系統(tǒng)振蕩器的動(dòng)作進(jìn)一步包括當(dāng)?shù)诙K需要系統(tǒng)振蕩器輸出時(shí)起動(dòng)系統(tǒng)振蕩器。
89.如權(quán)利要求85所述的方法，進(jìn)一步包括當(dāng)?shù)谝恢甘拘盘?hào)處于第二狀態(tài)時(shí)阻塞第一時(shí)鐘信號(hào)到第一模塊的通過(guò)。
90.如權(quán)利要求85所述的方法，其中起動(dòng)系統(tǒng)振蕩器的動(dòng)作進(jìn)一步包括響應(yīng)于接收中斷來(lái)起動(dòng)系統(tǒng)振蕩器。
91.如權(quán)利要求85所述的方法，其中起動(dòng)系統(tǒng)振蕩器的動(dòng)作進(jìn)一步包括通過(guò)發(fā)送中斷到第一模塊來(lái)使得第一模塊退出空閑狀態(tài)。
92.如權(quán)利要求91所述的方法，進(jìn)一步包括在退出空閑狀態(tài)時(shí)，改變第一指示信號(hào)的狀態(tài)，以進(jìn)入第一狀態(tài)。
93.如權(quán)利要求87所述的方法，其中起動(dòng)系統(tǒng)振蕩器的動(dòng)作進(jìn)一步包括通過(guò)發(fā)送中斷到第一模塊來(lái)使得第二模塊退出空閑狀態(tài)。
94.如權(quán)利要求93所述的方法，進(jìn)一步包括在退出空閑狀態(tài)時(shí)，改變第二指示信號(hào)的狀態(tài)，以進(jìn)入第一狀態(tài)。
95.如權(quán)利要求85所述的方法，其中停用振蕩器的動(dòng)作進(jìn)一步包括在起動(dòng)振蕩器之后的一個(gè)時(shí)間周期內(nèi)阻塞系統(tǒng)振蕩器的輸出。
96.如權(quán)利要求95所述的方法，其中阻塞系統(tǒng)振蕩器的輸出的動(dòng)作進(jìn)一步包括存儲(chǔ)時(shí)間周期作為振蕩器預(yù)熱時(shí)間，以及使用計(jì)數(shù)器來(lái)確定振蕩器預(yù)熱時(shí)間何時(shí)截止。
97.如權(quán)利要求96所述的方法，其中阻塞系統(tǒng)振蕩器的輸出的動(dòng)作進(jìn)一步包括當(dāng)振蕩器預(yù)熱時(shí)間截止時(shí)，允許系統(tǒng)振蕩器輸出通過(guò)。
98.如權(quán)利要求85所述的方法，進(jìn)一步包括提供定時(shí)及事件處理器，其用于產(chǎn)生用于關(guān)于第一模塊的定時(shí)操作的定時(shí)及事件信號(hào)，定時(shí)及事件處理器使用得自系統(tǒng)振蕩器的第三時(shí)鐘信號(hào)，以及提供第三指示信號(hào)，該指示信號(hào)具有指示不需要第三時(shí)鐘信號(hào)的第一狀態(tài)和指示需要第三時(shí)鐘信號(hào)的第二狀態(tài)，以及其中定時(shí)及事件處理器接收得自慢時(shí)鐘振蕩器的第四時(shí)鐘信號(hào)，以及所述方法進(jìn)一步包括當(dāng)?shù)谌甘拘盘?hào)處于第二狀態(tài)時(shí)，使用第四時(shí)鐘信號(hào)來(lái)操作定時(shí)及事件處理器。
99.如權(quán)利要求98所述的方法，進(jìn)一步包括當(dāng)?shù)谝荒K需要使用系統(tǒng)振蕩器時(shí)，通過(guò)把第三指示信號(hào)的狀態(tài)改變到第一狀態(tài)，使得定時(shí)及事件處理器在精確的預(yù)先確定的時(shí)間起動(dòng)系統(tǒng)振蕩器。
100.如權(quán)利要求98所述的方法，進(jìn)一步包括通過(guò)發(fā)送中斷到第一模塊，使用定時(shí)及事件處理器來(lái)使得第一模塊退出空閑狀態(tài)。
101.如權(quán)利要求100所述的方法，進(jìn)一步包括在第一模塊退出空閑狀態(tài)時(shí)，使得第一指示信號(hào)進(jìn)入第一狀態(tài)。
102.如權(quán)利要求85所述的方法，進(jìn)一步包括提供鎖相環(huán)電路，其用于增加由系統(tǒng)振蕩器產(chǎn)生的第三時(shí)鐘信號(hào)的頻率，以產(chǎn)生第一時(shí)鐘信號(hào)，以及；使得第三時(shí)鐘信號(hào)旁路鎖相環(huán)電路，以及當(dāng)?shù)谝恢甘拘盘?hào)處于第二狀態(tài)時(shí)用作第一時(shí)鐘信號(hào)。
全文摘要
提供了一種數(shù)字基帶處理器，其接收由系統(tǒng)振蕩器產(chǎn)生的系統(tǒng)時(shí)鐘，并且從系統(tǒng)時(shí)鐘產(chǎn)生多個(gè)時(shí)鐘信號(hào)。所述數(shù)字基帶處理器包括用于執(zhí)行數(shù)字信號(hào)處理器指令的數(shù)字信號(hào)處理器，用于執(zhí)行微控制器指令的微控制器，以及可能需要多個(gè)時(shí)鐘信號(hào)中的一個(gè)來(lái)操作的其它模塊。所述數(shù)字基帶處理器還包括電源管理電路，當(dāng)比如數(shù)字信號(hào)處理器和微控制器的模塊不需要得自系統(tǒng)振蕩器的時(shí)鐘信號(hào)時(shí)，其可能關(guān)閉系統(tǒng)振蕩器的電源。當(dāng)那些模塊不需要時(shí)鐘信號(hào)時(shí)，電源管理電路可能門控關(guān)閉到模塊的時(shí)鐘信號(hào)，而不關(guān)閉系統(tǒng)振蕩器的電源。
文檔編號(hào)G06F13/28GK1550070SQ02816968
公開日2004年11月24日 申請(qǐng)日期2002年8月29日 優(yōu)先權(quán)日2001年8月29日
發(fā)明者約恩·瑟倫森, 約恩 瑟倫森, 艾倫, 邁克爾·艾倫, 阿南德, 海特什·阿南德 申請(qǐng)人:模擬設(shè)備公司