專利名稱：基于dsp的高速便攜式掃描儀的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及掃描儀，更具體地說，是一種作為計算機(jī)輸入設(shè)備的掃描儀。
背景技術(shù)：
掃描儀作為圖像、圖形和文本的輸入設(shè)備，其應(yīng)用越來越普遍，成為繼鍵盤和鼠標(biāo)之后的第三代微機(jī)輸入設(shè)備。但是當(dāng)前市場上各式掃描儀都必須與計算機(jī)聯(lián)機(jī)才能投入使用。這給在旅游、參觀或野外進(jìn)行現(xiàn)場操作等一些特定的場合使用掃描儀帶來了極大的不方便。
本申請人在專利號為ZL00261731.5的實(shí)用新型專利中，提出了一種便攜式掃描儀，但由于采用的是單片機(jī)，即INTEL的8051系列，因此采樣率、通訊速度及成本等許多方面都不能盡如人意。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是避免上述現(xiàn)有技術(shù)中的不足之處，提供一種基于DSP的高速便攜式掃描儀。
本發(fā)明解決技術(shù)問題所采用的技術(shù)方案是本發(fā)明由掃描頭和控制電路構(gòu)成。
本發(fā)明的結(jié)構(gòu)特點(diǎn)是CPU采用DSP數(shù)字信號處理器；存儲單元，由DSP提供的A0-A17共18根地址線和D0-D15共16根數(shù)據(jù)線，分別接至閃存器(Am29F400B)的A0-A17的18根地址線和DQ0-DQ15的16根數(shù)據(jù)線管腳上；掃描頭信號單元，由緩沖器74HC244為掃描信號電平整形，整形輸出的串行CCD圖像信號送至DSP的多通道緩沖串口接收管腳BDR0，并由DSP將該串行信號轉(zhuǎn)換成16位并行信號，經(jīng)DMA接收，暫存片內(nèi)RAM中，然后送至數(shù)據(jù)總線D0-D15上。
與已有技術(shù)相比，本發(fā)明的有益效果體現(xiàn)在DSP作為一種先進(jìn)的可編程處理器，在近幾年來應(yīng)用越來越廣泛，與傳統(tǒng)的微控制器相比有著明顯的優(yōu)越性，主要表現(xiàn)在以下幾個方面1、速度。DSP主頻可自由設(shè)計，其變化范圍大。在高采樣率下DSP可以完成復(fù)雜的控制計算，可以實(shí)現(xiàn)比普通微控制器快80％的采樣率。其硬件乘/加器對實(shí)現(xiàn)現(xiàn)代控制理論的算法有明顯的優(yōu)越性。
2、成本。一塊DSP芯片便可實(shí)現(xiàn)多信道的實(shí)時控制，而無須更多的外圍擴(kuò)展。內(nèi)置ROM、RAM的DSP同時降低了成本和硬件設(shè)計難度。
3、字長。DSP可以處理8位、12位、16位、24位、32位等多種字，特別能處理16位和32位字長的圖像數(shù)據(jù)。這是傳統(tǒng)單片機(jī)所不能及的。因此DSP可以提供更高的控制精度和更高的采樣率。對實(shí)現(xiàn)復(fù)雜算法有明顯的優(yōu)越性。
4、本發(fā)明利用DSP的多信道緩沖串口直接接收來自掃描頭送來的串行圖象數(shù)據(jù)，無需外加芯片進(jìn)行串并轉(zhuǎn)換，大大簡化了外圍電路結(jié)構(gòu)。
5、DSP有主機(jī)接口，即HPI口，它是8位并行接口，能與PC機(jī)進(jìn)行并行通訊，這比串行通訊要大大節(jié)省時間。
6、本發(fā)明采用兼具ROM、RAM優(yōu)點(diǎn)的新型快閃存儲器，具有容量大、掉電數(shù)據(jù)不丟失、可在線快速讀寫、可整片或分頁擦除等特點(diǎn)。
附圖
為本發(fā)明電路原理示意圖。
具體實(shí)施例方式本實(shí)施例由掃描頭和控制電路構(gòu)成。其控制電路包括CPU單元、掃描頭信號單元、掃描頭開關(guān)單元和通迅接口。
圖中示出，本實(shí)施例中CPU單元采用DSP數(shù)字信號處理器。具體為T1的C54X系列的TMS320VC5402，外接有振蕩器CRYSTAL1和復(fù)位電路S1。T1的TMS320VC5402是為實(shí)現(xiàn)低功耗、高性能而設(shè)計的定點(diǎn)DSP芯片。其主要特征包括主頻可以自由設(shè)計；多總線結(jié)構(gòu)；具有并口和串口兩種通信方式，內(nèi)置有DMA模塊。8組16比特寬度的總線，其中一組16bit程序總線PB，用于從程序存儲區(qū)讀取指令代碼和立即數(shù)。三組16bit數(shù)據(jù)總線CB、DB、EB，數(shù)據(jù)總線具有總線保持特性，其中CB和DB用來從數(shù)據(jù)存儲區(qū)讀數(shù)據(jù)，EB用來寫數(shù)據(jù)到數(shù)據(jù)存儲區(qū)。四組地址總線PAB、CAB、DAB、EAB用來輸送指令操作所需的地址。由于這種總線結(jié)構(gòu)，VC5402的指令豐富、功能齊全。它支持單指令循環(huán)和塊循環(huán)。
本實(shí)施例中，存儲單元采用256K×16的閃存器Am29F400B。由DSP提供的A0-A17共18根地址線和D0-D15共16根數(shù)據(jù)線，分別接至閃存器Am29F400B的A0-A17的18根地址線和DQ0-DQ15的16根數(shù)據(jù)線管腳上。
閃存器Am29F400B有256K×16個存儲單元，共18根地址線。而VC5402提供了20根地址線，因此，只需要選用VC5402的A0-A17這18根地址線。本設(shè)計中，未用程序存儲器，這是因?yàn)榭梢栽赑C機(jī)上先將程序?qū)懞?，然后直接下載到VC5402的片上4K×16的ROM當(dāng)中。所以，256K×16的Am29F400B都是用來存儲圖像數(shù)據(jù)及其相關(guān)內(nèi)容的。
由于掃描頭送來的是串行圖象數(shù)據(jù)，為簡化電路起見，直接利用TMS320VC5402的多信道緩沖串口來接收掃描頭送來的圖象數(shù)據(jù)。McBSP串口的接收緩沖寄存器包括三個接收移位寄存器RSR[1，2]、接收緩沖寄存器RBR[1，2]和接收數(shù)據(jù)寄存器DRR[1，2]。這三個寄存器能實(shí)現(xiàn)從串行數(shù)據(jù)到并行數(shù)據(jù)的轉(zhuǎn)變，無需外加芯片進(jìn)行串并轉(zhuǎn)換。圖中示出，緩沖器74HC244為掃描信號電平整形，整形輸出的串行CCD圖像信號直接送至DSP的多信道緩沖串口接收管腳BDR0上，由DSP將該串行信號轉(zhuǎn)換成16位并行信號，經(jīng)DMA接收，暫存片內(nèi)RAM中，然后送至數(shù)據(jù)總線D0-D15上。
因?yàn)镃CD圖像信號是負(fù)極性的，所以用74HC04的一個反向器U14進(jìn)行處理，使之轉(zhuǎn)換為正極性信號。
取樣控制信號經(jīng)一非門反相后，再送入計算器是由于74HC393在時鐘的下降沿開始計數(shù)，而其十六分頻端經(jīng)一非門輸出至VC5402的串行幀同步接收管腳BFSR0上，這是因?yàn)閂C5402的管腳BFSR0在時鐘的上跳沿接收信號。
此外，74HC393的十六分頻端Q3還得接至VC5402的外部中斷INT3端，通過中斷信號的下降沿到來，CPU可以知道DMA開始讀取圖象數(shù)據(jù)。
圖中所示，74HC244輸入端的4.7K電阻的作用是當(dāng)掃描頭未接入控制盒時，通過這些電阻將輸入端上拉至高電平，使輸入端在任何情況下均有一確定的狀態(tài)。
本實(shí)施例中，設(shè)置電子定時開關(guān)電路，以保護(hù)掃描頭的CCD器件及發(fā)光管陣列。該電路由三極管Q1、Q2及其附件構(gòu)成，VC5402定時輸出信號在其TOUT0端輸出到三極管Q1的基極。一旦達(dá)到30秒，從CPU的TOUT0端輸出低電平，使三極管Q1截止，從而導(dǎo)致三極管Q2截止，關(guān)閉掃描頭12V電源。
本實(shí)施例采用直接通訊的標(biāo)準(zhǔn)PC機(jī)并行接口。設(shè)置由JK觸發(fā)器U8、U9構(gòu)成的并行接口擴(kuò)展電路，用于與PC機(jī)進(jìn)行直接通訊。其相關(guān)信號線通該并行接口擴(kuò)展電路引出至與PC機(jī)標(biāo)準(zhǔn)并口一致的插座SPIN2。
由于PC機(jī)并口的數(shù)據(jù)線和地址線是分離開的，所以無須用HAS來對地址和數(shù)據(jù)復(fù)用總線進(jìn)行分時，只要將HAS引腳接至Vdd。在HDS1和HDS2中選擇HDS2來鎖存第二類控制信號HCNTL0，HCNTL1，HBIL，HR/W。由于PC機(jī)并口輸出引腳數(shù)目有限，因此，分別采用U8和U9兩個JK觸發(fā)器，將插座SPIN2第17管腳SELECTIN和第14管腳AUTOFD這兩個引腳所產(chǎn)生的四個輸出分別接到HPI的HCNTL0、HCNTL1、RESET和HBIL，DSP可以被AUTOFD產(chǎn)生的時鐘沿復(fù)位。當(dāng)HDS2上升沿到來時，圖象數(shù)據(jù)被送到HPI地址或數(shù)據(jù)寄存器中。HBIL上為低電平，說明接收到的是一第一個字節(jié)，反之為第二個字節(jié)。HBIL上的電平在HDS2上升的過程中轉(zhuǎn)變，所以，其變化要比HDS2滯后一些。但也正是這種滯后保證了讀取HBIL值的正確性，使得每一字節(jié)正確傳輸。電路中，由電阻和電容組成的振蕩器是為確保系統(tǒng)上電后，HBIL為高電平。這樣，當(dāng)其從高電平變?yōu)榈碗娖胶?，就會開始第一個字節(jié)的傳輸。
本實(shí)施例中的DSP軟件設(shè)計包括內(nèi)部與外部存儲器的分配、CPU的初始化、掃描儀的分辯率確定、掃描儀拖動速度的判斷、圖像數(shù)據(jù)的采集與存放、掃描頭電源的定時以及與PC機(jī)的通迅。
應(yīng)用在本實(shí)施例中的PC機(jī)軟件包括PC機(jī)并口初始化、與DSP呼號聯(lián)絡(luò)、建立圖像文件、接收DSP傳送的圖象數(shù)據(jù)、向PC機(jī)硬盤上存放圖像數(shù)據(jù)，并將接收到的圖像數(shù)據(jù)轉(zhuǎn)換為TIF格式的圖像文件。
權(quán)利要求
1.基于DSP的高速便攜式掃描儀，由掃描頭和控制電路構(gòu)成，其特征在于CPU采用DSP數(shù)字信號處理器；存儲單元，由DSP提供的A0-A17共18根地址線和D0-D15共16根數(shù)據(jù)線，分別接至閃存器(Am29F400B)的A0-A17的18根地址線和DQ0-DQ15的16根數(shù)據(jù)線管腳上；掃描頭信號單元，由緩沖器74HC244為掃描信號電平整形，整形輸出的串行CCD圖像信號送至DSP的多通道緩沖串口接收管腳BDR0，并由DSP將該串行信號轉(zhuǎn)換成16位并行信號，經(jīng)DMA接收，暫存片內(nèi)RAM中，然后送至數(shù)據(jù)總線D0-D15上。
2.根據(jù)權(quán)利要求1所述的基于DSP的高速便攜式掃描儀，其特征是設(shè)置由JK觸發(fā)器U8、U9構(gòu)成的用于與PC機(jī)進(jìn)行通訊的并行接口擴(kuò)展電路，相關(guān)信號線通該并行接口擴(kuò)展電路引出至與PC機(jī)標(biāo)準(zhǔn)并口一致的插座SPIN2。
全文摘要
基于DSP的高速便攜式掃描儀，由掃描頭和控制電路構(gòu)成，其特征是采用DSP數(shù)字信號處理器；存儲單元由DSP提供的18根地址線和16根數(shù)據(jù)線，分別接至閃存器Am29F400B的18根地址線和16根數(shù)據(jù)線管腳上；掃描頭信號單元，由緩沖器74HC244為掃描信號電平整形，整形輸出的串行CCD圖像信號送至DSP的多通道緩沖串口接收管腳BDR0，并由DSP將該串行信號轉(zhuǎn)換成16位并行信號，經(jīng)DMA接收，暫存片內(nèi)RAM中，然后送至數(shù)據(jù)總線D0－D15上。本發(fā)明可脫離計算機(jī)獨(dú)立快速完成掃描工作，其適應(yīng)性強(qiáng)、成本低、質(zhì)量高。
文檔編號G06K9/24GK1480897SQ0213825
公開日2004年3月10日 申請日期2002年9月8日 優(yōu)先權(quán)日2002年9月8日
發(fā)明者陳軍寧, 柯導(dǎo)明, 代月花, 趙海峰, 孟堅 申請人:安徽大學(xué)