專利名稱：集成電路的制作方法
技術領域：
本發(fā)明涉及集成電路。
本發(fā)明根據(jù)在先的專利申請EP 01 440 277.0要求優(yōu)先權，這里參考引用了所述專利申請。
背景技術：
集成電路被實現(xiàn)成ASIC上的片上系統(tǒng)(system-on-chips)；ASIC＝專用集成電路。ASIC含有適合用戶要求的特殊電路。這些電路滿足特殊的目標。在電信領域，這些電路被用來處理VoIP信號、DSL、ATM、SDH、SONET、UMTS、GSM、LMDS或ISDN信號；VoIP＝網(wǎng)際協(xié)議語音，DSL＝數(shù)字用戶線路，ATM＝異步傳輸模式，SDH＝同步數(shù)字系列，SONET＝同步光網(wǎng)絡，UMTS＝通用移動電信系統(tǒng)，GSM＝全球數(shù)字移動電話系統(tǒng)，LMDS＝本地多點數(shù)字系統(tǒng)，ISDN＝綜合業(yè)務數(shù)字網(wǎng)絡。因此它們被用來處理語音、數(shù)據(jù)、視頻、互聯(lián)網(wǎng)Web頁面等等。
集成電路具有執(zhí)行通用和專用任務的特殊處理器平臺。這種處理器平臺可被用于任何應用；在DSL芯片、ATM芯片等等內(nèi)部也有同樣的處理器平臺。所述處理器平臺含有處理器并且提供計算能力。每當使用之前必須重新啟動處理器。為此，處理器平臺具有內(nèi)部ROM，內(nèi)部ROM被集成在集成電路和處理器平臺上；ROM＝只讀存儲器。處理器的啟動軟件被存儲在內(nèi)部ROM中。當為芯片供電時自動啟動。ROM是只讀的。啟動軟件是不可更新的。如果內(nèi)部ROM或啟動軟件內(nèi)存在差錯，則處理器不能啟動，這意味著整個集成電路不可用，不能使用并且必須更換。測試軟件也存在同樣的問題。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種集成電路，所述集成電路包含處理器并且為處理器提供可選的啟動和/或測試機構。
通過集成電路，具體是片上系統(tǒng)來實現(xiàn)這個目的，所述集成電路一方面包含具有處理器的處理器平臺，另一方面包含連接到外部存儲器，尤其是快閃存儲器的輸出，其中在所述外部存儲器中存儲處理器的啟動和/或測試軟件。
在外部存儲器上提供啟動軟件實現(xiàn)了高度的安全性，并且提高了靈活性。制造過程中的差錯不再對啟動功能有任何影響，因而也不會對集成電路有任何影響。當功能失效時，替換外部電路是簡單和廉價的。另外，可以更換啟動軟件，例如用裝有適當新軟件的新ROM或快閃存儲器進行更換，其中在所述新ROM或快閃存儲器中已經(jīng)用新軟件更新了舊軟件。除ROM或快閃存儲器之外，也可以使用PROM、EPROM或EEPROM；PROM＝可編程ROM，EPROM＝可擦除PROM，EEPROM＝電可擦除PROM。更換啟動軟件是必要的，例如在啟動軟件出現(xiàn)軟件差錯或啟動軟件版本更新的情況下。外部存儲器也可以被實現(xiàn)成RAM。外部RAM替代了內(nèi)部的非功能RAM。
同樣地，在外部存儲器上提供測試軟件實現(xiàn)了高度的安全性，并且提高了靈活性。制造過程中的差錯不再對測試功能有影響，因而也不會對集成電路有影響。當功能失效時，更換外部存儲器是簡單和廉價的。另外，可以更換測試軟件，例如用裝有適當新軟件的新ROM或快閃存儲器進行更換，其中在所述新ROM或快閃存儲器中已經(jīng)用新軟件更新了舊軟件。除ROM或快閃存儲器之外，也可以使用PROM、EPROM或EEPROM；PROM＝可編程ROM，EPROM＝可擦除PROM，EEPROM＝電可擦除PROM。更換測試軟件是必要的，例如在測試軟件出現(xiàn)軟件差錯或測試軟件版本更新的情況下。另外，在優(yōu)選應用中，外部存儲器中存儲的軟件可以比內(nèi)部存儲器中存儲的軟件更加豐富。在實驗室中，在制造之后切換到外部存儲器上以便廣泛測試集成電路。當以后在用戶住宅內(nèi)使用時，內(nèi)部存儲器可以被用來執(zhí)行簡單測試，例如只執(zhí)行真實性檢查(plausibility check)并且只花較少的時間。也可以再次切換到外部存儲器以便進行維修，并且也可以用更豐富的軟件執(zhí)行測試。
在本發(fā)明的另一種有利應用中，提供均具有啟動和/或測試軟件的內(nèi)部和外部存儲器。最好根據(jù)內(nèi)部存儲器缺省設置啟動處理器，并且在經(jīng)過若干次嘗試失敗之后，例如三次嘗試失敗之后，處理器自動切換到外部存儲器?？蛇x地，集成電路具有外部控制輸入，可以通過外部控制輸入選擇處理器為進行啟動而尋址的存儲器。測試過程同樣可以采取這種方式。
在從屬權利要求和下面的描述中可以發(fā)現(xiàn)其它的有利應用。


下面根據(jù)實施例并且結合圖例描述本發(fā)明。
所提供的圖例是有關基于本發(fā)明的集成電路的一部分的示意圖。
具體實施例方式
該圖例示出了處理器平臺CleanDMEP的結構和若干被連接到處理器平臺的模塊；CleanDMEP＝嵌入式處理器的潔凈設計方法。處理器平臺是通用的可配置平臺，并且可用于任何類型的處理，例如電信、機械工程、宇航工程等領域內(nèi)的處理；例如在電信領域中，可用于涉及各種XDSL、UMTS、VoIP等方面的處理。
集成電路被實現(xiàn)成ASIC上的片上系統(tǒng)。集成電路一方面包含具有處理器17的特殊處理器平臺，另一方面包含將外部存儲器MEMO連接到處理器17的啟動和/或測試軟件的輸出。外部存儲器MEMO不在集成電路上。除一個外部存儲器MEMO之外，也可以使用兩個或更多個外部存儲器MEMO，例如一個外部存儲器MEMO用于啟動軟件，而另一個外部存儲器MEMO用于測試軟件。
集成電路包含存儲處理器的啟動和/或測試軟件的內(nèi)部存儲器18會更加有利。除一個內(nèi)部存儲器18之外，也可以使用兩個或更多個內(nèi)部存儲器18，例如一個內(nèi)部存儲器18用于啟動軟件，而另一個內(nèi)部存儲器18用于測試軟件。
另外，集成電路具有外部控制輸入S會更加有利，其中外部控制輸入S被用于外部存儲器MEMO和內(nèi)部存儲器18之間的切換。除一個外部控制輸入S之外，也可以使用兩個或更多個外部控制輸入S，例如一個外部控制輸入S用于啟動軟件，而另一個外部控制輸入S用于測試軟件；如果啟動和測試軟件被存儲在不同的存儲器中，所述外部控制輸入分別被用來控制啟動和測試軟件。
集成電路包含內(nèi)部地址管理器11會更加有利，內(nèi)部地址管理器11也可以被稱作地址解碼器。提供外部控制輸入S以便對地址管理器11進行編程，使得能夠?qū)⑼獠看鎯ζ鱉EMO或內(nèi)部存儲器18選作用于啟動和/或測試的地址區(qū)域。
因此，集成電路具有外部控制PIN以便提供針對處理器平臺內(nèi)的內(nèi)部地址管理器的直接連接。這個控制連接被用來對地址管理器進行編程或設置，以便處理器通過內(nèi)部存儲器18或外部存儲器MEMO訪問啟動或測試軟件。以最簡單的情況為例，當從啟動/測試地址區(qū)域選擇地址時，向控制輸入提供邏輯零，此時地址管理器選擇內(nèi)部存儲器18，或者向控制輸入提供邏輯一，此時地址管理器選擇外部存儲器MEMO。因此在最簡單的情況下，可以通過位的置位或不置位設置外部存儲器MEMO或內(nèi)部存儲器18，以及選擇啟動軟件。內(nèi)部存儲器18可以被實現(xiàn)成ROM并且通過內(nèi)部快速總線連接到地址管理器11。快速總線可以是所謂的AMBA-AHB總線?？梢员粚崿F(xiàn)成快閃存儲器的外部存儲器MEMO直接通過控制器或間接通過其它內(nèi)部或外部總線分段連接到地址管理器11，其中所述控制器被連接到內(nèi)部快速總線，而所述內(nèi)部或外部總線分段通過橋接器彼此相連。外部總線可以被實現(xiàn)成AMBA-AHB或PCI總線。橋接器15可以是AMBA-AHB到AMBA-AHB的橋接器或AMBA-AHB到PCI總線的橋接器。
在最簡單的情況下，也可以不通過橋接器直接把內(nèi)部快速總線布置在集成電路外部。外部存儲器則可以直接連接到外置的外部快速總線。
下面說明處理器平臺的通用結構。
處理器平臺包含SDRAM控制器3，SDRAM控制器3一方面被連接到快速內(nèi)部AMBA-AHB總線，另一方面被連接到內(nèi)部SDRAM 1，但內(nèi)部SDRAM 1位于處理器平臺外部。內(nèi)部意味著在集成電路內(nèi)部，而外部意味著在集成電路外部。SDRAM控制器3控制對SDRAM 1的訪問，并且進行必要的總線協(xié)議轉(zhuǎn)換。SDRAM 1也可以位于集成電路外部。
另外，處理器平臺包含靜態(tài)存儲器接口4，靜態(tài)存儲器接口4一方面被連接到快速內(nèi)部AMBA-AHB總線，另一方面被連接到內(nèi)部SRAM 2，但內(nèi)部SRAM 2位于處理器平臺外部。靜態(tài)存儲器接口4控制對SRAM2的訪問，并且進行必要的總線協(xié)議轉(zhuǎn)換。SRAM 2也可以位于集成電路外部。
另外，提供中斷控制器5，中斷控制器5一方面被連接到諸如AMBA-APB總線的慢速內(nèi)部總線，另一方面具有至少一個針對內(nèi)部或外部模塊的接口，但所述內(nèi)部或外部模塊位于處理器平臺外部。中斷控制器5把中斷信號從平臺外部的模塊連接到處理器。
另外，提供UART 6，UART 6一方面被連接到慢速內(nèi)部AMBA-APB總線，另一方面具有針對外部主處理器的接口，但所述外部主處理器位于處理器平臺外部。UART 6被用來在外部主處理器和內(nèi)部處理器17之間發(fā)送數(shù)據(jù)。
另外，提供GP I/O 7，GP I/O 7一方面被連接到慢速內(nèi)部AMBA-APB總線，另一方面具有至少一個針對內(nèi)部或外部模塊的接口，但所述內(nèi)部或外部模塊位于處理器平臺外部。GP I/O 7被用來在平臺外部的模塊和內(nèi)部的處理器17之間傳送控制數(shù)據(jù)；GP I/O＝通用輸入/輸出。
另外，提供實時計數(shù)器8，實時計數(shù)器8一方面被連接到慢速內(nèi)部AMBA-APB總線，另一方面具有至少一個針對內(nèi)部或外部模塊的接口，但所述內(nèi)部或外部模塊位于處理器平臺外部。實時計數(shù)器8充當根據(jù)系統(tǒng)時鐘運行的定時器。
另外，提供被連接到快速AMBA-AHB總線的寄存器組9。寄存器組9為包含RAM控制器14和SDRAM控制器3的若干模塊提供寄存器。
在若干主設備同時存取快速總線的情況下，被連接到快速AMBA-AHB總線的仲裁器12劃分這些訪問的優(yōu)先權并且按照優(yōu)先序列處理這些訪問。
處理器17被實現(xiàn)成微處理器或數(shù)字信號處理器。該處理器可以通過AHB封套(AHB wrapper)連接到快速AMBA-AHB總線。AHB封套16根據(jù)需要進行必要的協(xié)議轉(zhuǎn)換。
ROM控制器13一方面被連接到快速內(nèi)部AMBA-AHB總線，另一方面被連接到位于處理器平臺外部的內(nèi)部存儲器18，內(nèi)部存儲器18也可以包含BIST；BIST＝內(nèi)部自測試。
ROM控制器13根據(jù)需要進行必要的總線協(xié)議轉(zhuǎn)換。
RAM控制器14一方面被連接到快速內(nèi)部AMBA-AHB總線，另一方面被連接到位于處理器平臺外部的內(nèi)部SRAM 19。RAM控制器14控制對SRAM控制器19的訪問，并且進行必要的總線協(xié)議轉(zhuǎn)換。SRAM19也可以包含BIST。
另外，提供橋接器10。橋接器10把快速AMBA-AHB總線連接到慢速AMBA-APB總線。因此，橋接器10在被連接到AMBA-AHB總線的模塊和被連接到AMBA-APB總線的模塊之間建立連接。例如，處理器17通過橋接器10訪問中斷控制器5。分成兩個具有不同處理速度的總線具有慢速訪問不妨礙快速訪問的優(yōu)點。橋接器10、AMBA-APB總線和與之相連的模塊是可選的。如果不需要某些模塊的功能，則可以在設計中省略這些模塊、AMBA-APB總線和橋接器10，從而節(jié)省空間并降低制造成本。
處理器17具有針對JTAG的連接，其中JTAG＝聯(lián)合測試行動組。JTAG接口可被用來調(diào)試內(nèi)部處理器上的軟件，也可以在ASIC的生產(chǎn)控制期間使用。
AMBA-APB總線可以仍然位于集成電路內(nèi)部和處理器平臺外部，但也可以位于集成電路外部。
AMBA-AHB總線可以仍然位于集成電路內(nèi)部和處理器平臺外部，但也可以位于集成電路外部。
在實施例中示出了特殊處理器平臺。本發(fā)明可用于任何處理器平臺，尤其是具有的部件多于或少于附圖中示出的部件的處理器平臺。集成電路也可以具有不止一個處理器，不止一個控制輸入和不止一個外部存儲器。如果通過集中式地址管理器管理兩個處理器，則一個控制輸入和一個外部存儲器對于兩個處理器而言是足夠的。除特殊處理器平臺之外，也可以在集成電路上布置其它處理器和模塊，所述處理器和模塊也可以占據(jù)集成電路的更多部分，例如80％，使得只有20％被用于處理器平臺。集成電路也可以包含兩個或更多個處理器平臺。
在實施例中，使用芯片內(nèi)部的AMBA總線，和芯片外部的AMBA總線和/或PCI總線。也可以在芯片內(nèi)部使用以下總線CoreConnect總線、CoreFrame總線、FISP總線或IP總線。也可以在芯片外部使用以下總線VME總線、USB總線等等。除了一或兩個被用于模塊的芯片內(nèi)部連接的總線之外，也可以使到三個或更多個總線，例如把仲裁器連接到若干模塊的額外總線。處理器可以被實現(xiàn)成ARM、Intel或AMD處理器?？s寫AMBA＝先進微控制總線結構AHB＝先進高性能總線APB＝先進外設總線ARM＝先進RISC處理器VHDL＝VHSIC硬件描述語言
權利要求
1.一種集成電路，尤其是片上系統(tǒng)，所述集成電路一方面包含具有處理器的處理器平臺，另一方面包含連接到外部存儲器，尤其是快閃存儲器的輸出，其中在所述外部存儲器中存儲處理器的啟動和/或測試軟件。
2.如權利要求1所述的集成電路，其中集成電路包含存儲處理器的啟動和/或測試軟件的內(nèi)部存儲器。
3.如權利要求2所述的集成電路，其中集成電路包含被用來在外部和內(nèi)部存儲器之間進行切換的外部控制過程。
4.如權利要求3所述的集成電路，其中集成電路包含內(nèi)部地址管理器，并且提供外部控制輸入以便對地址管理器進行編程或設置，使得能夠?qū)⑼獠炕騼?nèi)部存儲器選作用于啟動和/或測試的地址區(qū)域。
5.如權利要求1所述的集成電路，其中外部存儲器被實現(xiàn)成ROM、PROM、EPROM、EEPROM或快閃存儲器。
全文摘要
本發(fā)明的目的是提供一種集成電路，所述集成電路包含處理器并且為處理器提供啟動和/或測試機構。除了在內(nèi)部存儲器上提供啟動或測試軟件之外，還在外部存儲器上提供啟動和/或測試軟件，從而實現(xiàn)這個目的，并且達到高度的安全性和提高靈活性。制造過程中的差錯不再對啟動功能有任何影響，因而也不會對集成電路有任何影響。外部控制輸入導致啟動過程從內(nèi)部存儲器切換到外部存儲器。
文檔編號G06F9/445GK1407622SQ02130329
公開日2003年4月2日 申請日期2002年8月16日 優(yōu)先權日2001年8月21日
發(fā)明者?？肌み~耶, 托馬斯·舒爾茨, 卡爾·R·珀瑞, 斯蒂恩·塞倫斯 申請人:阿爾卡塔爾公司