專利名稱：微處理器設(shè)備和操作微處理器設(shè)備的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種微處理器設(shè)備，帶有一個(gè)處理單元和一個(gè)連到處理單元的存儲(chǔ)器以便執(zhí)行讀或?qū)懙慕尤氩僮鳌?br> 本發(fā)明也涉及一種用于操作帶有這樣一種存儲(chǔ)器的微處理器設(shè)備的方法。
微處理器需要一個(gè)存儲(chǔ)器以便以永久的或揮發(fā)性的方式存儲(chǔ)要處理的數(shù)據(jù)或程序。在程序執(zhí)行期間，該微處理器訪問(wèn)該存儲(chǔ)器以便裝載當(dāng)前所需的程序部分或數(shù)據(jù)。微處理器被特別應(yīng)用在安全性要求高的系統(tǒng)中，例如在芯片卡中。其中將該微處理器特別用于將數(shù)據(jù)業(yè)務(wù)加密或執(zhí)行對(duì)芯片卡的所有者的安全性至關(guān)重要的其他應(yīng)用。在此，將對(duì)安全性要求高的數(shù)據(jù)和程序存儲(chǔ)在微處理器的揮發(fā)性的和非揮發(fā)性的存儲(chǔ)器單元中。為了防止這種信息未被授權(quán)地監(jiān)測(cè)和顯示，將這些數(shù)據(jù)以加密形式存儲(chǔ)。加密方法是相當(dāng)復(fù)雜的，需要在硬件方面有相應(yīng)數(shù)量的支出，并且在對(duì)這些存儲(chǔ)器讀和寫(xiě)訪問(wèn)操作期間需要相應(yīng)數(shù)量的計(jì)算時(shí)間。
因此將在特定的時(shí)間被微處理器的中央處理和控制單元(CPU)處理的數(shù)據(jù)緩存在可以非?？焖俚仨憫?yīng)的其他存儲(chǔ)器中。一方面，提供一種超高速存儲(chǔ)器，在其中將從較慢的加密的存儲(chǔ)器讀出或?qū)懭氲臄?shù)據(jù)緩存。另一方面，提供寄存器，在其中將在特定的時(shí)間上要被處理的數(shù)據(jù)值或運(yùn)行設(shè)置緩存。
因?yàn)楫?dāng)對(duì)超高速存儲(chǔ)器或寄存器之一有訪問(wèn)請(qǐng)求時(shí)，信息被盡可能快地在下一個(gè)操作周期內(nèi)提供，以前一直未考慮對(duì)緩存信息的加密。如果要將通常的加密方法用于對(duì)超高速存儲(chǔ)器或寄存器內(nèi)容的加密，響應(yīng)時(shí)間將是太長(zhǎng)了。由于這種理由，到目前為止，數(shù)據(jù)一直以普通的文本形式緩存在超高速存儲(chǔ)器和處理器的工作存儲(chǔ)器中。這是一個(gè)問(wèn)題，即通過(guò)適當(dāng)?shù)臏y(cè)量方法，數(shù)據(jù)可被未授權(quán)地監(jiān)測(cè)。
本發(fā)明的目的是給出一種微處理器設(shè)備，更好地防止所存儲(chǔ)的數(shù)據(jù)被非授權(quán)監(jiān)測(cè)。
本發(fā)明的另一個(gè)目的是給出一種用于操作帶有存儲(chǔ)器的處理器設(shè)備的方法。
說(shuō)到設(shè)備，藉助于一種微處理器設(shè)備達(dá)到了這個(gè)目的，該設(shè)備包括一個(gè)處理單元，一個(gè)連到該處理單元的存儲(chǔ)器，用于執(zhí)行讀或?qū)懙脑L問(wèn)操作；一個(gè)密碼單元，用于對(duì)寫(xiě)入或讀入存儲(chǔ)器的數(shù)據(jù)值加密和解密；用于提供可變密鑰的裝置，可以用這樣一種方式來(lái)控制該裝置，即如果不再有任何要讀出的數(shù)據(jù)值包含在存儲(chǔ)器中，將該密鑰變更。
說(shuō)到方法，藉助于一種用于操作微處理器設(shè)備的方法達(dá)到了這個(gè)目的，該設(shè)備包括一個(gè)處理單元和一個(gè)加到處理單元的存儲(chǔ)器，用于執(zhí)行讀或?qū)懺L問(wèn)操作，在其中，當(dāng)存儲(chǔ)器被微處理器裝置訪問(wèn)時(shí)，依據(jù)一種密鑰將數(shù)據(jù)值加密或解密，如果不再有任何要讀出的數(shù)據(jù)值包含在存儲(chǔ)器中，則將該密鑰變更。
在依據(jù)本發(fā)明的一種微處理器設(shè)備中，與已知的微處理器設(shè)備相對(duì)比，一個(gè)密碼單元被另外插入到通往連到處理單元的存儲(chǔ)器，例如超高速存儲(chǔ)器或寄存器的訪問(wèn)路徑中。用于操作加密和解密的密鑰是改變的?？梢岳孟嗤拿荑€實(shí)施讀入和出存儲(chǔ)器，只有如果不再有任何要讀出的數(shù)據(jù)值包含在存儲(chǔ)器中時(shí)，將該密鑰變更。因?yàn)楦淖兠荑€，該加密方法本身可以是比較容易。數(shù)據(jù)以非揮發(fā)性方式存入存儲(chǔ)器中，使得即使在電源電壓被斷開(kāi)以后，不再有任何有用的信息存在，對(duì)讀出的反覆嘗試也是不成功的。在操作期間，密鑰變更發(fā)生以前非授權(quán)監(jiān)測(cè)密鑰的可用時(shí)間很短?？偲饋?lái)說(shuō)，可變的密鑰與簡(jiǎn)單的加密方法的組合對(duì)監(jiān)測(cè)的企圖提供了足夠高的防衛(wèi)。
本發(fā)明特別適合于與其他的，較慢的存儲(chǔ)器連用，在該存儲(chǔ)器中數(shù)據(jù)被用一種硬的復(fù)雜的加密。數(shù)據(jù)被緩存在依據(jù)本發(fā)明連線的存儲(chǔ)器中，以便將它快速地提供給處理器的中央處理單元。而且這種硬加密的存儲(chǔ)器可以是非揮發(fā)性存儲(chǔ)器，如ROM，或E2PROM或揮發(fā)性RAM，在通常的處理結(jié)構(gòu)中，CPU通過(guò)總線訪問(wèn)這些存儲(chǔ)器。考慮到這點(diǎn)，該超高速存儲(chǔ)器被安置在總線和CPU之間。當(dāng)將本發(fā)明應(yīng)用到寄存器組時(shí)，寄存器組被按通常的方式直接連到CPU。該超高速存儲(chǔ)器的特征在于，當(dāng)存在對(duì)外部的，也就是只可通過(guò)總線存取的存儲(chǔ)器的訪問(wèn)請(qǐng)求時(shí)，首先檢查是否數(shù)據(jù)值包含在其中。如果數(shù)據(jù)值被包含在其中，就從超高速存儲(chǔ)器輸出到處理器，而不是從外部存儲(chǔ)器輸出到處理器，如果所要求的數(shù)據(jù)字并不包含在該超高速存儲(chǔ)器中，則首先對(duì)該超高速存儲(chǔ)器重新裝入數(shù)據(jù)值和這種數(shù)據(jù)值的適當(dāng)環(huán)境，并將所要求的數(shù)據(jù)值輸出到CPU。為此目的，該超高速存儲(chǔ)器包含一個(gè)存儲(chǔ)器區(qū)，以便能夠檢測(cè)所要求的數(shù)據(jù)值的存在。該存儲(chǔ)器單元區(qū)的存儲(chǔ)器單元是靜態(tài)的或動(dòng)態(tài)的存儲(chǔ)器單元。寄存器組的特征在于，包含許多可被CPU直接尋址的寄存器。這些寄存器提供，例如，要在CPU中處理的用于邏輯運(yùn)算或狀態(tài)的操作數(shù)和配置設(shè)置值。將這些寄存器單元實(shí)施為雙穩(wěn)態(tài)觸發(fā)器。
用于加密的安全開(kāi)支提供邏輯運(yùn)算元件，被適當(dāng)?shù)剡B到存儲(chǔ)器訪問(wèn)路徑中的數(shù)據(jù)線的異或門(mén)。要存儲(chǔ)或讀出的存儲(chǔ)器數(shù)據(jù)在邏輯上藉助于異或門(mén)連到一個(gè)關(guān)鍵字。包含可以時(shí)時(shí)變化的密鑰的寄存器使關(guān)鍵字成為可用。最好利用隨機(jī)控制產(chǎn)生該關(guān)鍵字。為此目的，使用一個(gè)隨機(jī)發(fā)生器，其輸出端被連到該密鑰寄存器。該隨機(jī)發(fā)生器以物理上隨機(jī)的或偽隨機(jī)的方式提供該密鑰。
如果不再有任何有效的數(shù)據(jù)存在于存儲(chǔ)器中，則使隨機(jī)發(fā)生器產(chǎn)生一個(gè)新的關(guān)鍵字。一方面，如果所有讀入的數(shù)據(jù)已被讀出，則適用于這種情況。另一方面，如果將處理器轉(zhuǎn)接到另一種應(yīng)用并為此目的重新初始化，則也適用于這種情況。按照慣例，存儲(chǔ)器的內(nèi)容必須被完全刪除，使得不再有來(lái)自以前的應(yīng)用的任何數(shù)據(jù)可為以后的應(yīng)用得到。在本發(fā)明中，不再需要通過(guò)重新設(shè)置每個(gè)存儲(chǔ)器單元使存儲(chǔ)器初始化。代替的做法是，利用隨機(jī)控制只改變密鑰就足夠了。然后對(duì)包含在存儲(chǔ)器中的數(shù)據(jù)值不再進(jìn)行加密。不再需要對(duì)每個(gè)單獨(dú)的存儲(chǔ)器單元復(fù)位。
以下參考在附圖中所示的示范性實(shí)施方案更詳細(xì)地解釋本發(fā)明。相互對(duì)應(yīng)的部件使用相同的標(biāo)號(hào)。圖中

圖1示出依據(jù)本發(fā)明的一種微處理器的方框電路圖；和圖2示出一種超高速存儲(chǔ)器，其中示出與本發(fā)明有關(guān)的細(xì)節(jié)。
依據(jù)圖1的微處理器包括數(shù)據(jù)總線1，微處理器的各種功能單元通過(guò)總線交換數(shù)據(jù)，相互控制或?qū)π畔⒕幊?。?shù)據(jù)總線1包括許多條線，用于傳遞有用信息和控制信息。中央處理單元2控制程序序列和執(zhí)行計(jì)算。數(shù)據(jù)和程序信息可被永久地以不可變的方式存入ROM存儲(chǔ)器3或以可變的方式永久地存入E2PROM4中。揮發(fā)性的數(shù)據(jù)被存入RAM存儲(chǔ)器5中，另外，至少一種外圍單元6被提供，以便從外部接收數(shù)據(jù)或?qū)?shù)據(jù)輸出到外部。所有的功能單元被安排在一種單一的集成半導(dǎo)體芯片上。單元2，…，6全都連到總線1和通過(guò)所述的總線1交換待處理的信息。由總線控制單元7監(jiān)測(cè)對(duì)總線的接入控制。
存儲(chǔ)在存儲(chǔ)器3，4，5中的數(shù)據(jù)被加密。當(dāng)在總線上輸出數(shù)據(jù)值時(shí)，數(shù)據(jù)被解密，以平常的文本形式傳送。為此目的，使用相應(yīng)的加密和解密單元71(MED＝存儲(chǔ)器加密/解密)。當(dāng)數(shù)據(jù)值存入RAM存儲(chǔ)器5時(shí)，單元71實(shí)施相應(yīng)的加密。因?yàn)榘诖鎯?chǔ)器3，4，5中的數(shù)據(jù)在相當(dāng)長(zhǎng)的時(shí)間內(nèi)可以揮發(fā)性的或非揮發(fā)性的方式得到，MED單元71所執(zhí)行的加密方法是相當(dāng)復(fù)雜的。存儲(chǔ)器的訪問(wèn)操作持續(xù)相當(dāng)長(zhǎng)的時(shí)間。作為對(duì)中央MED單元71的一種替換方案，可以對(duì)存儲(chǔ)器3，4，5中的每一個(gè)直接分配一個(gè)密碼單元。
為了加速對(duì)外部存儲(chǔ)器3，4，5的數(shù)據(jù)訪問(wèn)操作，提供一個(gè)超高速存儲(chǔ)器8。超高速存儲(chǔ)器8位于總線控制器7和CPU2之間的信號(hào)路徑中。在特定的時(shí)間和對(duì)數(shù)據(jù)適當(dāng)?shù)沫h(huán)境中CPU2所請(qǐng)求的數(shù)據(jù)被緩存在超高速存儲(chǔ)器8中。對(duì)存儲(chǔ)器3，4，5之一的讀請(qǐng)求被以這樣一種方式處理，首先檢查在超高速存儲(chǔ)器8中是否包含所要求的數(shù)據(jù)。如果沒(méi)有，則數(shù)據(jù)和相應(yīng)的環(huán)境被從外部存儲(chǔ)器重新裝入超高速存儲(chǔ)器。如果所要求的數(shù)據(jù)被包含在超高速存儲(chǔ)器8中，重新裝入被省略。
在該示范性的實(shí)施方案中，超高速存儲(chǔ)器8被分成指令超高速存儲(chǔ)器和數(shù)據(jù)超高速存儲(chǔ)器。在前者中，在特定的時(shí)間上要處理的程序的指令序列被緩存，在后者中是有關(guān)的數(shù)據(jù)。原則上，對(duì)于超高速存儲(chǔ)器的其他結(jié)構(gòu)也是可能的。超高速存儲(chǔ)器也可被配置成一種用于指令和數(shù)據(jù)的公共超高速存儲(chǔ)器(統(tǒng)一的超高速存儲(chǔ)器)。在關(guān)聯(lián)的超高速存儲(chǔ)器結(jié)構(gòu)的情況下，這樣一種單元被依次分成用于地址的關(guān)聯(lián)存儲(chǔ)器和關(guān)聯(lián)的指令/數(shù)據(jù)存儲(chǔ)部分。通過(guò)訪問(wèn)關(guān)聯(lián)存儲(chǔ)器，非?？焖俚貦z測(cè)出是否所要求的數(shù)據(jù)被包含在超高速存儲(chǔ)器中。如果該數(shù)據(jù)項(xiàng)并不存在(稱為超高速存儲(chǔ)器錯(cuò)過(guò))，重新裝入的請(qǐng)求被輸出到相應(yīng)的外部存儲(chǔ)器。當(dāng)數(shù)據(jù)值被寫(xiě)回到RAM5中時(shí)發(fā)生相應(yīng)的過(guò)程。
在重新裝入超高速存儲(chǔ)器8期間，通過(guò)總線1接收到的信息被通過(guò)密碼單元81以平常的文本形式加密。在寫(xiě)操作期間，設(shè)備81將超高速存儲(chǔ)器8中以加密形式存儲(chǔ)的數(shù)據(jù)解密。當(dāng)在超高速存儲(chǔ)器8中以加密形式存儲(chǔ)的數(shù)據(jù)被傳送到CPU2時(shí)，被密碼單元82解密，在寫(xiě)操作期間，在超高速存儲(chǔ)器8中的單元82將要緩存的信息加密。如以下要描述的那樣，提供給密碼單元81，82的密鑰是相同的，如果在超高速存儲(chǔ)器8中不再有任何有效的數(shù)據(jù)要讀出，則利用隨機(jī)控制變更密鑰。
用于CPU2的算子和狀態(tài)信息被存儲(chǔ)在寄存器組9中。CPU2可以直接地和立即地訪問(wèn)排列在寄存器組9中的一個(gè)或多個(gè)寄存器。當(dāng)寄存器組9中的寄存器之一被訪問(wèn)時(shí)，其中所存儲(chǔ)的數(shù)據(jù)被密碼單元91加密或解密。在給定時(shí)間上所用的密鑰在單元81和82中的和在單元91中的最好是不同的。
藉助于圖2中超高速存儲(chǔ)器8的例子詳細(xì)地說(shuō)明密碼單元。密鑰寄存器83包含在給定時(shí)間上所用的密鑰。密鑰由以物理上真正的隨機(jī)或偽隨機(jī)方式產(chǎn)生關(guān)鍵字的隨機(jī)發(fā)生器84提供。各個(gè)異或門(mén)85a，85b和85c被連到傳送寫(xiě)入或從超高速存儲(chǔ)器8讀出的信息的數(shù)據(jù)信號(hào)線或位線上。異或門(mén)85中每一個(gè)被依次連到寄存器83的輸出。異或門(mén)85被安置在面對(duì)總線1的超高速存儲(chǔ)器8側(cè)和面對(duì)CPU2的超高速存儲(chǔ)器8側(cè)。當(dāng)數(shù)據(jù)被讀入超高速存儲(chǔ)器8時(shí)，由于利用從寄存器83供給的關(guān)鍵字對(duì)數(shù)據(jù)值執(zhí)行的異或操作，進(jìn)行加密。在讀出的情況下，藉助于利用相同的關(guān)鍵字的相同的異或邏輯操作進(jìn)行相輔的解密。只要用于讀出的有效數(shù)據(jù)被存儲(chǔ)在超高速存儲(chǔ)器8中，寄存器83所提供的關(guān)鍵字必須保持相同而不作修改。n-位線中每一第對(duì)應(yīng)于關(guān)鍵字中一位。
依據(jù)本發(fā)明，如果超高速存儲(chǔ)器8并不包含任何有效的數(shù)據(jù)，也就是不包含還要讀出的數(shù)據(jù)，則變更關(guān)鍵字。然后隨機(jī)發(fā)生器84被激活，以便計(jì)算利用隨機(jī)控制產(chǎn)生的一個(gè)新的關(guān)鍵字。如果其中所存儲(chǔ)的所有數(shù)據(jù)值被再次讀出，不再有任何有效數(shù)據(jù)包含在存儲(chǔ)器8中。而且，當(dāng)執(zhí)行對(duì)超高速存儲(chǔ)器8的初始化時(shí)，稱為超高速存儲(chǔ)器清洗，關(guān)鍵字被改變。例如，如果應(yīng)用，也就是使用微處理器的應(yīng)用事件，改變，被微處理器執(zhí)行的程序有變化時(shí)，發(fā)生超高速存儲(chǔ)器清洗。在這種情況下，也可以免用由此產(chǎn)生的對(duì)超高速存儲(chǔ)器8中所有存儲(chǔ)器單元的超高速存儲(chǔ)器清洗和完全的初始化及復(fù)位，因?yàn)橛捎诩拇嫫?3中關(guān)鍵字的變化，數(shù)據(jù)無(wú)論如何可不再被解密。
依據(jù)超高速存儲(chǔ)器8的訪問(wèn)路徑中密碼單元中的一個(gè)詳細(xì)地構(gòu)成密碼單元91。如果寄存器組9中所有的寄存器不再包含任何要讀出的有效數(shù)據(jù)或必須被重新初始化，則用一個(gè)新的隨機(jī)值裝入密鑰寄存器。
作為本發(fā)明的結(jié)果，對(duì)暫時(shí)存儲(chǔ)的數(shù)據(jù)增加防止非授權(quán)監(jiān)測(cè)的保護(hù)，其中數(shù)據(jù)以加密的形式存儲(chǔ)，密鑰時(shí)常被改變。即使存在重復(fù)多次的程序序列，由于不同的密鑰，所存儲(chǔ)的數(shù)據(jù)是不同的。在執(zhí)行程序期間從微處理器汲取的電流，特別是電流峰值或電流谷底，是變化的。作為結(jié)果，運(yùn)用對(duì)電流輪廓線估評(píng)進(jìn)行非授權(quán)監(jiān)測(cè)的嘗試變得非常困難。
權(quán)利要求
1.一種微處理器設(shè)備包括-一個(gè)處理單元(2)，-一個(gè)連到處理單元(2)的存儲(chǔ)器(8，9)，用于執(zhí)行讀或?qū)懺L問(wèn)操作，-一個(gè)密碼單元(81，82；91)，用于對(duì)被寫(xiě)或讀入存儲(chǔ)器(8，9)的數(shù)據(jù)值加密和解密；-用于提供可變密鑰的裝置(83)，-能夠以這樣一種方式控制裝置(83)，如果不再有包含在存儲(chǔ)器(8)中要讀出的任何數(shù)據(jù)值，則密鑰被改變。
2.如權(quán)利要求1的微處理器設(shè)備，其特征在于另一存儲(chǔ)器(3，4，5)，其中可用加密形式存儲(chǔ)數(shù)據(jù)值，當(dāng)數(shù)據(jù)值被讀出時(shí)，可藉助于一種解密設(shè)備(71)將該另一存儲(chǔ)器中的數(shù)據(jù)值解密。
3.如權(quán)利要求1或2的微處理器設(shè)備，其特征在于該存儲(chǔ)器是一種超高速存儲(chǔ)器(8)。
4.如權(quán)利要求3的微處理器設(shè)備，其特征在于，該超高速存儲(chǔ)器(8)包含一種訪問(wèn)控制器，通過(guò)它首先可以檢查，是否處理單元(2)中訪問(wèn)請(qǐng)求的數(shù)據(jù)值包含在超高速存儲(chǔ)器(8)中，使得如果訪問(wèn)請(qǐng)求的數(shù)據(jù)值包含在超高速存儲(chǔ)器(8)中，將它們從超高速存儲(chǔ)器(8)中讀出。
5.如權(quán)利要求3或4的微處理器設(shè)備，其特征在于將一種總線(1)提供用于執(zhí)行數(shù)據(jù)通信；存儲(chǔ)器(8)被連接在總線(1)和處理單元(2)之間的數(shù)據(jù)路徑中；和將該另一存儲(chǔ)器(3，4，5)通過(guò)總線(1)連到處理單元(2)。
6.如權(quán)利要求1或2的微處理器設(shè)備，其特征在于該存儲(chǔ)器是一種寄存器(9)，包括作為雙穩(wěn)態(tài)觸發(fā)器實(shí)施的寄存器單元。
7.如權(quán)利要求1到6中任一項(xiàng)的微處理器設(shè)備，其特征在于該提供可變密鑰的裝置包括一個(gè)寄存器(83)；和將該寄存器的輸出通過(guò)邏輯運(yùn)算元件(85a，85b，85c)連到經(jīng)此可訪問(wèn)存儲(chǔ)器(8)中的存儲(chǔ)器單元的線路上。
8.如權(quán)利要求7的微處理器設(shè)備，其特征在于，將隨機(jī)發(fā)生器(84)連到用于供給密鑰的寄存器(83)。
9.如權(quán)利要求8的微處理器設(shè)備，其特征在于如果微處理器因?yàn)閳?zhí)行不同的應(yīng)用程序而被初始化，該寄存器(83)可從隨機(jī)發(fā)生器(84)裝入。
10.一種用于操作微處理器設(shè)備的方法，該設(shè)備包含一個(gè)處理單元(2)和一個(gè)存儲(chǔ)器(8；9)，將該存儲(chǔ)器連到用于執(zhí)行讀或?qū)懺L問(wèn)操作的處理單元，其中，當(dāng)存儲(chǔ)器(8；9)被該微處理器設(shè)備訪問(wèn)時(shí)，依據(jù)密鑰對(duì)數(shù)據(jù)值加密或解密，如果不再有包含在存儲(chǔ)器(8；9)中要讀出的任何數(shù)據(jù)時(shí)，改變密鑰。
11.如權(quán)利要求10的操作微處理器設(shè)備的方法，其特征在于以隨機(jī)控制的方式變更密鑰。
12.如權(quán)利要求10或11的操作微處理器設(shè)備的方法，其特征在于如果存儲(chǔ)器(8；9)被完全地讀出，改變密鑰。
13.如權(quán)利要求10或11的操作微處理器設(shè)備的方法，其特征在于如果微處理器裝置處理的程序被改變，就改變密鑰。
全文摘要
在一種微處理器設(shè)備中，數(shù)據(jù)被暫時(shí)地存儲(chǔ)在超高速存儲(chǔ)器(8)或寄存器組(9)中。當(dāng)超高速存儲(chǔ)器(8)或寄存器組(9)被訪問(wèn)時(shí)，各個(gè)被分配的密碼單元(81，82；91)保證數(shù)據(jù)被加密/解密。如果超高速存儲(chǔ)器(8)或寄存器(9)不再包含任何要讀出的有效數(shù)據(jù)，可在此使用的關(guān)鍵字被改變。增加了對(duì)數(shù)據(jù)和程序序列非授權(quán)監(jiān)測(cè)的防護(hù)。
文檔編號(hào)G06F21/75GK1395702SQ01803804
公開(kāi)日2003年2月5日 申請(qǐng)日期2001年1月5日 優(yōu)先權(quán)日2000年1月18日
發(fā)明者B·加梅爾, O·克奈弗勒, H·塞德拉克 申請(qǐng)人:因芬尼昂技術(shù)股份公司