專利名稱：一種總線－總線快速傳輸裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種通過提高總線利用帶寬增強(qiáng)系統(tǒng)處理能力的裝置，屬于嵌入式硬件設(shè)計(jì)領(lǐng)域。特別是涉及嵌入式硬件系統(tǒng)中64位寬或32位寬高速寬位處理器與8位寬低速接口處理器或?qū)Ｓ眯酒g大批量數(shù)據(jù)傳輸如何提高系統(tǒng)處理能力的一種實(shí)用裝置。
一般設(shè)計(jì)中，數(shù)字信號(hào)處理器或?qū)Ｓ眯酒苯訏煸谔幚砥鞯目偩€上。處理網(wǎng)絡(luò)協(xié)議的處理器都是寬位(64位寬或32位寬)高速寬位處理器。如在嵌入式硬件系統(tǒng)中使用較多的有摩托羅拉公司的PowerPC，因特爾公司的StongArm等精簡(jiǎn)指令處理器(RSIC CPU)，通常它們的內(nèi)頻運(yùn)行在200MHz以上，總線為64位寬或32位寬，其外部總線頻率一般為66MHz～133MHz，這些特點(diǎn)使得該處理器有強(qiáng)大的處理能力。而數(shù)字信號(hào)處理器(如TI的TMS320系列、Motorola的DSP563xx系列等等)和專用芯片大多為特定目的如信號(hào)處理、信號(hào)控制等所設(shè)計(jì)，當(dāng)處理完任務(wù)時(shí)在和外部處理器進(jìn)行大批量數(shù)據(jù)交換時(shí)往往存在以下缺點(diǎn)，而導(dǎo)致了整個(gè)系統(tǒng)的處理能力下降。
數(shù)字信號(hào)處理器或?qū)Ｓ眯酒屯獠拷涌谝话銥?位寬，這樣在交換數(shù)據(jù)時(shí)無論處理器總線寬度是多少，只能以字節(jié)(byte)寬度進(jìn)行傳輸，一個(gè)64位寬的雙字傳輸要分成8個(gè)字節(jié)傳輸周期來完成，在大批量數(shù)據(jù)傳遞時(shí)由于帶寬利用率低，占用了過多總線時(shí)間，從而降低整個(gè)系統(tǒng)的處理能力。
a.數(shù)字信號(hào)處理器或?qū)Ｓ眯酒屯獠拷涌谝话銥楫惒椒绞交蛲椒绞絻煞N。在同步方式時(shí)，數(shù)字信號(hào)處理器或?qū)Ｓ眯酒耐綍r(shí)鐘在40MHz以下，此種情況下往往使得和其接口的高速寬位處理器的總線頻率也必須降到該低頻率。而在異步方式下，進(jìn)行一次存取也要幾個(gè)時(shí)鐘周期。上述缺點(diǎn)同樣在大批量數(shù)據(jù)傳輸時(shí)，占用了過多的總線時(shí)間，降低整個(gè)系統(tǒng)的處理能力。
由上述可見，這種設(shè)計(jì)在大批量傳輸數(shù)據(jù)時(shí)過多的占用了總線時(shí)間，降低了系統(tǒng)集成度，增加系統(tǒng)的成本。
本發(fā)明提出的技術(shù)方案是這樣實(shí)現(xiàn)的一種總線-總線快速傳輸裝置，其特征在于，包括核心控制模塊、數(shù)據(jù)存取模塊、高速寬位處理器控制接口模塊、高速寬位主從或直接內(nèi)存存取控制接口模塊、低速接口處理器或?qū)Ｓ眯酒刂平涌谀K、中斷控制模塊及寄存器；所述核心控制模塊作為整個(gè)裝置的控制核心，負(fù)責(zé)整個(gè)裝置的狀態(tài)處理、狀態(tài)機(jī)的遷延、其它模塊的管理和協(xié)調(diào)等；所述數(shù)據(jù)存取模塊包括數(shù)據(jù)存儲(chǔ)區(qū)、數(shù)據(jù)驅(qū)動(dòng)器、數(shù)據(jù)選擇器等，輸入/輸出數(shù)據(jù)通過數(shù)據(jù)驅(qū)動(dòng)器和數(shù)據(jù)選擇器在核心控制模塊的控制下存入數(shù)據(jù)存儲(chǔ)區(qū)或從數(shù)據(jù)存儲(chǔ)區(qū)取出；所述高速寬位處理器控制接口模塊作為與高速寬位處理器的接口，使高速寬位處理器對(duì)本裝置進(jìn)行初始化和控制，并完成對(duì)低速接口處理器或?qū)Ｓ眯酒闹苯涌刂?；所述高速寬位主從或直接?nèi)存存取控制接口模塊在高速寬位處理器和低速接口處理器或?qū)Ｓ眯酒g存在大批量數(shù)據(jù)交換時(shí)，產(chǎn)生各種主從或直接內(nèi)存存取控制信號(hào)，送往核心控制模塊；所述低速接口處理器或?qū)Ｓ眯酒刂平涌谀K作為與低速接口處理器或?qū)Ｓ眯酒目刂平涌冢c核心控制模塊、數(shù)據(jù)存儲(chǔ)模塊相連；所述中斷控制模塊負(fù)責(zé)各種中斷信號(hào)的接收和產(chǎn)生，用于控制高速寬位處理器的中斷。
所述寄存器接收來自高位處理器的數(shù)據(jù)，在核心控制模塊的控制下，存取各模塊的狀態(tài)、控制、接收請(qǐng)求及響應(yīng)；如上所述的總線-總線快速傳輸裝置，其特征在于所述數(shù)據(jù)存取模塊同時(shí)完成數(shù)據(jù)的分割和重組。
如上所述的總線-總線快速傳輸裝置，其特征在于所述寄存器通過數(shù)據(jù)驅(qū)動(dòng)器接收來自高位處理器的數(shù)據(jù)。
如上所述的總線-總線快速傳輸裝置，其特征在于所述寄存器包括中斷請(qǐng)求寄存器、中斷屏蔽寄存器、狀態(tài)寄存器、命令寄存器、內(nèi)部狀態(tài)寄存器。
本發(fā)明提出的技術(shù)方案是在64位寬或32位寬高速寬位處理器與8位寬低速接口處理器或?qū)Ｓ眯酒g加入一總線-總線數(shù)據(jù)快速傳輸裝置，兩者的數(shù)據(jù)傳輸總線不直接相連，而分別與本發(fā)明裝置相連。當(dāng)有數(shù)據(jù)從高速寬位處理器向低速接口處理器或?qū)Ｓ眯酒瑐鬏敃r(shí)，高速寬位處理器先以64位寬或32位寬高速寫入總線-總線數(shù)據(jù)快速傳輸裝置中的數(shù)據(jù)存取區(qū)，然后再由本發(fā)明裝置以8位寬逐步寫入8位寬低速接口處理器或?qū)Ｓ眯酒?；反之，?dāng)8位寬低速接口處理器或?qū)Ｓ眯酒袛?shù)據(jù)向高速寬位處理器傳輸時(shí)，先由總線-總線數(shù)據(jù)快速傳輸裝置讀入裝置內(nèi)的數(shù)據(jù)存取區(qū)，然后再把數(shù)據(jù)組裝好以64位寬或32位寬由高速寬位處理器讀走，或進(jìn)一步減少總線利用時(shí)間，通過直接內(nèi)存存取方式(DMA)直接寫入高速寬位處理器所帶的內(nèi)存中，如高速寬位處理器支持主從方式(Master-Slave)，則也可由發(fā)明裝置以主從方式寫入高速寬位處理器內(nèi)存中。
由上述技術(shù)方案可看出當(dāng)上述兩者有大批量數(shù)據(jù)的傳輸時(shí)，高速寬位處理器只與總線-總線數(shù)據(jù)快速傳輸裝置以64位寬或32位寬高速傳輸數(shù)據(jù)，節(jié)省了大量總線占用時(shí)間，提高了整個(gè)系統(tǒng)的處理能力。具體表現(xiàn)為
a.在進(jìn)行數(shù)據(jù)傳輸時(shí)，由發(fā)明裝置作為一個(gè)橋梁，高速寬位處理器與發(fā)明裝置交換數(shù)據(jù)以64位寬或32位寬，比原來以8位寬傳輸提高了8倍或4倍，大大減少了占用總線時(shí)間。
b.由于發(fā)明裝置的存在，高速寬位處理器其總線頻率不受低速接口處理器或?qū)Ｓ眯酒臅r(shí)鐘頻率限制，能以原有頻率全速運(yùn)行，這樣對(duì)整個(gè)系統(tǒng)處理能力有極大提高。
c.目前高速寬位處理器多數(shù)支持直接內(nèi)存存取方式(DMA)數(shù)據(jù)傳輸或主從方式(Master-Slave)，在傳輸數(shù)據(jù)時(shí)總線-總線數(shù)據(jù)快速傳輸裝置可以以DMA方式或Master方式直接寫入高速寬位處理器所帶的的內(nèi)存SDRAM或SRAM中，就節(jié)省了由高速寬位處理器先讀入CPU內(nèi)部，再存放到處理器所帶的內(nèi)存SDRAM或SRAM中。進(jìn)一步節(jié)省了傳輸數(shù)據(jù)所費(fèi)時(shí)間。
圖2是嵌入式硬件系統(tǒng)中64位寬或32位寬高速寬位處理器與8位寬低速接口處理器或?qū)Ｓ眯酒瑧?yīng)用本發(fā)明裝置——總線-總線數(shù)據(jù)快速傳輸裝置橋接的連接方式。
圖3是應(yīng)用本發(fā)明裝置的一個(gè)典型例子。
圖4是本發(fā)明總線-總線數(shù)據(jù)快速傳輸裝置的內(nèi)部功能、邏輯框圖。
該兩種單板上分別直接提供廣域網(wǎng)通路和局域網(wǎng)接口，在單板級(jí)上即能實(shí)現(xiàn)通過模擬電話線完成因特網(wǎng)接入中的物理層、鏈路層、網(wǎng)絡(luò)層、傳輸層協(xié)議以及部分路由協(xié)議功能，完成撥號(hào)語音/數(shù)據(jù)/傳真的接入。本發(fā)明采用美國(guó)摩托羅拉公司的PowerPC MPC8260完成網(wǎng)絡(luò)協(xié)議、數(shù)據(jù)轉(zhuǎn)發(fā)功能，采用美國(guó)摩托羅拉公司的數(shù)字信號(hào)處理器DSP563xx作為語音接入，完成語音信號(hào)的編解碼；選用美國(guó)科勝訊公司的專用芯片RL56CSMV/6作為數(shù)據(jù)/傳真接入，完成數(shù)字信號(hào)的調(diào)制與解調(diào)。以下是這些芯片的一些簡(jiǎn)要介紹。
MPC8260是目前比較先進(jìn)的為電信和網(wǎng)絡(luò)市場(chǎng)而設(shè)計(jì)的集成通信微處理器。其產(chǎn)品特點(diǎn)有200MHz內(nèi)核；雙總線結(jié)構(gòu)(一個(gè)64位PowerPC和一個(gè)32位局部總線(總線頻率為66MHz))；功能強(qiáng)大的32位RISC通信控制器。
DSP563xx是摩托羅拉公司開發(fā)的24位寬高速定點(diǎn)數(shù)字信號(hào)處理器。DSP563xx的特點(diǎn)有處理速度為150百萬條指令/秒(MIPS)，程序空間，數(shù)據(jù)空間皆為24位寬，使得數(shù)據(jù)處理速度，精度得到保障。接口較靈活，片外可與存儲(chǔ)器SRAM，DRAM等無縫聯(lián)接，片上有1個(gè)宿主接口，2個(gè)增強(qiáng)同步串行接口，1個(gè)普通串行接口。其中宿主接口是與外部交換數(shù)據(jù)的8位寬并行總線接口。
RL56CSM/6是美國(guó)科勝訊公司提供的多通道調(diào)制解調(diào)芯片。從硬件結(jié)構(gòu)上看，該芯片集成了一個(gè)增強(qiáng)型精簡(jiǎn)指令處理器和三個(gè)數(shù)字處理器內(nèi)核，該芯片的主從接口是一和外部交換數(shù)據(jù)的16位寬同步并行總線Host Bus(簡(jiǎn)稱HB)，其總線頻率最大到40MHz。
所述語音接入單板是用一片MPC8260帶48片DSP563xx，完成240路VOIP接入處理，其中DSP563xx主要完成語音的編解碼(G.711，G.729a，G.729b，G.723等)以及回波抵消G.168等等；MPC8260則完成H.323，TCP/IP，RTP/RTCP等網(wǎng)絡(luò)協(xié)議處理。
現(xiàn)有技術(shù)通常采用如

圖1所示的方案，MPC8260直接通過DSP563xx的宿主接口進(jìn)行數(shù)據(jù)交換，由于DSP563xx的H108口為8位總線，MPC8260為64位總線，這樣就很不能最大限度發(fā)揮MPC8260的64位帶寬的優(yōu)勢(shì)，而且由于DSP563xx的宿主接口每進(jìn)行一次存取至少需5個(gè)總線周期，要交換一個(gè)字節(jié)數(shù)據(jù)時(shí)要判斷相應(yīng)狀態(tài)位，需約15(5x3)個(gè)總線周期。對(duì)于語音接入，特別在G.711編碼時(shí)，其數(shù)據(jù)交換量計(jì)算為64Kbit x 2/8*240*15＝57.6MIPS(百萬條指令/秒) 再加上MPC8260和存取器SDRAM的數(shù)據(jù)交換，程序代碼，中斷處理等，其總需要的處理時(shí)間大約占MPC8260處理能力的30％～40％左右。該種情況下剩下的處理能力不足以處理240路語音接入的H.323，TCP/IP，RTP/RTCP等網(wǎng)絡(luò)協(xié)議。
為了增強(qiáng)系統(tǒng)處理能力，本發(fā)明采用如圖2所示的技術(shù)方案原理圖，即在MPC8260和DSP563xx之間加上本發(fā)明所述總線-總線快速傳輸裝置來進(jìn)行大批量數(shù)據(jù)快速傳輸處理，以提高總線利用帶寬，增強(qiáng)系統(tǒng)處理能力。同時(shí)MPC8260支持直接內(nèi)存存取(DMA)方式，即可利用MPC8260的″飛速直接內(nèi)存存取″(FLY-DMA)來完成MPC8260和多個(gè)DSP563xx之間大量數(shù)據(jù)的交換處理，進(jìn)一步提高M(jìn)PC8260與DSP536xx之間的數(shù)據(jù)傳輸率，減少數(shù)據(jù)傳輸占用MPC8260總線及其內(nèi)核的時(shí)間，提高整個(gè)系統(tǒng)的處理能力。
圖3是整個(gè)系統(tǒng)的原理框圖，MPC8260通過本發(fā)明總線-總線快速傳輸裝置和數(shù)字信號(hào)處理器(DSP563xx)陣列相連，本發(fā)明裝置是用一片F(xiàn)PGA來實(shí)現(xiàn)的。
圖4是本發(fā)明總線-總線快速傳輸裝置內(nèi)部的邏輯結(jié)構(gòu)。整個(gè)裝置內(nèi)部由核心控制模塊、數(shù)據(jù)存取模塊、高速寬位處理器控制接口模塊、高速寬位主從(Master-Slave)或直接內(nèi)存存取(DMA)控制接口模塊、低速接口處理器或?qū)Ｓ眯酒刂平涌谀K、中斷控制模塊及內(nèi)部狀態(tài)寄存器組成。
核心控制模塊作為整個(gè)裝置的控制核心，負(fù)責(zé)整個(gè)裝置的狀態(tài)處理、狀態(tài)機(jī)的遷延、其它模塊的管理和協(xié)調(diào)等。
數(shù)據(jù)存取模塊包括數(shù)據(jù)存儲(chǔ)區(qū)、數(shù)據(jù)驅(qū)動(dòng)器、數(shù)據(jù)選擇器等，輸入/輸出數(shù)據(jù)通過數(shù)據(jù)驅(qū)動(dòng)器和數(shù)據(jù)選擇器在核心控制模塊的控制下存入數(shù)據(jù)存儲(chǔ)區(qū)或從數(shù)據(jù)存儲(chǔ)區(qū)取出，在此過程中，數(shù)據(jù)存取模塊同時(shí)完成數(shù)據(jù)的分割和重組。
高速寬位處理器控制接口模塊完成本裝置和高速寬位處理器的接口，使高速寬位處理器完成對(duì)裝置的初始化和控制，并完成對(duì)低速接口處理器或?qū)Ｓ眯酒闹苯涌刂啤?br> 高速寬位主從或直接內(nèi)存存取控制接口模塊在高速寬位處理器和低速接口處理器或?qū)Ｓ眯酒g存在大批量數(shù)據(jù)交換時(shí)，產(chǎn)生各種主從(Master-Slave)或直接內(nèi)存存取(DMA)控制信號(hào)。
低速接口處理器或?qū)Ｓ眯酒刂平涌谀K作為與低速接口處理器或?qū)Ｓ眯酒目刂平涌冢c核心控制模塊、數(shù)據(jù)存儲(chǔ)模塊相連。
中斷控制模塊負(fù)責(zé)各種中斷信號(hào)的接收和產(chǎn)生，用于控制高速寬位處理器的中斷。其數(shù)據(jù)傳輸過程如下MPC8260對(duì)DSP563xx的操作有兩種模式，即直接訪問和間接訪問A.MPC860對(duì)DSP563xx的直接訪問MPC8260通過高速寬位處理器控制接口模塊直接對(duì)DSP563xx進(jìn)行訪問，此操作用來完成DSP563xx的程序下載、MPC8260讀取DSP563xx的信息字和向DPS563xx發(fā)出控制命令。
B.MPC8260對(duì)DSP563xx的間接訪問MPC8260對(duì)DSP563xx的間接訪問主要用來完成MPC8260與DSP563xx之間的大批量數(shù)據(jù)傳輸。其中MPC8260與本發(fā)明裝置之間采用″飛速直接內(nèi)存存取″(FLY-DMA)方式，而對(duì)DSPn的讀寫操作由低速接口處理器或?qū)Ｓ眯酒刂平涌谀K來控制。具體操作如下DSPn需要向MPC8260發(fā)送數(shù)據(jù)如果DPSn要發(fā)送數(shù)據(jù)，它先向本發(fā)明裝置發(fā)出中斷，在裝置內(nèi)的FLY-DMA通道空閑的情況下(否則等待)，本裝置將通過中斷控制模塊向MPC8260發(fā)出請(qǐng)求，MPC8260響應(yīng)中斷，首先讀本裝置內(nèi)部的中斷請(qǐng)求寄存器，以識(shí)別是哪一個(gè)DPS發(fā)出的請(qǐng)求。其次，MPC8260讀取該DSP的頭信息，向本發(fā)明裝置中寫入控制命令，以啟動(dòng)FLY-DMA操作。在整個(gè)操作過程中，總線-總線快速傳輸裝置首先從DSPn的宿主接口讀取數(shù)據(jù)存入數(shù)據(jù)存取模塊中(以8位位寬數(shù)據(jù)操作)，然后本裝置利用FLY-DMA把數(shù)據(jù)存取模塊中的數(shù)據(jù)讀出并寫入MPC8260所帶的SDRAM中(以64位位寬數(shù)據(jù)操作)。
整個(gè)DMA操作過程不需要軟件以及MPC8260內(nèi)核干預(yù)，完全由本發(fā)明裝置自身來完成。
MPC8260需向DSP發(fā)送數(shù)據(jù)MPC860首先查詢本裝置的狀態(tài)寄存器，如果FLY-DMA忙，則等待其結(jié)束(由中斷信號(hào)判定)，否則MPC8260首先根據(jù)要求配置相應(yīng)的通道，然后向本裝置中的屏蔽寄存器寫入0，屏蔽所有中斷請(qǐng)求，最后向本裝置中的控制寄存器寫入控制命令，以啟動(dòng)FLY-DMA操作。在操作過程中，本裝置首先將MPC8260所帶的SDRAM中數(shù)據(jù)寫入數(shù)據(jù)存取模塊中(以64位位寬數(shù)據(jù)操作)，然后再將數(shù)據(jù)存取模塊中的數(shù)據(jù)寫入DSP。
根據(jù)實(shí)踐測(cè)試的結(jié)果，當(dāng)最大量數(shù)據(jù)傳輸時(shí)，總線數(shù)據(jù)傳輸所占用處理器大約為8％～10％，比直接進(jìn)行存取數(shù)據(jù)降低了4～5倍。
同樣，所述數(shù)據(jù)/傳真接入單板是用一片MPC8260帶20片RL56CSMV/6，完成120路數(shù)據(jù)/傳真接入處理，由于RL56CSMV/6與外部交換數(shù)據(jù)的16位寬同步并行總線Host Bus(HB)的總線頻率最大到40MHz，如與MPC8260直接相連，則MPC8260的外部總線也得運(yùn)行40MHz，這樣就會(huì)導(dǎo)致處理器處理能力大為降低。而采用本發(fā)明方案，在MPC8260和本發(fā)明裝置側(cè)運(yùn)行66MHz，在裝置和RL56CSMV6運(yùn)行40MHz，使得兩者之間性能得到最大發(fā)揮。實(shí)踐表明，如不采用本發(fā)明方案，MPC8260只能處理約96路數(shù)據(jù)/傳真用戶接入，采用后能處理完120路數(shù)據(jù)/傳真用戶接入，而且只用了處理器的78％的占用率。
權(quán)利要求
1.一種總線-總線快速傳輸裝置，其特征在于，包括核心控制模塊、數(shù)據(jù)存取模塊、高速寬位處理器控制接口模塊、高速寬位主從或直接內(nèi)存存取控制接口模塊、低速接口處理器或?qū)Ｓ眯酒刂平涌谀K、中斷控制模塊及寄存器；所述核心控制模塊作為整個(gè)裝置的控制核心，負(fù)責(zé)整個(gè)裝置的狀態(tài)處理、狀態(tài)機(jī)的遷延、其它模塊的管理和協(xié)調(diào)等；所述數(shù)據(jù)存取模塊包括數(shù)據(jù)存儲(chǔ)區(qū)、數(shù)據(jù)驅(qū)動(dòng)器、數(shù)據(jù)選擇器等，輸入/輸出數(shù)據(jù)通過數(shù)據(jù)驅(qū)動(dòng)器和數(shù)據(jù)選擇器在核心控制模塊的控制下存入數(shù)據(jù)存儲(chǔ)區(qū)或從數(shù)據(jù)存儲(chǔ)區(qū)取出；所述高速寬位處理器控制接口模塊作為與高速寬位處理器的接口，使高速寬位處理器對(duì)本裝置進(jìn)行初始化和控制，并完成對(duì)低速接口處理器或?qū)Ｓ眯酒闹苯涌刂疲凰龈咚賹捨恢鲝幕蛑苯觾?nèi)存存取控制接口模塊在高速寬位處理器和低速接口處理器或?qū)Ｓ眯酒g存在大批量數(shù)據(jù)交換時(shí)，產(chǎn)生各種主從或直接內(nèi)存存取控制信號(hào)，送往核心控制模塊；所述低速接口處理器或?qū)Ｓ眯酒刂平涌谀K作為與低速接口處理器或?qū)Ｓ眯酒目刂平涌?，與核心控制模塊、數(shù)據(jù)存儲(chǔ)模塊相連；所述中斷控制模塊負(fù)責(zé)各種中斷信號(hào)的接收和產(chǎn)生，用于控制高速寬位處理器的中斷；所述寄存器接收來自高位處理器的數(shù)據(jù)，在核心控制模塊的控制下，存取各模塊的狀態(tài)、控制、接收請(qǐng)求及響應(yīng)。
2.如權(quán)利要求1所述的總線-總線快速傳輸裝置，其特征在于所述數(shù)據(jù)存取模塊同時(shí)完成數(shù)據(jù)的分割和重組。
3.如權(quán)利要求1所述的總線-總線快速傳輸裝置，其特征在于所述寄存器通過數(shù)據(jù)驅(qū)動(dòng)器接收來自高位處理器的數(shù)據(jù)。
4.如權(quán)利要求1所述的總線-總線快速傳輸裝置，其特征在于所述寄存器包括中斷請(qǐng)求寄存器、中斷屏蔽寄存器、狀態(tài)寄存器、命令寄存器、內(nèi)部狀態(tài)寄存器。
全文摘要
本發(fā)明公開了一種總線－總線快速傳輸裝置，包括核心控制模塊、數(shù)據(jù)存取模塊、高速寬位處理器控制接口模塊、高速寬位主從或直接內(nèi)存存取控制接口模塊、低速接口處理器或?qū)Ｓ眯酒刂平涌谀K、中斷控制模塊及寄存器；本發(fā)明是在64位寬或32位寬高速處理器與8位寬低速接口處理器或?qū)Ｓ眯酒g加入一總線－總線數(shù)據(jù)快速傳輸裝置，兩者的數(shù)據(jù)傳輸總線不直接相連，而分別與本發(fā)明裝置相連。當(dāng)有數(shù)據(jù)從高速處理器向低速接口處理器或?qū)Ｓ眯酒瑐鬏敃r(shí)，高速處理器先以64位寬或32位寬高速寫入總線－總線數(shù)據(jù)快速傳輸裝置中的數(shù)據(jù)存取區(qū)，然后再由本發(fā)明裝置以8位寬逐步寫入8位寬低速接口處理器或?qū)Ｓ眯酒?br> 文檔編號(hào)G06F13/40GK1407467SQ0112676
公開日2003年4月2日 申請(qǐng)日期2001年9月13日 優(yōu)先權(quán)日2001年9月13日
發(fā)明者邵士文, 劉嶸, 李光 申請(qǐng)人:深圳市中興通訊股份有限公司上海第二研究所