專利名稱：動(dòng)態(tài)承受機(jī)存儲(chǔ)器存儲(chǔ)模塊的地址總線結(jié)構(gòu)及其映射方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于一種連接動(dòng)態(tài)隨機(jī)存儲(chǔ)器雙列直插式存儲(chǔ)模塊的地址總線結(jié)構(gòu)及其映射方法，特別是關(guān)于一種在相同行地址上可循序處理更多區(qū)域的動(dòng)態(tài)隨機(jī)存儲(chǔ)器雙列直插式存儲(chǔ)模塊的地址總線的映射方法及其結(jié)構(gòu)。


圖1為已知的一動(dòng)態(tài)隨機(jī)存儲(chǔ)器(Dynamic Random AccessMemory；DRAM)控制器11的結(jié)構(gòu)圖，用于接收一中央處理器或圖形加速器的DRAM雙列直插式存儲(chǔ)模塊(Dual In-line MemoryModule；DIMM)16的指令，并分別通過控制總線19、地址總線18及數(shù)據(jù)總線17來傳輸相對(duì)應(yīng)的控制信號(hào)、地址信號(hào)及數(shù)據(jù)信號(hào)。該DRAM控制器11包含一請(qǐng)求代理器(request agent)12、指令解碼器(command decoder)13、頁比較單元(page comparision unit)14及存儲(chǔ)器地址轉(zhuǎn)換表格(Memory Address Translation Table；MATable)15。在讀取請(qǐng)求周期時(shí)，該請(qǐng)求代理器12產(chǎn)生指令、地址信號(hào)。在寫入請(qǐng)求周期時(shí)，該請(qǐng)求代理器12產(chǎn)生指令、地址信號(hào)及數(shù)據(jù)信號(hào)。此外，該請(qǐng)求代理器12還必需決定來自中央處理器或圖形加速器的各個(gè)請(qǐng)求的優(yōu)先順序(priority)。該頁比較單元14用于決定一讀取或?qū)懭胝?qǐng)求的存取狀態(tài)為頁命中(page hit)、頁未命中(page miss)或行空乏(row empty)。該頁命中指對(duì)應(yīng)至一當(dāng)前頁。該頁未命中指對(duì)應(yīng)至同一區(qū)域但和該當(dāng)前頁處于不同的行。該行空乏指對(duì)應(yīng)至一區(qū)域，其內(nèi)含的行均處于非當(dāng)前狀態(tài)，依據(jù)該存取狀態(tài)，該指令解碼器13將產(chǎn)生相對(duì)應(yīng)的控制信號(hào)。對(duì)一頁命中的請(qǐng)求而言，除了讀/寫指令外不進(jìn)其它操作。對(duì)一頁未命中的周期而言，首先通過一預(yù)設(shè)置指令(PRECHARGE command)進(jìn)列一非預(yù)定當(dāng)前頁的設(shè)置，然后通過一啟動(dòng)指令(activate command)以激活該目標(biāo)頁，再進(jìn)列一讀/寫指令。對(duì)一行空乏的周期而言，在該讀/寫指令發(fā)出前，需要先發(fā)出一個(gè)啟動(dòng)指令以激活該目標(biāo)頁。該存儲(chǔ)器地址轉(zhuǎn)換表格15用于解碼且產(chǎn)生DRAM DIMM的地址總線的信號(hào)，該地址總線包含列地址(Column Address；CA)、行地址(Row Address；RA)、區(qū)域地址(Bank Address；BA)及面地址(Side Address；SA)，該列地址、行地址、區(qū)域地址及面地址的意義定義在動(dòng)態(tài)隨機(jī)存儲(chǔ)器雙列直插式存儲(chǔ)模塊的說明書中。
圖2為已知的動(dòng)態(tài)隨機(jī)存儲(chǔ)器雙列直插式存儲(chǔ)模塊的地址總線的映射方法，并假設(shè)該動(dòng)態(tài)隨機(jī)存儲(chǔ)器雙列直插式存儲(chǔ)模塊具有一地址總線結(jié)構(gòu)21。該存儲(chǔ)器地址轉(zhuǎn)換表格15由該地址總線結(jié)構(gòu)21的高位至低位依序產(chǎn)生面地址、行地址、區(qū)域地址及列地址。例如使用包含表1的DRAM元件的雙列直插式存儲(chǔ)模塊DRAM DIMM，其地址總線為28位，而面地址占據(jù)第27位，行地址占據(jù)第15至26位、區(qū)域地址占據(jù)第13及14位、列地址占據(jù)第3至第12位。由于該總線的結(jié)構(gòu)，使得該DRAM DIMM的地址順序?qū)⑷鐖D2的虛線所示，即由該DRAM DIMM的第0面(SA＝0)的第0行地址(RA＝000)的第0區(qū)域地址(BA＝00)至第3區(qū)域地址(BA＝11)，再延伸至第1行地址(RA＝001)的第0區(qū)域地址(BA＝00)至第3區(qū)域地址(BA＝11)，并依此類推。在該DRAM DIMM的第0面(SA＝0)的第FFF行地址(RA＝FFF)的第3區(qū)域地址(BA＝11)之后將延伸至第1面(SA＝1)的第0行地址(RA＝000)的第0區(qū)域地址(BA＝00)至第3區(qū)域地址(BA＝11)，并依此類推。因?yàn)榱械刂饭灿惺?第三位至第十二位)，因此每頁將包含210×8個(gè)字節(jié)或8K個(gè)字節(jié)。
表1.DRAM元件結(jié)構(gòu)
表2.DIMM結(jié)構(gòu)
一般而言，電腦程序均循序地讀取程序碼并予以解碼執(zhí)列。即使有非循序的執(zhí)列動(dòng)作，例如跳躍指令或宏指令，也多半在原程序碼的附近區(qū)域執(zhí)列，這個(gè)特性稱為局域性原則(principle oflocality)，換句話說，若在一個(gè)存儲(chǔ)器地址的指令或數(shù)據(jù)被存取，則代表該地址或該地址附近的區(qū)域很可能在很短的時(shí)間內(nèi)再次被存取，若一個(gè)硬件結(jié)構(gòu)在設(shè)計(jì)時(shí)越能滿足局域性原則，則存儲(chǔ)器頁命中的效率越高，而系統(tǒng)的效能也越高。已知的動(dòng)態(tài)隨機(jī)存儲(chǔ)器雙列直插式存儲(chǔ)模塊的地址總線的映射方法在同一行地址下僅有四個(gè)區(qū)域會(huì)被同時(shí)存取，并不能充分滿足程序執(zhí)行的局域性原則的特性，因此頁命中的機(jī)率無法大幅上升。
本發(fā)明的目的是消除目前動(dòng)態(tài)隨機(jī)存儲(chǔ)器雙列直插式存儲(chǔ)模塊的地址總線的映射方法無法充分滿足局域性原則的缺點(diǎn)。為了達(dá)到上述目的，本發(fā)明提供一種連接動(dòng)態(tài)隨機(jī)存儲(chǔ)器雙列直插式存儲(chǔ)模塊的地址總線結(jié)構(gòu)及其映射方法，該總線結(jié)構(gòu)由高位至低位依序包含行地址、面地址、區(qū)域地址及列地址。由于在相同的行地址上可循序執(zhí)列更多的區(qū)域，亦即擁有最多的有效區(qū)域數(shù)量(effective banknumber)及最多的有效連續(xù)地址(effective contiguous address)，因此更符合局域性原則的要求。該有效區(qū)域數(shù)量指在同一時(shí)間內(nèi)在該動(dòng)態(tài)隨機(jī)存儲(chǔ)器雙列直插式存儲(chǔ)模塊內(nèi)處于行有效狀態(tài)(row activestate)的區(qū)域數(shù)量，而該有效連續(xù)地址指在同一時(shí)間內(nèi)存在于該動(dòng)態(tài)隨機(jī)存儲(chǔ)器雙列直插式存儲(chǔ)模塊的行有效區(qū)域(row active bank)的地址位數(shù)。本發(fā)明提高了存儲(chǔ)器的頁命中的機(jī)率，且系統(tǒng)整體的效能亦因此增加。
本發(fā)明的連接動(dòng)態(tài)隨機(jī)存儲(chǔ)器雙列直插式存儲(chǔ)模塊的地址總線結(jié)構(gòu)由高位至低位依序包含行地址、面地址、區(qū)域地址及列地址，其中該面地址的位數(shù)可正比于該動(dòng)態(tài)隨機(jī)存儲(chǔ)器雙列直插式存儲(chǔ)模塊的個(gè)數(shù)。
本發(fā)明的連接動(dòng)態(tài)隨機(jī)存儲(chǔ)器雙列直插式存儲(chǔ)模塊的地址總線的系統(tǒng)，包含一地址總線、一存儲(chǔ)器控制器及至少一動(dòng)態(tài)隨機(jī)存儲(chǔ)器雙列直插式存儲(chǔ)模塊。該地址總線由高位至低位依序包含行地址、面地址、區(qū)域地址及列地址。該存儲(chǔ)器控制器連接至該地址總線的一端，用于產(chǎn)生地址信號(hào)。該動(dòng)態(tài)隨機(jī)存儲(chǔ)器雙列直插式存儲(chǔ)模塊連接至該地址總線的另一端。
本發(fā)明的連接動(dòng)態(tài)隨機(jī)存儲(chǔ)器雙列直插式存儲(chǔ)模塊的地址總線的映射方法，包含步驟(a)至步驟(c)。在步驟(a)中，系統(tǒng)啟動(dòng)時(shí)自動(dòng)檢測(cè)該動(dòng)態(tài)隨機(jī)存儲(chǔ)器雙列直插式存儲(chǔ)模塊的結(jié)構(gòu)。在步驟(b)中，由該地址總線的高位至低位區(qū)依序產(chǎn)生行地址、面地址、區(qū)域地址及列地址，且依據(jù)該動(dòng)態(tài)隨機(jī)存儲(chǔ)器雙列直插式存儲(chǔ)模塊的個(gè)數(shù)而決定該面地址的位數(shù)。在步驟(c)中，依據(jù)該地址總線的地址信號(hào)存取該動(dòng)態(tài)隨機(jī)存儲(chǔ)器雙列直插式存儲(chǔ)模塊。
本發(fā)明將依附圖來說明，其中圖1是已知的動(dòng)態(tài)隨機(jī)存儲(chǔ)器控制器的結(jié)構(gòu)圖；圖2是已知?jiǎng)討B(tài)隨機(jī)存儲(chǔ)器雙列直插式存儲(chǔ)模塊的地址總線的映射方法；圖3是本發(fā)明的動(dòng)態(tài)隨機(jī)存儲(chǔ)器雙列直插式存儲(chǔ)模塊的地址總線的映射方法
圖4是本發(fā)明的多個(gè)動(dòng)態(tài)隨機(jī)存儲(chǔ)器雙列直插式存儲(chǔ)模塊的地址總線的映射方法；及圖5是本發(fā)明的流程圖。
圖3是本發(fā)明的動(dòng)態(tài)隨機(jī)存儲(chǔ)器雙列直插式存儲(chǔ)模塊的地址總線的映射方法。該存儲(chǔ)器地址轉(zhuǎn)換表格15是由地址總線結(jié)構(gòu)21的高位至低位依序產(chǎn)生行地址、面地址、區(qū)域地址及列地址。例如該地址總線為28位，行地址可占據(jù)第16至27位、面地址可占據(jù)第15位，區(qū)域地址可占據(jù)第13及14位、列地址可占據(jù)第3至第12位。由于該總線的結(jié)構(gòu)，使得該DRAM DIMM的地址順序?qū)⑷鐖D3的虛線所示，即由該DRAM DIMM的第0面(SA＝0)的第0行地址(RA＝000)的第0區(qū)域地址(BA＝00)至第3區(qū)域地址(BA＝11)，再延伸至第1面(SA＝1)的第0行地址(RA＝000)的第0區(qū)域地址(BA＝00)至第3區(qū)域地址(BA＝11)，再延伸至第0面(SA＝0)的第1行地址(RA＝001)的第0區(qū)域地址(BA＝00)至第3區(qū)域地址(BA＝11)，并依此類推。本發(fā)明在同一行地址下共有八個(gè)區(qū)域會(huì)被連續(xù)存取，分別為面地址為0時(shí)的第0區(qū)域地址(BA＝00)至第3區(qū)域地址(BA＝11)，及面地址為1時(shí)的第0區(qū)域地址(BA＝00)至第3區(qū)域地址(BA＝11)。換句話說，最大有效區(qū)域數(shù)量為8，而有效連續(xù)地址由高位至低位為{SA，BA，CA}。本發(fā)明較已知技術(shù)更充分發(fā)揮了動(dòng)態(tài)隨機(jī)存儲(chǔ)器雙列直插式存儲(chǔ)模塊的局域性原則的特性，因此頁命中的機(jī)率亦大幅上升，整體系統(tǒng)的效能也大幅提高。
圖4是本發(fā)明的多個(gè)動(dòng)態(tài)隨機(jī)存儲(chǔ)器雙列直插式存儲(chǔ)模塊的地址總線的映射方法，該存儲(chǔ)器地址轉(zhuǎn)換表格15由地址總線結(jié)構(gòu)41的高位至低位依序產(chǎn)生面地址、行地址、區(qū)域地址及列地址，例如該地址總線為29位，而行地址占據(jù)第17至28位、面地址占據(jù)第15及16位，區(qū)域地址占據(jù)第13及14位、列地址占據(jù)第3至第12位。由于該總線的結(jié)構(gòu)，使得該DRAM DIMM的地址順序?qū)⑷鐖D4的虛線所示，即由該DRAM DIMM的第0面(SA＝00)的第0行地址(RA＝000)的第0區(qū)域地址(BA＝00)至第3區(qū)域地址(BA＝11)，再延伸至第1面(SA＝01)的第0行地址(RA＝000)的第0區(qū)域地址(BA＝00)至第3區(qū)域地址(BA＝11)，再延伸至第2面(SA＝10)的第0行地址(RA＝000)的第0區(qū)域地址(BA＝00)至第3區(qū)域地址(BA＝11)，再延伸至第3面(SA＝11)的第0行地址(RA＝000)的第0區(qū)域地址(BA＝00)至第3區(qū)域地址(BA＝11)，再延伸至第0面(SA＝00)的第1行地址(RA＝001)的第0區(qū)域地址(BA＝00)至第3區(qū)域地址(BA＝11)，并依此類推。上述的第0面及第1面屬于DRAM DIMM0，且第2面及第3面屬于DRAMDIMM1。本發(fā)明在同一行地址下共有十六個(gè)區(qū)域會(huì)被連續(xù)存取，分別為面地址為0時(shí)的第0區(qū)域地址(BA＝00)至第3區(qū)域地址(BA＝11)，面地址為1時(shí)的第0區(qū)域地址(BA＝00)至第3區(qū)域地址(BA＝11)，面地址為2時(shí)的第0區(qū)域地址(BA＝00)至第3區(qū)域地址(BA＝11)，及面地址為3時(shí)的第0區(qū)域地址(BA＝00)至第3區(qū)域地址(BA＝11)。換句話說，最大有效區(qū)域數(shù)量為16，而有效連續(xù)地址由高位至低位為{SA，BA，CA}。本發(fā)明較已知技術(shù)更充分發(fā)揮了動(dòng)態(tài)隨機(jī)存儲(chǔ)器雙列直插式存儲(chǔ)模塊的局域性原則的特性，因此頁命中的機(jī)率大幅上升，整體系統(tǒng)的效能亦大幅提高。圖4雖以兩個(gè)動(dòng)態(tài)隨機(jī)存儲(chǔ)器雙列直插式存儲(chǔ)模塊為例，但也可依相同的原理擴(kuò)充至更多個(gè)動(dòng)態(tài)隨機(jī)存儲(chǔ)器雙列直插式存儲(chǔ)模塊的情形，本發(fā)明對(duì)此并未作任何限制。
圖5是本發(fā)明的流程圖。在步驟51，本發(fā)明啟始。在步驟52，當(dāng)系統(tǒng)啟動(dòng)時(shí)一基本輸入輸出系統(tǒng)(Basic Input/Output System；BIOS)自動(dòng)檢測(cè)該動(dòng)態(tài)隨機(jī)存儲(chǔ)器雙列直插式存儲(chǔ)模塊的結(jié)構(gòu)。在步驟53，該存儲(chǔ)器地址轉(zhuǎn)換表格由地址總線結(jié)構(gòu)21的高位至低位依序產(chǎn)生行地址、面地址、區(qū)域地址及列地址，且依據(jù)該動(dòng)態(tài)隨機(jī)存儲(chǔ)器雙列直插式存儲(chǔ)模塊的個(gè)數(shù)而決定該面地址的位數(shù)，換句話說，該存儲(chǔ)器地址轉(zhuǎn)換表格依據(jù)系統(tǒng)結(jié)構(gòu)的不同而動(dòng)態(tài)決定該存儲(chǔ)器地址。在步驟54，判斷是否有存儲(chǔ)器存取請(qǐng)求。若答案是否定的，則持續(xù)進(jìn)行檢測(cè)。若答案是肯定的，則進(jìn)入步驟55，該存儲(chǔ)器控制器產(chǎn)生存取該動(dòng)態(tài)隨機(jī)存儲(chǔ)器雙列直插式存儲(chǔ)模塊的指令及地址總線信號(hào)。在步驟56結(jié)束后，本流程進(jìn)入步驟54等待下一個(gè)存儲(chǔ)器存取請(qǐng)求。
本發(fā)明的技術(shù)內(nèi)容及技術(shù)特點(diǎn)已如上所述，然而本專業(yè)技術(shù)人員仍可能基于本發(fā)明的示例和說明而作種種不背離本發(fā)明精神的替換及修改；因此，本發(fā)明的保護(hù)范圍應(yīng)不限于實(shí)施例所說明的內(nèi)容，而應(yīng)包括各種不背離本發(fā)明的替換及修改，并為以下的權(quán)利要求范圍所涵蓋。
權(quán)利要求
1.一種連接動(dòng)態(tài)隨機(jī)存儲(chǔ)器雙列直插式存儲(chǔ)模塊的地址總線結(jié)構(gòu)，由高位至低位依序包含行地址；面地址；區(qū)域地址；及列地址。
2.如權(quán)利要求1所述的地址總線結(jié)構(gòu)，其中所說面地址的位數(shù)正比于所說動(dòng)態(tài)隨機(jī)存儲(chǔ)器雙列直插式存儲(chǔ)模塊的個(gè)數(shù)。
3.一種連接動(dòng)態(tài)隨機(jī)存儲(chǔ)器雙列直插式存儲(chǔ)模塊的地址總線的系統(tǒng)，包含一地址總線，由高位至低位依序包含行地址、面地址、區(qū)域地址及列地址；一存儲(chǔ)器控制器，連接至該地址總線的一端，用于產(chǎn)生地址信號(hào)；及至少一動(dòng)態(tài)隨機(jī)存儲(chǔ)器雙列直插式存儲(chǔ)模塊，連接至該地址總線的另一端，用于儲(chǔ)存程序指令及數(shù)據(jù)。
4.如權(quán)利要求3所述的系統(tǒng)，其中該地址總線的面地址的位數(shù)正比于該動(dòng)態(tài)隨機(jī)存儲(chǔ)器雙列直插式存儲(chǔ)模塊的個(gè)數(shù)。
5.一種連接動(dòng)態(tài)隨機(jī)存儲(chǔ)器雙列直插式存儲(chǔ)模塊的地址總線的映射方法，包含下列步驟(a)在系統(tǒng)啟動(dòng)時(shí)自動(dòng)檢測(cè)該動(dòng)態(tài)隨機(jī)存儲(chǔ)器雙列直插式存儲(chǔ)模塊的結(jié)構(gòu)；(b)由該地址總線的高位至低位依序產(chǎn)生行地址、面地址、區(qū)域地址及列地址，且依據(jù)該動(dòng)態(tài)隨機(jī)存儲(chǔ)器雙列直插式存儲(chǔ)模塊的個(gè)數(shù)而決定該面地址的位數(shù)；及(c)依據(jù)該地址總線的地址信號(hào)存取該動(dòng)態(tài)隨機(jī)存儲(chǔ)器雙列直插式存儲(chǔ)模塊。
全文摘要
本發(fā)明說明一種連接動(dòng)態(tài)隨機(jī)存儲(chǔ)器雙列直插式存儲(chǔ)模塊的地址總線結(jié)構(gòu)及其映射方法,該總線結(jié)構(gòu)由高位至低位依序包含行地址、面地址、區(qū)域地址及列地址。由于在相同的行地址上可循序執(zhí)列更多的區(qū)域,因此更符合局域性原則的要求。其效果為該動(dòng)態(tài)隨機(jī)存儲(chǔ)器雙列直插式存儲(chǔ)模塊的讀寫命中率隨之提高,而系統(tǒng)整體效能亦因此而提高。
文檔編號(hào)G06F9/30GK1369807SQ0110401
公開日2002年9月18日 申請(qǐng)日期2001年2月14日 優(yōu)先權(quán)日2001年2月14日
發(fā)明者李明憲, 張惠能 申請(qǐng)人:矽統(tǒng)科技股份有限公司