專利名稱：可切換的調試方法和裝置的制作方法
技術領域：
本發(fā)明涉及一種PCI調試卡裝置及方法，特別是一種可切換解碼地址的PCI調試卡裝置及方法。
隨著CPU的時鐘信號頻率的提高，以及CPU的插腳越來越細，而且采用表面安裝技術的比例越來越高，導致硬件以及軟件的排錯越來越困難。這樣一來不但難以進行CPU的排錯，而且也不容易找出I/O控制部件的問題。為避免此問題的發(fā)生，本領域提供了結合總線的排錯環(huán)境調試卡，它除了具有一般的調試機能外，還能夠輕而易舉地對用戶設計的I/O模塊進行排錯，而且能夠構筑使用者的磁盤操作系統(tǒng)(Disk OS)。
目前高速的32比特的微處理器的快速發(fā)展不勝枚舉，個人電腦以及工作站的高性能化以及多功能化永無止鏡。在數(shù)據(jù)的通道總線方面，隨著微處理器性能的日新月異，必須具備與微處理器相稱的性能，因此，總線的種類及相容性對所設計的調試卡相形之下更顯重要。
在現(xiàn)今電腦科技的潮流下，以IBM所發(fā)表的16比特的工業(yè)標準體系結構(ISA)的擴充用I/O插槽總線為基礎的調試卡已經落后，而且脫離ISA的趨勢已然形成，因此ISA調試卡在現(xiàn)今勢必會被淘汰。取而代之的是由Intel所發(fā)表的另一種32比特的外圍部件連接介面(PCI)總線，其最大特點在于它是和主機板不相關的介面，并且支持Power PC等機種，可使用在不同的工作平臺上。所以就PCI調試卡的發(fā)展趨勢而言，應該提供更大的發(fā)展空間，而少數(shù)的PCI調試卡只是沿用傳統(tǒng)的技術，利用一般的TTL門電路來完成顯示I/O端口的數(shù)字或LED燈。此方法不但所需的零件材料多，PCB面積大，且只能針對一個地址解碼，不能同時檢測其他的地址，解決的方法只能更換解碼器或更改原始設計，這不但費時，而且浪費成本。
而且，由于32比特的PCI調試卡的頻率為33MHz，肉眼無法看清一些重要信號是否產生，因此傳統(tǒng)PCI總線控制信號的LED一閃即過，無法判定信號是否產生。
本發(fā)明的目的在于克服上述現(xiàn)有技術的缺點，提供一種可切換解碼地址的PCI調試卡裝置及方法，其中包括兩個獨立的而且可隨時調整解碼地址的地址匹配設定器，不但可同時檢測兩個獨立的地址，而且不需要重新開機即可隨時改變所需要的地址，直到設定相同的地址為止。本發(fā)明最多有32個不同的地址可供設定，且從PCI總線鎖存數(shù)據(jù)，并分別在LED上顯示數(shù)據(jù)。
本發(fā)明采用可重復燒錄使用的FPGA(現(xiàn)場可編程門陣列)技術制成，因此可因需要而改變設計內容，并不需要重新更改硬件設計便可達到所需要求。
按照本發(fā)明的一個方面，提供一種可切換調試裝置的方法，包括下列步驟提供一個PCI總線信號監(jiān)視器，借助于監(jiān)視PCI總線信號的狀況作為調整解碼地址的依據(jù)；從該PCI總線鎖存地址與指令；提供一個地址匹配設定器，用于隨時調整該解碼地址，且同時檢測該地址匹配設定器所提供的兩個獨立的地址；從該PCI總線鎖存數(shù)據(jù)；及分別將該數(shù)據(jù)顯示在顯示裝置上。
優(yōu)選地，上述作為調整解碼地址的依據(jù)是以該PCI總線信號為低且時鐘正在上升時為依據(jù)。
優(yōu)選地，上述地址匹配設定器不需要重新開機即可隨時改變所需要的地址。
還是優(yōu)選地，上述地址匹配設定器還包含32個不同的地址。
進而，上述數(shù)據(jù)包含I/O周期、I/O讀周期、中斷確認周期與配置周期。而且I/O寫周期及I/O讀周期分別用不同的顯示裝置表示。并且，上述中斷確認周期及配置周期分別用不同的顯示裝置表示。
進一步，上述將數(shù)據(jù)顯示在顯示裝置上的步驟還包含將十六進制碼轉換成7段顯示器的解碼步驟。
按照本發(fā)明的另一個方面，提供一種可切換的調試裝置，該裝置至少包含一個PCI總線信號監(jiān)視器；一個地址匹配設定器；及一個顯示數(shù)據(jù)的顯示裝置。
優(yōu)選地，上述PCI總線信號監(jiān)視器借助于監(jiān)視PCI總線信號的狀況作為調整解碼地址的依據(jù)。
優(yōu)選地，上述地址匹配設定器用于隨時調整解碼地址，且同時檢測地址匹配設定器所提供的兩個獨立的地址。
還是優(yōu)選地，上述數(shù)據(jù)包含I/O寫周期、I/O讀周期、中斷確認周期、與配置周期。
有關本發(fā)明的詳細內容及技術，現(xiàn)結合


如下圖1為本發(fā)明實施例流程圖；圖2為本發(fā)明的實施例詳細流程圖。
本發(fā)明的實施例的流程圖如圖1所示；首先提供一個PCI總線信號監(jiān)視器(步驟10)，借助于監(jiān)視PCI總線信號的狀況作為調整解碼地址的依據(jù)；把一些所需要的解碼地址定義在高密度型的小型封裝內，如FPGA(現(xiàn)場可編程門陣列)、PGA(可編程門陣列)、QFP(方形扁平封裝)等，就可以在開機狀態(tài)下隨時改變設定，亦即隨時改變解碼地址。因為本發(fā)明提供兩個獨立而且可隨時調整解碼地址的地址匹配設定器(步驟20)，不但可同時檢測兩個獨立的端口，而且不需要重新開機即可隨時改變所需要的地址，直到設定相同的地址為止。再有，每個端口有四個開關，亦即每個端口最多有16個不同的地址可供設定，所以本發(fā)明最多有32個不同的地址(2個端口×16個地址)可供設定，因此非常適合變化大的設計階段使用。接著從PCI總線鎖存數(shù)據(jù)(步驟30)，并分別地將數(shù)據(jù)顯示在顯示裝置(如LED)上(步驟40)。
本發(fā)明的實施例的詳細流程圖如圖2所示首先同樣提供一個PCI總線信號監(jiān)視器(步驟50)，借助于監(jiān)視PCI總線信號的狀況作為調整解碼地址的依據(jù)；當FRAME#信號為低且時鐘正在上升時(步驟60)，則從PCI總線鎖存地址與指令(步驟70)，否則回到PCI總線信號監(jiān)視器(步驟50)，直到確定信號為低且時鐘正上升時要執(zhí)行的步驟為止從PCI總線鎖存地址與指令(步驟70)后，同時調整解碼地址的地址匹配設定器(步驟80)，直到設定相同的地址為止，以確定各個地址的I/O寫或I/O讀為那一個地址所有(步驟90)，且確定中斷確認周期或配置周期(步驟100)，以方便設計者排錯，此時步驟80、步驟90、步驟100為同時進行的動作。
在步驟80設定相同的地址后，接著依據(jù)步驟100設定中斷確認標志與配置標志(步驟110)，且依據(jù)步驟90設定各個地址的I/O寫標志及I/O標志(步驟120)；通過步驟80，設定各個地址相同的標志(步驟130)，且依據(jù)步驟120與步驟130，從PCI總線鎖存數(shù)據(jù)(步驟140)；接著將十六進制碼轉換成7段顯示器的解碼(步驟150)，同時以不同的顯示裝置(如LED)來顯示相對地址的I/O寫周期或I/O讀周期(步驟160)，由于32比特的PCI總線的頻率為33MHz，動作時間只有30ns，肉眼無法看清一些重要信號是否產生，所以分別將系統(tǒng)錯誤(SERR)經過鎖存處理后，再經顯示裝置(如LED)來顯示，亦即SERR產生變化一次就將之前鎖存的位準反向一次，LED亦轉變其狀態(tài)一次，因此設計者很輕易知道，是否有信號產生；另一方面，在步驟110中當中斷確認標志與配置標同道合已被設定時，則將中斷確認周期與配置周期顯示在顯示裝置(如LED)上(步驟170)；并判斷周期是否完成(步驟180)，直到周期已完成為止；接著關掉顯示裝置(如LED)(步驟190)，回到PCI總線信號監(jiān)視器(步驟50)，以進行下一調試動作。
綜上所述，本發(fā)明采用可重復燒錄使用的FPGA技術，因此可因需要而改變其設計內容，并不需要重新更改其硬件設計便可達到所需要求。
雖然以上公開了本發(fā)明的一個優(yōu)選實施例，但這并非用于限定本發(fā)明，本領域的普遍技術人員在不脫離本發(fā)明的精神和范圍的情況下都可進行許多的更動與改進，因此本發(fā)明的保護范圍由后附的權利要求書決定。
權利要求
1.一種可切換調試裝置的方法，包括下列步驟提供一個PCI總線信號監(jiān)視器，借助于監(jiān)視PCI總線信號的狀況作為調整解碼地址的依據(jù)；從該PCI總線鎖存地址與指令；提供一個地址匹配設定器，用于隨時調整該解碼地址，且同時檢測該地址匹配設定器所提供的兩個獨立的地址；從該PCI總線鎖存數(shù)據(jù)；及分別將該數(shù)據(jù)顯示在顯示裝置上。
2.如權利要求1所述的方法，其特征在于上述作為調整解碼地址的依據(jù)是以該PCI總線信號為低且時鐘正在上升時為依據(jù)。
3.如權利要求1所述的方法，其特征在于上述地址匹配設定器不需要重新開機即可隨時改變所需要的地址。
4.如權利要求1所述的方法，其特征在于上述地址匹配設定器還包含32個不同的地址。
5.如權利要求1所述的方法，其特征在于上述數(shù)據(jù)包含I/O周期、I/O讀周期、中斷確認周期與配置周期。
6.如權利要求5所述的方法，其特征在于上述I/O寫周期及I/O讀周期分別用不同的顯示裝置表示。
7.如權利要求5所述的方法，其特征在于上述中斷確認周期及配置周期分別用不同的顯示裝置表示。
8.如權利要求1所述的方法，其特征在于上述將數(shù)據(jù)顯示在顯示裝置上的步驟還包含將十六進制碼轉換成7段顯示器的解碼步驟。
9.如權利要求1所述的方法，其特征在于所述的方法是用FPGA技術完成的。
10.一種可切換調試裝置的方法，其特征在于包括下列步驟提供一個PCI總線信號監(jiān)視器，借助于監(jiān)視PCI總線信號的狀況作為調整解碼地址的依據(jù)；確定PCI總線信號為低且時鐘正上升；從該PCI總線鎖存地址與指令；提供一個地址匹配設定器，用于隨時調整解碼地址，且同時檢測地址匹配設定器所提供的兩個獨立的地址；從PCI總線鎖存數(shù)據(jù)；將數(shù)據(jù)的十六進制碼轉換成7段顯示器的解碼；及分別將數(shù)據(jù)顯示在顯示裝置上。
11.如權利要求10所述的方法，其特征在于上述地址匹配設定器不需要重新開機即可隨時改變所需要的地址。
12.如權利要求10所述的方法，其特征在于上述地址匹配設定器還包含32個不同的地址。
13.如權利要求10所述的方法，其特征在于上述數(shù)據(jù)包含I/O寫周期、I/O讀周期、中斷確認周期、與配置周期。
14.如權利要求13所述的方法，其特征在于上述I/O寫周期及I/O讀周期分別用不同的顯示裝置顯示。
15.如權利要求13所述的方法，其特征在于上述中斷確認周期及配置周期分別用不同的顯示裝置顯示。
16.如權利要求10所述的方法，其特征在于該方法是用FPGA技術完成的。
17.一種可切換的調試裝置，該裝置至少包含一個PCI總線信號監(jiān)視器；一個地址匹配設定器；及一個顯示數(shù)據(jù)的顯示裝置。
18.如權利要求17所述的裝置，其特征在于上述PCI總線信號監(jiān)視器借助于監(jiān)視PCI總線信號的狀況作為調整解碼地址的依據(jù)。
19.如權利要求17所述的裝置，其特征在于上述地址匹配設定器用于隨時調整解碼地址，且同時檢測地址匹配設定器所提供的兩個獨立的地址。
20.如權利要求17所述的裝置，其特征在于上述數(shù)據(jù)包含I/O寫周期、I/O讀周期、中斷確認周期、與配置周期。
全文摘要
一種可切換的調試方法及裝置,提供一PCI總線信號監(jiān)視器,監(jiān)視PCI總線信號的狀況作為調整解碼地址的依據(jù);把需要解碼的地址定義在高密度的小型封裝內,在開機狀態(tài)下隨時改變解碼地址。提供兩個獨立的地址匹配設定器,可同時檢測兩個獨立的端口,而且不需要重要開機即可隨時改變所需要的地址,直到設定相同的地址為止。每個端口有四個開關,每個端口最多有16個不同的地址,所以最多有32個不同的地址可供設定。
文檔編號G06F11/30GK1355485SQ0013463
公開日2002年6月26日 申請日期2000年12月1日 優(yōu)先權日2000年12月1日
發(fā)明者李俊良 申請人:英業(yè)達股份有限公司