專利名稱：半導體集成電路、具該電路的無接觸信息媒體及驅(qū)動方法
本申請以在日本提交的JP2000—153785號專利申請為基礎(chǔ)，其內(nèi)容作為參考而結(jié)合于本文之中。
本發(fā)明涉及一種半導體集成電路、具有該半導體集成電路的無接觸信息媒體，及驅(qū)動該半導體集成電路的方法。
目前，無接觸信息媒體如IC卡已經(jīng)實際應用，其中，在無接觸信息媒體中使用線圈的互感，以具有一定波長的無線電波的方式進行數(shù)據(jù)傳送和供電。根據(jù)能夠相互進行通信的IC卡和讀／寫器之間的距離，將IC卡大致分類為接近型、鄰接型等等。當前，每種類型都備有其標準。
能夠用于距讀／寫器大約1cm到20cm的接近型IC卡特別具有非常寬的使用范圍。例如IC卡與讀／寫器之間在無接觸的狀態(tài)下相互通信將門打開或關(guān)閉時，持有用作季票的人能夠通過檢票口，而無須將卡從卡盒中取出。
然而，對于具有廣泛用途的IC卡來說，重要的是IC卡要緊湊和輕便。另外，IC卡的使用范圍越寬，卡就會加工得越粗糙。因此，為了防止這種粗糙的加工，常規(guī)的做法是使IC卡這樣的無接觸信息媒體具有一個包含復雜電路的半導體集成電路。
下面來描述典型的具有半導體集成電路的無接觸IC卡。

圖1示出一個典型的無接觸IC卡的結(jié)構(gòu)的框圖。需注意，圖1示出一種讀／寫器990和IC卡900，該讀／寫器990向／從IC卡發(fā)射／接收無線電波。IC卡900的結(jié)構(gòu)和運作描述如下。
IC卡900包括一個天線線圈981，用它來向／從一個連接至讀／寫器990的天線線圈991發(fā)射／接收無線電波。當天線線圈981從天線線圈991接收無線電波時，天線線圈981的兩端產(chǎn)生交流電壓，所產(chǎn)生的交流電壓被輸入到包含在IC卡900內(nèi)的一個半導體集成電路910。圖中的982表示一個用于調(diào)諧的電容器。
用于接收的天線線圈981通常都被連接至IC卡900的半導體集成電路910。通常也將用于調(diào)諧的電容器982連接至IC卡900的半導體集成電路910，但是，在某些情況下，它被設(shè)置在半導體集成電路910內(nèi)。
IC卡900從讀／寫器990接收ASK(幅度移動鍵控)—調(diào)制信號，并從接收的信號獲得驅(qū)動半導體集成電路910的電力，還獲得來自讀／寫器990的數(shù)據(jù)。圖2示出從讀／寫器990發(fā)射的載波的結(jié)構(gòu)的一個具體的例子。如該圖所示，ASK—調(diào)制載波內(nèi)的小幅度的部分代表數(shù)據(jù)0，大幅度的部分代表數(shù)據(jù)1。
半導體集成電路910包括一個電源電路911、一個第一穩(wěn)壓器電路912、一個調(diào)制／解調(diào)電路913、一個邏輯電路914、一個非易失性存儲器915、一個降壓電路916和一個第二穩(wěn)急壓器電路917。需注意，由于后面所述的原因，可用一個升壓電路來替換降壓電路916。
圖3示出電源電路911的內(nèi)部結(jié)構(gòu)。如該圖所示，在傳統(tǒng)的IC卡900中，一個普通的全波整流電路9111和用于平滑的電容器9112構(gòu)成電源電路911。采用這種結(jié)構(gòu)，天線線圈981兩端產(chǎn)生的交流電壓被整流為直流電壓VCC，然后，第一穩(wěn)壓器電路912將整流過的電流穩(wěn)壓，使之不超過一定的電壓值，并將經(jīng)過穩(wěn)壓的電流用作驅(qū)動調(diào)制／解調(diào)電路913或存儲器915的電壓。經(jīng)過整流的電流還被降壓電路916降壓，并經(jīng)第二穩(wěn)壓器電路917穩(wěn)壓，使之不超過一定的電壓值，并將經(jīng)過穩(wěn)壓的電流用作驅(qū)動邏輯電路914的電壓。
雖然在圖1中沒有示出，但已通過第一穩(wěn)壓器電路912的電流也對模擬電路如時鐘信號發(fā)生器電路提供驅(qū)動電源。這里，時鐘信號發(fā)生器電路從天線線圈981所產(chǎn)生的交流電壓產(chǎn)生一個時鐘信號，該時鐘信號用于運作邏輯電路914和非易失性存儲器915。
通常，像邏輯電路那樣的數(shù)字電路由相對較低的電壓來驅(qū)動(約2V—3V)，而高于此電壓的電壓需要提供給非易失性存儲器915。例如FeRAM要求大約3V至7V的電壓，EEPROM需要大約10V電壓(用于寫或擦除)。為解決這個問題，在傳統(tǒng)的無接觸IC卡900內(nèi)，由電源電路911產(chǎn)生的電壓被降壓電路916降壓，然后送到邏輯電路914?；蛘?，可以由電源電路911產(chǎn)生驅(qū)動邏輯電路914的低電壓，然后，可由升壓電路將所產(chǎn)生的電壓升壓后，以用于驅(qū)動模擬電路(如調(diào)制／解調(diào)電路913和時鐘信號發(fā)生器電路)和非易失性存儲器915。
如圖2所示，在IC卡900與讀／寫器990之間傳送的數(shù)據(jù)被調(diào)制在載波上，無接觸IC卡900從讀／寫器990接收的數(shù)據(jù)由調(diào)制／解調(diào)電路913進行解調(diào)；調(diào)制／解調(diào)電路913調(diào)制要從無接觸IC卡900發(fā)射到讀／寫器990的數(shù)據(jù)。在IC卡900與讀／寫器990之間傳送的數(shù)據(jù)由邏輯電路914控制，并被存儲到非易失性存儲器915內(nèi)。
同時，在使用線圈的互感來供電并發(fā)射／接收數(shù)據(jù)的無接觸IC卡900中，由電源電路911所產(chǎn)生的電壓依賴于讀／寫器990(供電源)與無接觸IC卡900之間的距離而變化。其間很短的距離特別地會產(chǎn)生一個過電壓，并毀壞無接觸IC卡900的內(nèi)部電路。為了防止這種弊端，設(shè)置第一和第二穩(wěn)壓器電路912和917，以穩(wěn)定電源電路911所產(chǎn)生的電壓，使之不超過一定的電壓值。
圖4示出通常用作第一穩(wěn)壓器電路912的電路結(jié)構(gòu)。第一和第二P溝道MOS晶體管(以下稱之為PchMOS晶體管)931和932串聯(lián)在電源電路911的輸出(圖中表示為“VCC”)和地之間。第一PchMOS晶體管931的柵極和漏極直接地相互連接，第一PchMOS晶體管931的源極連接至VCC。
第一PchMOS晶體管931的漏極連接至第二PchMOS晶體管932的源極，第二PchMOS晶體管932的柵極和漏極分別連接至參考電壓產(chǎn)生電路933的輸出和地。第一和第二PchMOS晶體管931和932之間的一個節(jié)點連接至第一PNP型雙極晶體管934的基極。第一PNP型雙極晶體管934的集電極接地，其發(fā)射極經(jīng)電阻935連接至VCC。第一PNP型雙極晶體管934的發(fā)射極還連接至第二PNP型雙極晶體管936的基極，第二PNP型雙極晶體管936的集電極接地。第二PNP型雙極晶體管936的發(fā)射極作為電源(圖中表示為VDD)輸至調(diào)制／解調(diào)電路913或非易失性存儲器915。
現(xiàn)描述第一穩(wěn)壓器電路912的運作情況。將第一穩(wěn)壓器電路912的第二PchMOS晶體管932的閾值電壓表示為VGS；將第一PNP型雙極晶體管934的基極和發(fā)射極之間的電壓表示為VBE1；將第二PNP型雙極晶體管936的基極和發(fā)射極之間的電壓表示為VBE2；將參考電壓產(chǎn)生電路933產(chǎn)生的參考電壓表示為“Vref”，那么，當從電源電路911輸出的電壓VCC超過值(Vref+VGS+VBE1+VBE2)時，PNP型雙極晶體管導通，以將穩(wěn)壓器電路輸出的電壓VDD降低到(Vref+VGS+VBE1+VBE2)。以下，將第一穩(wěn)壓器電路912穩(wěn)壓的輸出電壓VDD的暫定的最大值(Vref+VGS+VBE1+VBE2)表示為“Vmax”。該最大電壓控制的細節(jié)如下。
參考電壓產(chǎn)生電路933的輸出被輸入至第二PchMOS晶體管932的柵極，結(jié)果，柵極電壓為Vref。如果第二PchMOS晶體管932的閾值電壓表示為VGS，第二PchMOS晶體管932的源極電壓就是(Vref+VGS)。當源極電壓超過該值時，第二PchMOS晶體管932導通，以將源極電壓降低到(Vref+VGS)。另一方面，當源極電壓小于(Vref+VGS)時，第二PchMOS晶體管932截止，沒有電流流通，并且從第一PchMOS晶體管931的漏極送來電流，使源極電壓升高到(Vref+VGS)。結(jié)果，在兩種情況下，第二PchMOS晶體管932的源極電壓最終都成為(Vref+VGS)。
現(xiàn)描述第一PchMOS晶體管931的運作情況。如上所述，第一PchMOS晶體管931的漏極連接至第二PchMOS晶體管932的源極，第一PchMOS晶體管931的柵極和漏極相互連接起來。由于第二PchMOS晶體管932的源極電壓是(Vref+VGS)，第一PchMOS晶體管931的柵極電壓是(Vref+VHS)。如果第一PchMOS晶體管931的閾值電壓表示為VGS2，那么當電壓VCC超過(Vref+VGS+VGS2)時，第一PchMOS晶體管931導通。
現(xiàn)描述第一PNP型雙極晶體管934的運作情況。如上所述，第一PNP型雙極晶體管934的基極電壓是(Vref+VGS)。由于第一PNP型雙極晶體管934的發(fā)射極和基極是用pn節(jié)結(jié)合的方法連接起來的，所以，為了使電流流過發(fā)射極和基極之間的區(qū)域?；鶚O—發(fā)射極電壓VBE1就需要高于二極管的正向電壓。
因此，當電流通過第一PNP型雙極晶體管934時，發(fā)射極電壓是(Vref+VGS+VBE1)。
下面描述第二PNP型雙極晶體管936。第一PNP型雙極晶體管934的發(fā)射極連接至第二PNP型雙極晶體管936的基極，因此，第二PNP型雙極晶體管936的基極電壓是(Vref+VGS+VBE1)。這里，當?shù)诙NP型雙極晶體管936的基極—發(fā)射極電壓表示為VBE2時，按照與第一PNP型雙極晶體管934同樣的方法，第二PNP型雙極晶體管936的發(fā)射極電壓就是Vmax(=Vref+VGS+VBE1+VBE2)。
當該發(fā)射極電壓超過Vmax時，第二PNP型雙極晶體管936導通，并將發(fā)射極電壓降低至Vmax。第二PNP型雙極晶體管936的發(fā)射極是來自第一穩(wěn)壓器電路912的輸出，也是輸至調(diào)制／解調(diào)電路913等的電源VDD。就是說,電壓VDD被穩(wěn)壓為不超過Vmax。
當來自電源電路911的電壓VCC小于Vmax時，第二PNP型雙極晶體管936不導通。因此，第一穩(wěn)壓器電路912不工作。由第一穩(wěn)壓器電路912輸出的電壓VDD等于由電源電路911送來的電壓VCC。
如前所述，當采用ASK調(diào)制的載波在讀出器990與無接觸IC卡900之間傳送數(shù)據(jù)時，根據(jù)幅度的水平來定義數(shù)據(jù)0和1。幅度大的載波部分被規(guī)定為數(shù)據(jù)1，幅度小的載波部分被規(guī)定為數(shù)據(jù)0。如圖2所示，對應于數(shù)據(jù)0的載波部分實際上具有一定水平的幅度，而不是沒有幅度，這種安排是惟恐無接觸IC卡900驅(qū)動失敗而作的，在由于連續(xù)的0數(shù)據(jù)不發(fā)送載波以及不產(chǎn)生電源電壓(VCC或VDD)時會發(fā)生這種驅(qū)動失敗。
這里，當小幅度的大小接近于相應的Vmax時，電壓VCC超過當幅度變大時的Vmax。此電壓驅(qū)動第一穩(wěn)壓器電路912并使電壓VDD降低至Vmax。因此，當數(shù)據(jù)為0并且當數(shù)據(jù)為1時，輸至調(diào)制／解調(diào)電路913的電壓VDD之間的差值會變得更小。
在調(diào)制／解調(diào)電路913解調(diào)VDD時，判斷接收的數(shù)據(jù)信號是0還是1。因此，當對應于數(shù)據(jù)0和數(shù)據(jù)1的電壓值之間的差值變小時，有可能調(diào)制／解調(diào)電路913不能判斷數(shù)據(jù)0和數(shù)據(jù)1之間的差值，并且在信號內(nèi)存在噪聲時，有可能引起工作不正常。
再有，當小幅度的大小大于對應于的Vmax時，第一穩(wěn)壓器電路912總是被驅(qū)動的。當發(fā)生這種情況時，在信號已經(jīng)通過第一穩(wěn)壓器電路912之后，就不可能從VDD直將數(shù)據(jù)0與數(shù)據(jù)1區(qū)分開。
換言之，如果讀／寫器990和無接觸IC卡900之間的距離太短，對應于數(shù)據(jù)0的電壓VDD就高得足以使數(shù)據(jù)0與數(shù)據(jù)1之間的判別困難。當這種情況發(fā)生時，就不能判別從讀／寫器990發(fā)送來的數(shù)據(jù)，并且不能寫入到非易失性存儲器915中。
如上所述，存在的問題是如果讀／寫器990和無接觸IC卡900之間的距離太短，就不能判別數(shù)據(jù)。然而，在通過ASK載波提供電源的無接觸IC卡中，需要防止距離太長時可能導致的故障。
在上述的電源電路911中，由全波整流電路產(chǎn)生的電壓被降壓電路降壓，或由升壓電路升壓，以便產(chǎn)生要被輸至模擬電路或非易失性存儲器915的電壓和要被輸至邏輯電路914的電壓。然而，還存在另一個問題。當采用上述傳統(tǒng)的方法時，通過無線電波所供的電不能被完全利用，并且，無接觸IC卡900所能采用的讀／寫器990和卡之間的距離很短。
因此，本發(fā)明的第一個目的是提供一種半導體集成電路，即使在穩(wěn)壓器穩(wěn)定電壓以使得調(diào)制／解調(diào)電路接收的數(shù)據(jù)信號的電壓不超過一定值的情況下，該集成電路也能夠提供用于有可能判別數(shù)據(jù)0和數(shù)據(jù)1的電壓。
本發(fā)明的第二個目的是提供一種半導體集成電路，該集成電路能夠有效地利用由讀／寫器990提供的電源，并且能夠使無接觸IC卡900與讀／寫器990以比現(xiàn)有技術(shù)更長的間距進行通信。
第一個目的通過一種半導體集成電路得以實現(xiàn)，包括一個整流電路、一個穩(wěn)壓器電路和一個參考電壓變換電路。整流電路將AC電源整流成為DC電源；穩(wěn)壓電路包括一個用于接收AC電源的輸入端、一個輸出端和一個用于接收一個參考電壓的控制端，該電路進行控制，以使從輸出端輸出的電壓不超過有控制端接收的參考電壓所決定的一個電壓值；參考電壓變換電路相應于DC電源的電壓變化來改變有控制端接收的參考電壓。
采用上述結(jié)構(gòu)，相應于整流電路整流過的直流電源的電壓變化來改變輸入至穩(wěn)壓器電路的控制端的參考電壓。結(jié)果，當半導體集成電路被安裝到例如IC卡那樣的無接觸信息媒體上時，即使由載波提供的電源已變?yōu)檫^電壓，也能夠從輸出電壓中辨別被調(diào)制于載波上的數(shù)據(jù)的變化。
第二個目的通過一種半導體集成電路得以實現(xiàn)，包括一個電源發(fā)生電路、一個整流電路、一個參考電壓產(chǎn)生電路、一個穩(wěn)壓器電路和一個參考電壓變換電路。電源發(fā)生電路從無接觸信息媒體的外面接收ASK調(diào)制的載波并產(chǎn)生AC電源；整流電路將電源產(chǎn)生電路所產(chǎn)生的AC電源整流成為DC電源；參考電壓產(chǎn)生電路輸出一個參考電壓；穩(wěn)壓器電路包括一個用于接收DC電源的輸入端、一個控制端和一個輸出端，并穩(wěn)定AC電源使之不超過由控制端接收的電壓值所決定的一個電壓值，并且從輸出端輸出一個經(jīng)過穩(wěn)壓的DC電源；參考電壓變換電路相應于DC電源的電壓變化來改變參考電壓，改變后的參考電壓被輸入到控制端。
采用上述結(jié)構(gòu)，兩個電壓整流電路并行地輸出兩個不同電壓值的直流電源。這改善了例如由載波提供的驅(qū)動電源的使用效率。因此，即使無接觸信息媒體遠離電源，它也能比現(xiàn)有技術(shù)更穩(wěn)定地運作，結(jié)果，無接觸信息媒體與讀／寫器能夠以比現(xiàn)有技術(shù)更長的間距相互通信。
通過以下的參照附圖對本發(fā)明的一個具體的實施例的描述，將會使本發(fā)明的這些和其他目的、優(yōu)點以及特點更加明確。
圖1是一種傳統(tǒng)的、典型的無接觸IC卡的結(jié)構(gòu)框圖；圖2示出由讀／寫器990發(fā)送的載波的結(jié)構(gòu)的一個具體的例子；圖3示出現(xiàn)有技術(shù)的電源電路911的內(nèi)部結(jié)構(gòu)的一個例子；圖4示出傳統(tǒng)地用作第一穩(wěn)壓器電路912的一個電路的結(jié)構(gòu)；圖5是實施例1的無接觸IC卡100的整體結(jié)構(gòu)的框圖；圖6示出實施例1的電源電路111的結(jié)構(gòu)；圖7A至7D示出采用兩電壓整流電路的電源電路111的工作原理；圖8示出實施例1的穩(wěn)壓器電路112的結(jié)構(gòu)；圖9A至9D示出實施例1的穩(wěn)壓器電路112的運作；圖10示出實施例2的電源電路111的結(jié)構(gòu)；圖11示出實施例3的電源電路111的結(jié)構(gòu)；圖12示出實施例4的穩(wěn)壓器電路112的結(jié)構(gòu)；圖13示出實施例5的穩(wěn)壓器電路112的結(jié)構(gòu)；圖14示出實施例6的穩(wěn)壓器電路112的結(jié)構(gòu)；圖15示出實施例7的穩(wěn)壓器電路112的結(jié)構(gòu)；圖16示出實施例8的穩(wěn)壓器電路112的結(jié)構(gòu)。
以下參照附圖通過具體的實施例來描述本發(fā)明即半導體集成電路和具有該半導體集成電路的無接觸信息媒體。<實施例1>
現(xiàn)描述本發(fā)明的第一實施例。在本實施例中，具有半導體集成電路的無接觸IC卡將被用作具有半導體集成電路的無接觸信息媒體的例子。(1)無接觸IC卡100的整體結(jié)構(gòu)圖5是實施例1的無接觸IC卡100的整體結(jié)構(gòu)的框圖。
如圖5所示，本實施例的無接觸IC卡100包括一個半導體集成電路110。半導體集成電路110包括一個電源電路111、一個穩(wěn)壓器電路112、一個調(diào)制／解調(diào)電路113、一個邏輯電路114、一個非易失性存儲器115和一個第二穩(wěn)壓器電路116。如上述的現(xiàn)有技術(shù)，雖然在圖2沒有示出模擬電路，但是無接觸IC卡100包括如時鐘信號發(fā)生器電路的這種模擬電路以及調(diào)制／解調(diào)電路113。
連接至電源電路111的一個天線線圈181、一個用于調(diào)諧的電容器182、邏輯電路114和非易失性存儲器115與現(xiàn)有技術(shù)是一樣的，在此不予詳進。現(xiàn)詳細描述電源電路111、穩(wěn)壓器電路112等。
圖6示出電源電路111的結(jié)構(gòu)。如圖6所示，電源電路111具有一個兩電壓整流電路，能夠各自產(chǎn)生大約2V至4V的電壓VDDL和大約4V至8V的電壓VDDH，其中，電壓VDDL是由天線線圈181兩端產(chǎn)生的交流電壓提供的，并輸至邏輯電路114；電壓VDDH由交流電壓提供，并輸至非易失性存儲器115或例如調(diào)制／解調(diào)器電路113的模擬電路。
電源電路111包括用于整流的二極管121和122以及用于平滑的電容器123和124。端子125連接至電容器123和124之間的一個節(jié)點，端子126連接至二極管121的陽極和二極管122的陰極。二極管121的陰極連接至電容器123的一端，還連接至VDDH輸出端127。二極管122的陽極連接至電容器124的一端，還連接至接地的端129。電容器123和124之間的一個節(jié)點連接至VDDL輸出端128。
參照圖7A至7D描述電源電路111的工作原理。首先，當天線線圈181從圖中未示出的一個讀／寫器接收無線電波時，如圖7A所示，在天線線圈181的兩端產(chǎn)生一個交流電壓(VB—VA)，其中VA表示端子125的電壓，VB表示端子126的電壓。當電壓VB高于電壓VA時，電流流動的順序為端子126→二極管121→電容器123→端子125。這種情況下，在VDDH輸出端127和VDDL輸出端128之間產(chǎn)生圖7B所示的電壓。如上所述，VDDH輸出端127是一個將電源提供到模以電路、非易失性存儲器115等的輸出端。
當電壓VB低于電壓VA時，電流流動的順序為端子125→電容器124→二極管122→端子126。這種情況下，在接地的端129和VDDL輸出端128之間產(chǎn)生圖7B所示的電壓。如上所述，VDDL輸出端128是一個將電壓提供到邏輯電路114的輸出端。如圖7C所示，在VDDH輸出端127和VDDL輸出端128之間產(chǎn)生的電壓經(jīng)電容器123平滑。在接地端129和VDDL輸出端128之間產(chǎn)生的電壓也經(jīng)電容器124平滑。其結(jié)果，就在VDDH輸出端127和VDDL輸出端128之間以及接地端129和VDDL輸出端128之間產(chǎn)生直流電壓。這兩個電壓大約彼此相等。
這里，以接地端129為參考電位，VDDH輸出端127的電壓大約為VDDL輸出端128的電壓的兩倍。VDDH輸出端127將所產(chǎn)生的電壓提供給半導體集成電路110中的調(diào)制／解調(diào)電路113、非易失性存儲器115等。VDDL輸出端128將所產(chǎn)生的電壓提供給半導體集成電路110中的邏輯電路114。這樣來驅(qū)動整個無接觸IC卡100。由相對較高的電壓(大約4V)驅(qū)動的非易失性存儲器115接收來自VDDH輸出端127的電源，由相對較低的電壓(大約為2V)驅(qū)動的邏輯電路114接收來自VDDL輸出端128的電源。如果無接觸IC卡100的說明書允許的話，如調(diào)制／解調(diào)電路113和時鐘信號發(fā)生器的模擬電路可以接收來自VDDL輸出端128的電源。
如上所述，在本實施例中，電源電路111具有一個兩電壓整流器電路。這里，為了區(qū)分由讀／寫器發(fā)送來的數(shù)據(jù)并將數(shù)據(jù)寫入到非易失性存儲器115內(nèi)，必須將來自VDDH輸出端127的輸出輸入到調(diào)制／解調(diào)電路113。如上所述，如果連接一個傳統(tǒng)的穩(wěn)壓器電路來調(diào)整由VDDH輸出端127提供的電壓，使之不超過一定的值，那么在讀／寫器和無接觸IC卡100之間的距離太短時，數(shù)據(jù)就可能沒有差別。在本實施例中，無接觸IC卡100設(shè)置有一個在傳統(tǒng)的穩(wěn)壓器電路上附加一定的電路的穩(wěn)壓器電路112。由于具有這樣的壓器電路112，就能夠?qū)⒂蒝DDH輸出端127的提供的電壓基本上穩(wěn)定得不超過一定的電壓值，同時，能夠從0到1或從1到0檢測從讀／寫器發(fā)送來的數(shù)據(jù)的變化。本實施例中的穩(wěn)壓器電路112描述如下。
圖8示出本實施例中的穩(wěn)壓器電路112的結(jié)構(gòu)。圖8中，設(shè)置穩(wěn)壓器電路112的第一穩(wěn)壓器電路1121以防止在輸入到調(diào)制／解調(diào)器電路113的區(qū)分數(shù)據(jù)0和數(shù)據(jù)1的電壓VDDH超過要被驅(qū)動的電路的最大額定電壓時出現(xiàn)問題。第一穩(wěn)壓器電路1121和參考電壓發(fā)生電路1122按照與上述的現(xiàn)有技術(shù)相同的方式運作。因此這里就不再詳述這些電路。
在本實施例的穩(wěn)壓器電路112中，在第二PchMOS晶體管132的柵極與參考電壓發(fā)生電路1122的輸出端之間設(shè)置有一個電阻141；在第二PchMOS晶體管132側(cè)的電阻141的一端與電源電路111的VDDH輸出端的輸出之間設(shè)置有一個電容器142。在第一穩(wěn)壓器電路1121已經(jīng)穩(wěn)定了電壓值的情況下，即使電源電路111提供的電壓VDDH超過最大電壓值(Vmax)，電阻141和電容器142的運作有可能檢測到所接收的數(shù)據(jù)從0到1或從1到0的變化。
現(xiàn)描述穩(wěn)壓器電路112的運作。此描述涉及由電源電路111提供的電壓VDDH是足夠高的情況。更特別地，此描述涉及至少在接收的數(shù)據(jù)是1(具有較高的幅度)時電壓VDDH超過Vmax的情況。其理由如下，當電壓VDDH不是足夠高時，不驅(qū)動第一穩(wěn)壓器電路1121，因此，在接收的數(shù)據(jù)是1時，第一穩(wěn)壓器電路1121不使電壓VDDH降低，結(jié)果，在這種情況下，區(qū)分數(shù)據(jù)0和數(shù)據(jù)1并不特別困難。
應注意，當由電源電路111提供的電壓VDDH低于Vmax(=Vref+VGS+VBE1+VBE1)時，第二PNP型雙極晶體管136不導通。在這種情況下，電壓VDD等于由電源電路111提供的電壓VDDH。
首先，來描述電容器142的運作，該電容器142是本實施例的電源穩(wěn)壓器電路112的特征之一。當由電源電路111提供的電源電壓VDDH穩(wěn)定時，電容器142不工作。參照圖9A至9D描述天線線圈181接收來自讀／寫器的ASK調(diào)制的無線電波時電容器142的運作情況。ASK調(diào)制信號具有圖9A所示的波形。當該信號經(jīng)過電源電路111時被穩(wěn)壓并平滑，該信號具有圖9B所示的波形。這就是VDDH的波形。注意，在該圖中，虛線表示Vmax。這里，假設(shè)該波形的低的部分代表數(shù)據(jù)0，高的部分代表數(shù)據(jù)1。可以注意到，當數(shù)據(jù)由0變化到1時，電源電壓急劇增大。這里，電源電壓的增加量表示為dV。第二PchMOS晶體管132的基極經(jīng)電容器142連接至VDDH。結(jié)果，當電壓VDDH由于電容器142的耦合而增大dV時，第二PchMOS晶體管132的基極電壓也增大dV。
對于第一穩(wěn)壓器電路1121來說，可以將第二PchMOS晶體管132的基極電壓的上述增大理解為由參考電壓產(chǎn)生電路1122輸出的參考電壓已經(jīng)增大了dV。這種情況下，由第一穩(wěn)壓器電路1121輸出的電壓VDD表示為Vmax+dV。第二PchMOS晶體管132的基極經(jīng)電阻141連接至參考電壓產(chǎn)生電路1122。采用這種結(jié)構(gòu)，在數(shù)據(jù)已經(jīng)從0變化到1之后，立刻將輸入到第一穩(wěn)壓器電路1121的參考電壓確認為Vref+dV，但是該電壓同時返回到Vref，從Vref+dV返回到Vref所用的時間由電阻141和電容器142的特征值計算的時間常數(shù)來決定。電壓VDD的最大值相應于接收的這個電壓的變化而變化。
所需要的是，將電阻141和電容器142的特征值設(shè)置得使R×C值大于數(shù)據(jù)傳輸速度，其中R是電阻141的電阻值，C是電容器142的電容量。例如當R=1MΩ，數(shù)據(jù)傳輸速度是4．7μs，C就應該設(shè)置為4．7pF。
現(xiàn)考慮數(shù)據(jù)從1變化到0的情況，可以認為這種情況等同于輸入到第一穩(wěn)壓器電路1121的參考電壓降低dV的情況。因此，VDD的最大值或緊接數(shù)據(jù)變化之后的來自第一穩(wěn)壓器電路1121的輸出表示為(Vmax—dV)。同時，該VDD值從(Vmax—dV)返回到Vmax。
上述情況下的波形如圖9C所示。調(diào)制／解調(diào)電路113包括一個差分電路，用來將VDD信號轉(zhuǎn)換成為一個差分信號。通過獲得該差分信號(脈沖信號)并鎖存該脈沖信號就有可能檢測到數(shù)據(jù)從0至到1或從1到0的變化。采用這種結(jié)構(gòu)，即使電壓VDDH已變?yōu)檫^電壓，也可能判斷所接收的數(shù)據(jù)是0還是1。圖9D示出差分信號的波形。
需注意，現(xiàn)有技術(shù)的第二穩(wěn)壓器電路917可以被用作本實施例的第二穩(wěn)壓器電路116，因為即使在過電壓的狀態(tài)下也無需顧慮對于數(shù)據(jù)的誤判斷。
如上所述，本實施例的無接觸IC卡100允許VDDH輸出端127產(chǎn)生一個4V以上的高電壓，主要用于驅(qū)動非易失性存儲器115，并允許VDDL輸出端128產(chǎn)生一個大約2V的低電壓，用于驅(qū)動邏輯電路114，由于電源電路采用兩電壓整流電路，所以可以用很簡單的結(jié)構(gòu)來實現(xiàn)。
本實施例的無接觸IC卡100既沒有升壓電路也沒有降壓電路，該電路消耗與無接觸IC卡100的電路運作不直接相關(guān)的功率。因此，能夠使用由讀／寫器提供的全部功率來運作無接觸IC卡100，這使常規(guī)的運作穩(wěn)定。此外，即使無接觸IC卡100相對遠離讀／寫器，也能夠保證無接觸IC卡100穩(wěn)定的工作，這延長了讀／寫器與無接觸IC卡100之間的能夠相互通信的距離。
本實施例的無接觸IC卡100也能夠從0到1或從1到0來檢測包含在ASK調(diào)制信號內(nèi)的數(shù)據(jù)，即使由電源電路111輸出的電壓是過電壓，這就防止了接收的數(shù)據(jù)的誤判斷。<實施例2>
現(xiàn)描述本發(fā)明的第二實施例。第二實施例的無接觸IC卡100在電源電路111的結(jié)構(gòu)上有別于實施例1，下面的說明集中于該差別，而共同的部分不予詳述。
圖10示出本實施例的電源電路111的結(jié)構(gòu)。如圖所示，實施例1的電源電路111中使用兩個整流二極管121和122，而在實施例2的電源電路111中使用N溝道MOS晶體管151和152作為整流器件。
N溝道MOS晶體管151的源極和漏極分別連接至端子126和VDDH輸出端127，其柵極也連接至端子126。N溝道MOS晶體管152的源極和漏極分別連接至端子126和129，其柵極也連接至端子129。采用這種結(jié)構(gòu)，實施例2的電源電路111以與圖6所示的實施例1的電源電路111相同的方式運作。
本發(fā)明的半導體集成電路典型地用CMOS工藝來制作，因此，就成本、電路面積和工藝而言，在本實施例中使用MOS晶體管而不使用圖6所示的二極管121和122是更具優(yōu)點的，因為可以在形成CMOS門電路的同時形成MOS晶體管。<實施例3>
現(xiàn)描述本發(fā)明的第三實施例。實施例3的無接觸IC卡100也在電源電路111的結(jié)構(gòu)上不同于實施例1，下面的說明集中于該差別，而共同的部分不予詳述。
圖11示出本實施例的電源電路111的結(jié)構(gòu)，如圖所示，實施例3的電源電路111中使用P溝道MOS晶體管153和154作為整流器件。P溝道MOS晶體管153的源極和漏極分別連接至端子126和VDDH輸出端127，其柵極連接至VDDH輸出端127；P溝道MOS晶體管154的源極和漏極分別連接至端子126和129，其柵極也連接至端子126。采用這種結(jié)構(gòu)，實施例3的電源電路111以與實施例1或?qū)嵤├?的電源電路111相同的方式運作。
本發(fā)明的半導體集成電路最好使用p型基片來制作，這種基片能夠以半導體基片的低成本來制備。這種情況下，當將N溝道MOS晶體管用于整流時，在端子126的電壓已經(jīng)降至低于端子129的電壓時，流過P井的電流貫通整個基片。
反之，本實施例中，當將P溝道MOS晶體管用于整流時，在端子126的電壓已經(jīng)降至低于端子129的電壓時，流動的電流在N井中停止。這就產(chǎn)生了穩(wěn)定半導體集成電路的整體運作的效果。
如上所述，在實施例2和3中，在電源電路111內(nèi)的兩電壓整流器電路中分別采用兩個N溝道MOS晶體管和兩個P溝道MOS晶體管用于整流。當然，也可以將包括用于整流的二極管在內(nèi)的不同類型的用于整流的器件組合使用。例如，采用一個N溝道MOS晶體管和一個P溝道MOS晶體管作為兩個用于整流的器件也能夠?qū)崿F(xiàn)上述的運作。<實施例4>
現(xiàn)描述本發(fā)明的第四實施例。為了使電路穩(wěn)定地工作，一般地最好使電源電壓的變化小，因此，本實施例示出一種在電壓VDDH變化時使電壓VDD的變化量小的方法。實施例4的無接觸IC卡在穩(wěn)壓器電路112的結(jié)構(gòu)上不同于實施例1，下面的說明集中于該差別，而共同的部分不予詳述。
圖12示出本實施例的穩(wěn)壓器電路112的結(jié)構(gòu)，它不同于實施例1的電路112，其中第二電容器143設(shè)置在電容器142與地之間。這里，當電壓VDDH變化dV時，由參考電壓發(fā)生電路1122輸出的參考電壓變化C1／(C1+C2)×dV，其中C1是第一電容器142的電容量，C2是第二電容器143的電容量。在這種情況下，當電壓VDDH變化dV時的電壓VDD的最大電壓是Vmax±C1／(C1+C2)×dV。這表示電壓VDDH變化時的電壓VDD變化量小于實施例1的電壓VDD變化量。<實施例5>
現(xiàn)描述本發(fā)明的第五實施例。如同第四實施例，本實施例示出另一種在電壓VDDH變化時使電壓VDD的變化量較小的方法。實施例5的IC卡在穩(wěn)壓器112的結(jié)構(gòu)上也與實施例1的不同，下面的說明集中于該差別，而共同的部分不予詳述。
圖13示出本實施例的穩(wěn)壓器電路112的結(jié)構(gòu)。如圖所示，電容器142和144串聯(lián)地設(shè)置在參考電壓發(fā)生道路1122的輸出端和電源電路111的輸出端之間，兩電容器之間的節(jié)點連接至穩(wěn)壓器電路1121的輸入端。這里，輸入至穩(wěn)壓器電路1121的電壓被電容器分壓為Vref+(VDDH—Vref)×C1／(C1+C2)，其中C1表示電源電路111一方的第一電容器142的電容量，C2表示穩(wěn)壓器電路1121一方的第二電容器144的電容量。這種情況下，當電壓VDDH變化dV時，輸入到穩(wěn)壓器電路1121的電壓作為參考電壓變化C1／(C1+C2)×dV。與實施例4一樣，這表示這種方法在限制電壓VDD的變化量是有效的。<實施例6>
現(xiàn)描述本發(fā)明的第六實施例。圖14示出本實施例的穩(wěn)壓器電路112的結(jié)構(gòu)。如圖所示，本實施例的特征在于設(shè)置一個PchMOS晶體管145來替代實施例1的電容器142。PchMOS晶體管145的柵極連接至穩(wěn)壓器電路1121的輸入端，穩(wěn)壓器電路1121接收來自參考電壓發(fā)生電路1122的參考電壓。PchMOS晶體管145的源極、漏極和PchMOS晶體管145的基片連接至由電源電路111輸出的VDDH。
PchMOS晶體管145的柵極電壓低于源極、漏極或基片電壓。當PchMOS晶體管145導通時，它運作為一個電容器。采用本實施例的上述結(jié)構(gòu)，可以利用MOS晶體管的柵極處的電容。這就減少了電容器的面積，換言之，通過減少芯片的面積可降低成本。<實施例7>
現(xiàn)描述本發(fā)明的第七實施例。實施例7的無接觸IC卡在穩(wěn)壓器電路112的結(jié)構(gòu)上不同于其它實施例，下面的說明集中于該差別，而共同的部分不予詳述。圖15示出本實施例的穩(wěn)壓器電路112的結(jié)構(gòu)，如圖所示，在連接至穩(wěn)壓器電路1121的一個節(jié)點和地之間設(shè)置一個NchMOS晶體管146。另外，NchMOS晶體管146的柵極連接至一個電源接通復位電路147。電源接通復位電路147包括設(shè)置在電源(VDDH)與地之間的一個電阻161、一個電容器162和一個反相器163，該反相器的輸入端連接至電阻161和電容器162之間的一個節(jié)點。在本實施例中，電源接通復位電路147連接至VDDH，但是，它可以連接至VDDL。
如本實施例中那樣，設(shè)置電源接通復位電路以便防止由于電源電壓的驟然增大而破壞無接觸IC卡100的內(nèi)部電路，當無接觸IC卡100接近讀／寫器時，電源電路111產(chǎn)生電源電壓(以下稱之為“電源接通”)會引起電源電壓的驟然增大?，F(xiàn)描述卡接通電源時電源接通復位電路的運作。
一般認為當卡接通電源時，雖然取決于無接觸IC卡100的使用情況，但是電源電壓VDDH(或VDDL)總是快速升高。然而，在電容器162被充電之前，電阻161和電容器162之間的節(jié)點處的電壓并不增大。也就是說，當電容器162經(jīng)電阻161充電時，在電容器162被充電之前要用一定的時間。因此，卡接通電源之后，反相器163立刻接收到L，而電源接通之后經(jīng)過一定的時間后，才接收到H。從另一方面來看，反相器163在卡接通電源之后立刻輸出H，并在電源接通之后經(jīng)過一定的時間后才輸出L。
在電容器162被充電之后而反相器163開始輸出L之前的期間內(nèi)NchMOS晶體管146導通，在這些情況下，由于緊接接通電源后的不穩(wěn)定性，本實施例中的參考電壓發(fā)生電路1122不能產(chǎn)生精確的參考電壓。另一方面，甚至當卡接通電源時電容器142也會產(chǎn)生耦合因此，在電壓VDDH從0增加到V時，連接至接收參考電壓的穩(wěn)壓器電路1121的輸入端的節(jié)點處的電壓也增加到V。
然而，在本實施例的上述結(jié)構(gòu)中，由于在反相器163開始輸出L之前NchMOS晶體管146導通，所以，電流流到地。這就抑制了輸入到穩(wěn)壓器電路1121的參考電壓的增加。這導致電壓VDDH與輸入到穩(wěn)壓器電路1121的參考電壓之間的一個差值。當發(fā)生這種情況時，穩(wěn)壓器電路1121就被驅(qū)動，并通過降低所接收的電壓VDDH來輸出電壓VDD。就是說，即使在卡接通電源時電源電壓快速增加，緊接在卡接通電源之后，穩(wěn)壓器電路1121也會被驅(qū)動。這種結(jié)構(gòu)能夠防止由于過電壓信號的循環(huán)而破壞無接觸IC卡的內(nèi)部電路，當由于例如電源電壓的驟然增大導致穩(wěn)壓器電路1121不被驅(qū)動時，就會引起過電壓信號的循環(huán)，而由于無接觸IC卡100快速接近讀／寫器而使由電源電路111輸出的信號電壓驟然增加會引起電源電壓的驟然增加。<實施例8>
現(xiàn)描述本發(fā)明的第八實施例。本實施例的特征在于對實施例7的電源接通復位電路147的一個修改。下面的描述集中于與實施例7的不同之處，共同的部分就不予詳述。圖16示出本實施例中的穩(wěn)壓器電路112的結(jié)構(gòu)，如圖所示，本實施例的電源接通復位電路148包括一個電阻161和一個并聯(lián)設(shè)置的PchMOS晶體管164?，F(xiàn)描述電源接通復位電路148的運作。
當卡首次接通電源時，PchMOS晶體管164不被驅(qū)動，結(jié)果其運作與實施例7的一樣。對電源在很短的時間期間內(nèi)通斷的情況的描述如下。當(1)無接觸IC卡100離開讀／寫器并很快再次接近讀／寫器時；或(2)讀／寫器與無接觸IC卡之間的無線電波通信由于某種物質(zhì)而中斷并很快恢復時，就發(fā)生上述情況。在這些情況下，在首次接通電源時已經(jīng)充電的電容器162就經(jīng)電阻161放電。然而，如實施例7所述，為了防止接通電源時將內(nèi)部電路破壞，電阻161的阻值最好不要太小。結(jié)果，電容器162經(jīng)電阻161放電就需要一定的時間。
在上述的情況下，緊接斷電之后卡立刻接通電源時，電容器162可能仍舊在充電。這種情況下，反相器163接收H，并在第二次接通電源時輸出L，這就使NchMOS晶體管146在第二次接通電源時截止。
另一方面，在第二次接通電源時，電容器142再次產(chǎn)生耦合，并且作為參考電壓輸入至穩(wěn)壓器電路1121的電壓增加至電源電壓。當這種情況發(fā)生時，由于NchMOS晶體管146截止，并且作為參考電壓輸入到穩(wěn)壓器電路1121的電壓等于電源電壓，所以，穩(wěn)壓器電路1121停止工作。
在本實施例中，當卡斷開電源時，PchMOS晶體管164導通。這就能夠使電容器162快速放電。因此，即使緊接暫時斷電之后卡立刻接通電源，反相器163也能夠以更有保證的方式接收L。這就能夠在卡第二次接通電源時讓反相器163輸出H來使NchMOS晶體管146導通。結(jié)果，即使電容器142產(chǎn)生耦合也能夠由于在電壓VDDH與作為參考電壓輸入至穩(wěn)壓器電路1121的電壓之間引起差值而驅(qū)動穩(wěn)壓器電路1121。<改型>
至此，已描述了本發(fā)明的各種實施例。然而，本發(fā)明并不局限于這些實施例。本發(fā)明可以作如下的變形。例如(1)在本發(fā)明的半導體集成電路中，穩(wěn)壓器電路1121和參考電壓發(fā)生電路1122不局限于上述的結(jié)構(gòu)。更具體地，在上述的實施例中PchMOS晶體管和PNP型雙極晶體管構(gòu)成穩(wěn)壓器電路1121，但是可以僅由雙極晶體管或僅由MOS晶體管來構(gòu)成穩(wěn)壓器電路1121。只要是最大輸出電壓值根據(jù)輸入的參考電壓來決定的任何一種類型的穩(wěn)壓器電路都能夠用于本發(fā)明。(2)任何一種類型的電路只要電源電壓(VDDH)變化時能夠產(chǎn)生恒定的參考電壓都可以作為參考電壓發(fā)生電路1122應用于本發(fā)明。例如，將參考電壓接地并且在電源側(cè)設(shè)置一個恒流電路，就可以使用上述實施例中所示的任何電路作為參考電壓發(fā)生電路1122。(3)在實施例6中采用PchMOS晶體管來解釋電容器的形式，但是，其他形式的電容器例如鐵電電容器或中間相位電容器都可以使用。在這些實施例中，電源接通復位電路僅僅在卡電源接通之后才被驅(qū)動(即，按時間控制)。但是，電源接通復位電路可以僅僅在電源電壓低于一定的電壓值時被驅(qū)動(即，按電壓值控制)。(4)在上述的實施例中，將一個兩電壓整流器電路用作電源電路111這種結(jié)構(gòu)能夠以無線電波的方式有效地使用由讀／寫器提供的電源，并能防止由于讀／寫器與無接觸信息媒體之間的長距離而引起的故障，同時能夠延長它們之間能夠相互通信的距離。然而，電源電路111并不局限于這種結(jié)構(gòu)，可以像通常使用的那樣，是一個全波整流電路。(5)在實施例2和3中，描述了各種結(jié)構(gòu)的電源電路111。在實施例4至8中，描述了各種結(jié)構(gòu)的穩(wěn)壓器電路112?？梢詫⑦@些電路適當?shù)亟Y(jié)合起來構(gòu)成半導體集成電路。
上面已經(jīng)參照附圖以實施例的方式充分描述了本發(fā)明，需注意的是對所屬技術(shù)領(lǐng)域的普通技術(shù)人員來說可以作出各種變化和改型。因此，除非這些變化和改型超出本發(fā)明的范圍，否則它們都應被認為是包含在本發(fā)明之中的。
權(quán)利要求
1．一種半導體集成電路，包括一個整流電路，它將交流電源整流成為直流電源；一個穩(wěn)壓器電路，它包括一個用于接收直流電源的輸入端、一個輸出端和一個用于接收一個參考電壓的控制端，該電路進行控制，以使從所述輸出端輸出的電壓不超過由所述控制端接收的所述參考電壓決定的一個電壓值；和一個參考電壓變換電路，它相應于所述直流電源的電壓變化來改變所述控制端接收的所述參考電壓。
2．根據(jù)權(quán)利要求1所述的半導體集成電路，其特征在于，所述參考電壓變換電路包括一個參考電壓產(chǎn)生電路，它包括一個用于輸出所述參考電壓的輸出端；和一個CR時間常數(shù)電路，它包括串聯(lián)的一個電容器和一個電阻，所述電容器的一端連接至所述輸入端，電阻的一端連接至所述參考電壓輸出端，其中，所述控制端連接至所述電容器與電阻之間的一個節(jié)點。
3．根據(jù)權(quán)利要求2所述的半導體集成電路，其特征在于，所述電容器是一個MOS晶體管，其中，所述MOS晶體管的源極、漏極和基片連接至所述輸入端，所述MOS晶體管的柵極連接至所述電阻與所述控制端之間的一個節(jié)點。
4．根據(jù)權(quán)利要求2所述的半導體集成電路，其特征在于，所述參考電壓變換電路還包括一個第二電容器，其一端連接至所述控制端，其另一端接地。
5．根據(jù)權(quán)利要求1所述的半導體集成電路，其特征在于，所述參考電壓變換電路還包括一個參考電壓產(chǎn)生電路，它包括一個用于輸出所述參考電壓的參考電壓輸出端；一個第一電容器，其一端連接至所述輸入端；和一個第二電容器，其一端連接至所述參考電壓輸出端，其另一端連接至所述第一電容器的另一端，其中，所述控制端連接至所述第一電容器和第二電容器之間的一個節(jié)點。
6．根據(jù)權(quán)利要求2所述的半導體集成電路，其特征在于，它還包括一個電源接通復位電路，在所述整流電路開始輸出直流電源之后的一個預定時間，該復位電路的輸出從一個第一輸出電平變化到一個第二輸出電平；和一個切換裝置，它具有至少一個第一端、一個第二端和一個第三端，所述第一端連接至所述電源接通復位電路的一個輸出端，所述第二端連接至地線，所述第三端連接至所述控制端，當所述電源接通復位電路的輸出是所述第一輸出電平時，它允許電流在所述第二端和第三端之間流動，當所述電源接通復位電路的輸出是所述第二輸出電平時，它不允許電流在所述第二端和第三端之間流動。
7．根據(jù)權(quán)利要求6所述的半導體集成電路，其特征在于，所述切換裝置是一個MOS晶體管。
8．根據(jù)權(quán)利要求6所述的半導體集成電路，其特征在于，所述電源接通復位電路包括一個第二電容器，其一端接地線；一個反相器，從所述整流器電路開始輸出直流電源之后直至所述第二電容器已被充電為止，該反相器的輸出是所述第一輸出電平，并且在所述第二電容器已被充電之后，該反相器的輸出是所述第二輸出電平。
9．根據(jù)權(quán)利要求8所述的半導體集成電路，其特征在于，所述電源接通復位電路還包括一個阻抗裝置，其一端連接至所述第二電容器與所述反相器的一個輸入端之間的一個節(jié)點，其另一端連接至輸出直流電源的所述整流器電路的一個輸出端；一個切換裝置，其一端連接至所述第二電容器與所述反相器的一個輸入端之間的節(jié)點，在所述整流器電路停止輸出直流電源時，該切換裝置允許電流流過其本身，以允許所述第二電容器放電。
10．根據(jù)權(quán)利要求1所述的半導體集成電路，其特征在于，它還包括一個差分電路，它對來自所述穩(wěn)壓器電路的一個輸出端的輸出進行差分處理并輸出一個差分信號；和一個檢測裝置，它根據(jù)所述差分信號來檢測所述直流電源的電壓值的變化。
11．根據(jù)權(quán)利要求1所述的半導體集成電路，其特征在于，所述整流器電路是一個并行輸出兩個具有不同電壓值的直流電源的兩電壓整流器電路。
12．根據(jù)權(quán)利要求11所述的半導體集成電路，其特征在于，所述輸入端接收從所述兩電壓整流器電路輸出的兩個直流電源中的較高電壓值的一個直流電源。
13．一種無接觸信息媒體，包括一個電源發(fā)生電路，它從所述無接觸信息媒體以外接收幅度移動鍵控調(diào)制載波并產(chǎn)生交流電源；一個整流器電路，它將由所述電源發(fā)生電路產(chǎn)生的交流電源整流成為直流電源；一個參考電壓發(fā)生電路，輸出一個參考電壓；一個穩(wěn)壓器電路，它包括一個用于接收直流電源的輸入端、一個控制端和一個輸出端，該電路調(diào)整直流電源，使之不超過由所述控制端接收的一個電壓值所決定的一個電壓值，并從所述輸出端輸出一個穩(wěn)壓過的直流電源；和一個參考電壓變換電路，它根據(jù)所述直流電源的電壓變化來改變所述參考電壓，改變后的參考電壓輸入至所述控制端。
14．根據(jù)權(quán)利要求13所述的無接觸信息媒體，其特征在于，它還包括一個差分電路，它對來自所述輸出端的輸出進行差分處理；和一個檢測電路，它檢測由所述差分電路輸出的直流電源的一個電壓值的變化。
15．根據(jù)權(quán)利要求14所述的無接觸信息媒體，其特征在于，所述整流器電路是一個兩電壓整流器電路，它對交流電源進行整流并且并行地輸出兩個具有不同電壓值的直流電源。
16．根據(jù)權(quán)利要求14所述的無接觸信息媒體，其特征在于，它被用作一個從一個電源接收幅度移動鍵控調(diào)制載波的無接觸IC卡。
17．一種半導體集成電路，包括一個電源發(fā)生裝置，它連接至一個第一電壓輸入端和一個第二電壓輸入端，該裝置接收幅度移動鍵控調(diào)制載波并向所述兩個電壓輸入端輸出交流電源；一個解調(diào)電路，它對調(diào)制在幅度移動鍵控調(diào)制載波上的數(shù)字信數(shù)據(jù)進行解調(diào)；一個半導體存儲器，它存儲從所述被解調(diào)的數(shù)字數(shù)據(jù)提取的數(shù)字數(shù)據(jù)；一個數(shù)字電路，它將所述數(shù)字數(shù)據(jù)存儲到所述半導體存儲器中；一個兩電壓整流器電路，它對交流電源進行整流，并且并行地輸出兩個具有不同電壓值的直流電源，其中所述兩個直流電源中的一個具有較高電壓值的直流電源用于驅(qū)動所述半導體存儲器和數(shù)字電路的其中之一，而所述兩個直流電源中的一個具有較低電壓值的直流電源用于驅(qū)動所述半導體存儲器和數(shù)字電路的其中另一個。
18．根據(jù)權(quán)利要求17所述的半導體集成電路，其特征在于，所述兩電壓整流器電路包括一個第一電容器，它具有一個第一端和一個第二端，該第一端連接至輸出具有較高電壓值的直流電源的一個第一輸出端，該第二端連接至輸出具有較低電壓值的直流電源的一個第二輸出端；一個第二電容器，它具有一個第一端和一個第二端，該第一端連接至所述第二端和所述第一電容器的所述第二輸出端之間的一個節(jié)點，該第二端連接至一個連接至一個地線的第三輸出端；一個第一整流器裝置，它具有一個第一端和一個第二端，該第一端連接至所述第一電壓輸入端，該第二端連接至所述第一電容器的所述第一端和所述第一輸出端之間的一個節(jié)點，該整流器裝置允許電流沿從所述第一端至所述第二端的方向流過其本身；和一個第二整流器裝置，它具有一個第一端和一個第二端，該第一端連接至所述第二電容器的所述第二端和所述第三輸出端之間的一個節(jié)點，該第二端連接至所述第一電壓輸入端和所述第一整流器裝置之間的一個節(jié)點，該整流器裝置允許電流沿從所述第一端至所述第二端的方向流過其本身，其中，所述第二電壓輸入端連接至所述第一電容器的所述第二端和所述第二電容器的所述第一端之間的一個節(jié)點。
19．根據(jù)權(quán)利要求18所述的半導體集成電路，其特征在于，所述第一整流器裝置和所述第二整流器裝置各是一個整流二極管或一個MOS晶體管。
20．根據(jù)權(quán)利要求18所述的半導體集成電路，其特征在于，所述第一整流器裝置和所述第二整流器裝置各是一個P溝道MOS晶體管。
21．一種無接觸信息媒體，包括一個電源發(fā)生裝置，它從所述無接觸信息媒體以外接收幅度移動鍵控調(diào)制載波并產(chǎn)生交流電源；一個半導體存儲器，它存儲從調(diào)制在載波上的數(shù)字數(shù)據(jù)中提取的數(shù)字數(shù)據(jù)；一個數(shù)字電路，它所述提取的數(shù)字數(shù)據(jù)存儲到所述半導體存儲器中；一個兩電壓整流器電路，它對交流電源進行整流，并且并行地輸出兩個具有不同電壓值的直流電源，其中，所述兩個直流電源中的一個具有較高電壓值的直流電源用于驅(qū)動所述半導體存儲器和數(shù)字電路的其中之一，所述兩個直流電源中的一個具有較低電壓值的直流電源用于驅(qū)動所述半導體存儲器和數(shù)字電路的其中另一個。
22．一種用于驅(qū)動一個半導體集成電路的方法，所述半導體集成電路包括用于輸出直流電源以使之不超過由一個控制端接收的一個電壓值所決定的一個電壓值，所述方法包括一個接收步驟，其中由一個天線線圈接收已經(jīng)被數(shù)字數(shù)據(jù)幅度移動鍵控調(diào)制的載波；一個整流步驟，其中接收載波并且對在所述天線線圈的兩端產(chǎn)生的交流電源進行整流；和一個值鑒別步驟，其中通過將直流電源輸入到穩(wěn)壓器電路并且鎖存通過對該穩(wěn)壓器電路的輸出進行差分處理所得到的一個脈沖信號來鑒別調(diào)制在該載波上的數(shù)字數(shù)據(jù)，其中，根據(jù)直流電源的電壓變化來改變輸入到控制端的一個電壓的值。
全文摘要
一種半導體集成電路,其驅(qū)動電源來自調(diào)制有數(shù)據(jù)的載波,該半導體集成電路的特征在于即使在所得到的電源電壓已變?yōu)檫^電壓時也能夠正確地鑒別解調(diào)數(shù)據(jù),并能夠有效地利用載波提供的電源。該半導體集成電路包括:作為電源電路111的一個兩電壓整流器電路;控制用于解調(diào)數(shù)據(jù)的具有較高電壓(VDDH)的電源不超過一定的電壓值的一個穩(wěn)壓器電路112;一個電阻141;和一個電容器142。采用這種結(jié)構(gòu),作為參考電壓輸入到穩(wěn)壓器電路1121的電壓隨由幅度的變化引起的電壓VDDH的變化而變化。
文檔編號G06K19/07GK1280349SQ00121638
公開日2001年1月17日 申請日期2000年6月1日 優(yōu)先權(quán)日1999年6月2日
發(fā)明者淺田浩明, 中根讓治, 角辰己, 松浦武敏, 井上敦雄 申請人:松下電子工業(yè)株式會社