雙極型晶體管Q2的發(fā)射極相連;雙極型晶體管Q2的柵極接地，其集電極與MOS管麗3的漏極相連;MOS管麗3的柵極與其漏極相連，其源極接地;雙極型晶體管Q3的發(fā)射極與MOS管MP3和電阻R2之間的連接節(jié)點D相連，其集電極與MOS管MN4的漏極相連;MOS管MN4的源極接地，其柵極與MOS管麗3的柵極相連。MOS管MP4的源極與所述電源端VIN相連，其柵極與所述偏置電路210的輸出端相連，其漏極與MOS管MN5的漏極相連;MOS管MN5的源極接地，其柵極與MOS管麗4的漏極相連，MOS管MP4和麗5之間的連接節(jié)點與雙極型晶體管Q3的基極相連，且該連接節(jié)點也與亞帶隙電壓輸出端VSUBBG相連。
[0026]需要說明的是，在圖2所示的實施例中，MOS管MPl、MP2、MP3和MP4為PMOS晶體管；MOS管麗1、麗2、麗3、麗4和麗5為NMOS晶體管；雙極型晶體管Q2和Q3為PNP型晶體管；雙極型晶體管Ql為PNP型晶體管，且雙極型晶體管Ql的發(fā)射極與所述MOS管MNl的源極相連，其集電極接地。在另一個實施例中，雙極型晶體管Ql也可以為NPN型晶體管，且雙極型晶體管Ql的集電極與所述MOS管MNl的源極相連，其發(fā)射極接地。
[0027]為了便于理解本實用新型，以下具體介紹圖2所示的亞帶隙電源電路的工作原理。
[0028]PMOS晶體管MPl和MP2形成電流鏡，NMOS晶體管麗I和麗2形成共源放大電路，將節(jié)點A和節(jié)點B的電壓調(diào)整至相等，則電阻Rl的電流為Vbel/Rl，其中，Vbel為雙極型晶體管Ql的基極-發(fā)射極電壓，Rl為電阻Rl的電阻值。根據(jù)基爾霍夫定律，PMOS晶體管MP2的漏極電流等于電阻Rl的電流。
[0029 ]由于PMOS晶體管MP3復制PMOS晶體管MP2的電流，因此，PMOS晶體管MP3的漏極電流也等于Vbel/Rl。電阻R2和雙極型晶體管Q2的發(fā)射極之間的連接節(jié)點C的電壓VC = Vbe2
(I)，即等于雙極型晶體管Q2的基極-發(fā)射極電壓Vbe2，因為雙極型晶體管Q2的基極接地電位(即等于O伏)^MOS晶體管MN3和MN4形成電流鏡，其兩者漏極電流相等，雙極型晶體管Q2的集電極電流等于匪OS晶體管MN3的漏極電流;雙極型晶體管Q3的集電極電流等于匪OS晶體管MN4的漏極電流。雙極型晶體管Q2和Q3選用電流增益很大的PNP晶體管，例如，其電流增益大于100，則基極電流相對發(fā)射極電流可忽略，即可以認為其發(fā)射極電流等于集電極電流。
[0030]由前述可知，雙極型晶體管Q2的發(fā)射極電流等于Q3的發(fā)射極電流，又雙極型晶體管Q2的發(fā)射極電流和Q3的發(fā)射極電流之和等于PMOS晶體管MP3的漏極電流，則雙極型晶體管Q2的發(fā)射極電流等于PMOS晶體管MP3漏極電流的1/2。這樣，VD-VC= (1/2).(Vbel/Rl).R2
(I)
[0031]其中，VD為電阻R2與PMOS晶體管MP3的漏極之間的連接節(jié)點D的電壓，VC為電阻R2與雙極型晶體管Q2的發(fā)射極之間的連接節(jié)點C的電壓，Rl為電阻Rl的電阻值，R2為電阻R2的電阻值，Vbel為雙極型晶體管Ql的基極-發(fā)射極電壓。
[0032]由前述可知VC= Vbe2 (I)，將公式(I)代入公式(2)中得到:
[0033]VD = Vbe2+(l/2).(Vbel/Rl).R2 (3)
[0034]圖2中，亞帶隙電壓輸出端VSUBBG滿足:VSUBBG = VD-Vbe3 (4)其中，VSUBBG為輸出的亞帶隙電壓，VD為節(jié)點D的電壓，Vbe3為雙極型晶體管Q3的基極-發(fā)射極電壓，將公式
(3)代入公式(4)中得到:
[0035]VSUBBG = Vbe2+(l/2).(Vbel/Rl ).R2-Vbe3= Δ Vbe+Vbel/K= (1/K).(Vbel+K.ΔVbe) (5)
[0036]其中，AVbe= Vbe2-Vbe3；K=(2.R2)/Rl,
[0037]Vbel為負溫度系數(shù)值，Δ Vbe為正溫度系數(shù)值。通過設計合適的K可以實現(xiàn)(Vbel +K.Δ Vbe)為零溫度系數(shù)的值，此值為帶隙電壓，且K為大于I的值，因此，VSUBBG為小于帶隙電壓的零溫度系數(shù)電壓值，即亞帶隙電壓。通過合理設計A Vbe和K值，可以實現(xiàn)實際電路中所需的各種合適亞帶隙電壓值。
[0038]綜上可知，本實用新型的亞帶隙電壓源電路僅包括偏置電路和亞帶隙電壓產(chǎn)生電路兩個模塊，就可產(chǎn)生零溫度系數(shù)的亞帶隙電壓。與現(xiàn)有技術相比，其具有更少的模塊數(shù)量，這樣，不僅降低了電流功耗，實現(xiàn)芯片低功耗，而且也減小了芯片面積，有助于減小芯片成本。
[0039]在本實用新型中，“連接”、相連、“連”、“接”等表示電性相連的詞語，如無特別說明，則表示直接或間接的電性連接。
[0040]需要指出的是，熟悉該領域的技術人員對本實用新型的【具體實施方式】所做的任何改動均不脫離本實用新型的權利要求書的范圍。相應地，本實用新型的權利要求的范圍也并不僅僅局限于前述【具體實施方式】。
【主權項】
1.一種亞帶隙電壓源電路，其特征在于，其包括偏置電路、亞帶隙電壓產(chǎn)生電路和亞帶隙電壓輸出端， 所述偏置電路用于產(chǎn)生并通過其輸出端輸出偏置電壓； 所述亞帶隙電壓產(chǎn)生電路包括MOS管MP3、MP4、麗3、麗4和麗5，雙極型晶體管Q2和Q3，以及電阻R2， MOS管MP3的源極與電源端相連，其柵極與所述偏置電路的輸出端相連，其漏極經(jīng)電阻R2與雙極型晶體管Q2的發(fā)射極相連;雙極型晶體管Q2的柵極接地，其集電極與MOS管MN3的漏極相連;MOS管MN3的柵極與其漏極相連，其源極接地;雙極型晶體管Q3的發(fā)射極與MOS管MP3和電阻R2之間的連接節(jié)點相連，其集電極與MOS管麗4的漏極相連;MOS管MN4的源極接地，其柵極與MOS管MN3的柵極相連;MOS管MP4的源極與所述電源端相連，其柵極與偏置電路的輸出端相連，其漏極與MOS管MN5的漏極相連;MOS管MN5的源極接地，其柵極與MOS管MN4的漏極相連，MOS管MP4和MN5之間的連接節(jié)點與雙極型晶體管Q3的基極相連，且該連接節(jié)點也與亞帶隙電壓輸出端相連。2.根據(jù)權利要求1所述的亞帶隙電壓源電路，其特征在于， 所述偏置電路包括MOS管MP1、MP2、麗I和麗2，雙極型晶體管QI和電阻Rl， 其中，MOS管MPl的源極與電源端相連，其柵極與MOS管MP2的柵極相連，其漏極與MOS管MNl的漏極相連;MOS管MNl的柵極與其漏極相連，其源極經(jīng)雙極型晶體管Ql接地;雙極型晶體管Ql的基極與其集電極相連;MOS管MP2的源極與電源端相連，其柵極與其源極相連，其源極與MOS管麗2的漏極相連;MOS管麗2的柵極與MOS管麗I的柵極相連，MOS管麗2的源極經(jīng)電阻Rl接地;MOS管麗I的襯體端接地，MOS管麗2的襯體端接地;MOS管MPl的柵極和MOS管MP2的柵極之間的連接節(jié)點為偏置電路的輸出端，該連接節(jié)點上的電壓為所述偏置電壓。3.根據(jù)權利要求2所述的亞帶隙電壓源電路，其特征在于， 105管1031、]\032、]\033和]\034為？]\?)5晶體管；]\?)5管麗1、麗2、麗3、麗4和]\^5為匪05晶體管；雙極型晶體管Q2和Q3為PNP型晶體管。4.根據(jù)權利要求3所述的亞帶隙電壓源電路，其特征在于， 雙極型晶體管Ql為PNP型晶體管，且雙極型晶體管Ql的發(fā)射極與所述MOS管MNl的源極相連，其集電極接地； 或，雙極型晶體管Ql為NPN型晶體管，且雙極型晶體管Ql的集電極與所述MOS管MNl的源極相連，其發(fā)射極接地。
【專利摘要】本實用新型提供一種亞帶隙電壓源電路，其包括偏置電路和亞帶隙電壓產(chǎn)生電路。偏置電路輸出偏置電壓；亞帶隙電壓產(chǎn)生電路包括MOS管MP3、MP4、MN3、MN4和MN5，雙極型晶體管Q2和Q3，電阻R2。MP3、MP4的源極與電源端相連，它們的柵極與偏置電路的輸出端相連，MP4的漏極與MN5的漏極相連，MP3的漏極經(jīng)R2與Q2的發(fā)射極相連。Q2的柵極接地，其集電極與MN3的漏極相連；Q3的發(fā)射極與MP3的漏極相連，其集電極與MN4的漏極相連；MN4的柵極與MN3的柵極相連；MN3、MN4、MN5的源極接地，MN5的柵極與MN4的漏極相連，MP4和MN5之間的連接節(jié)點與Q3的基極相連，并作為亞帶隙電壓輸出端相連。與現(xiàn)有技術相比，本實用新型可降低芯片功耗、減小芯片面積。
【IPC分類】G05F3/22
【公開號】CN205229883
【申請?zhí)枴緾N201520926289
【發(fā)明人】王釗
【申請人】無錫中感微電子股份有限公司
【公開日】2016年5月11日
【申請日】2015年11月19日