基于嵌入式的仿人機(jī)器人運(yùn)動(dòng)控制器的制造方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型是一種基于嵌入式的仿人機(jī)器人運(yùn)動(dòng)控制器，尤其是涉及一種采用ARM微處理器(4)和uC/OS-Π嵌入式操作系統(tǒng)的嵌入式控制器，用于控制多軸電機(jī)聯(lián)動(dòng)，屬于機(jī)器人技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002]在本實(shí)用新型之前，縱觀國內(nèi)外對多軸電機(jī)聯(lián)動(dòng)控制的驅(qū)動(dòng)，其控制方式有多種。國外的運(yùn)動(dòng)控制器設(shè)計(jì)方向有三種特點(diǎn):基于計(jì)算機(jī)標(biāo)準(zhǔn)總線的運(yùn)動(dòng)控制器;Soft型開放式運(yùn)動(dòng)控制器;嵌入式結(jié)構(gòu)的運(yùn)動(dòng)控制器。美國Delta Tau數(shù)字系統(tǒng)公司的基于DSP技術(shù)的PMAC運(yùn)動(dòng)控制器，該產(chǎn)品使用Motorola的DSP560002為核心中央處理器，技術(shù)很成熟，其特點(diǎn)在于功能強(qiáng)大，適用于復(fù)雜運(yùn)動(dòng)控制的場合，如機(jī)器人等。但其控制點(diǎn)數(shù)少，增加控制點(diǎn)數(shù)的同時(shí)，價(jià)格則增加很多，在普通控制場合并不能推廣。
【實(shí)用新型內(nèi)容】
[0003]本實(shí)用新型的目的就是克服上述缺陷，提供一種基于嵌入式的仿人機(jī)器人運(yùn)動(dòng)控制器。
[0004]本實(shí)用新型的技術(shù)方案是:
[0005]—種基于嵌入式的仿人機(jī)器人運(yùn)動(dòng)控制器，該控制器可以控制二十軸自由度聯(lián)動(dòng)，并能對編碼器和重力加速度傳感器反饋的信號(hào)有處理能力。本實(shí)用新型的技術(shù)方案是:一種基于嵌入式的仿人機(jī)器人運(yùn)動(dòng)控制器，其特征在于語音模塊、觸摸屏和鍵盤鼠標(biāo)分別接在ARM微處理器的語音接口、觸摸屏接口及鍵盤鼠標(biāo)接口，ARM微處理器與CPLD復(fù)雜可編程邏輯單元通信，并將指令串傳輸給CPLD復(fù)雜可編程邏輯單元輸入接口，CPLD復(fù)雜可編程邏輯單元將指令串譯碼，并輸出給單片機(jī)，單片機(jī)控制步進(jìn)電機(jī)驅(qū)動(dòng)芯片，驅(qū)動(dòng)步進(jìn)電機(jī)動(dòng)作，步進(jìn)電機(jī)動(dòng)作的狀態(tài)由信號(hào)反饋單元反饋給單片機(jī)，實(shí)現(xiàn)閉環(huán)控制；
[0006]語音模塊是以LD3320芯片為核心的硬件單元實(shí)現(xiàn)語音識(shí)別功能。LD3320的數(shù)據(jù)線、地址線采用并行方式直接與ARM微處理器相接，均采用lk歐上拉電阻，A0用于判斷是數(shù)據(jù)段還是地址段;控制信號(hào)RDB、WRB、CSB，復(fù)位信號(hào)RSTB以及中斷返回信號(hào)INTB與ARM微處理器相接，采用10k歐姆上拉電阻，輔助系統(tǒng)穩(wěn)定工作；
[0007]ARM微處理器選用ST公司的基于ARM Cortex_M3內(nèi)核的32位處理器STM32F104ZET6芯片作為主控制器芯片。采用嵌入式操作系統(tǒng)uC/OS-Π來實(shí)現(xiàn)統(tǒng)一的任務(wù)調(diào)度和外圍設(shè)備管理；
[0008]復(fù)雜可編程邏輯單元選用EPM3256ATI144系列CPLD芯片作為地址譯碼和數(shù)據(jù)傳輸。CPLD芯片采用四線制與單片機(jī)連接，其中兩根線用于地址選擇標(biāo)志位和單片機(jī)使能信號(hào)，另外兩根線作為串口的接收和發(fā)送，用于傳輸數(shù)據(jù)。CPLD芯片采用廣播式控制，保證多個(gè)電機(jī)運(yùn)動(dòng)的一致性，可控制二十軸電機(jī)聯(lián)動(dòng)；
[0009]信號(hào)反饋單元是由絕對式編碼器和重力加速度傳感器組成，將步進(jìn)電機(jī)(8)的轉(zhuǎn)速及步進(jìn)電機(jī)所在平面的傾斜角度反饋給單片機(jī)，單片機(jī)處理編碼器反饋的數(shù)據(jù)，實(shí)時(shí)控制電機(jī)的轉(zhuǎn)速并對電機(jī)的角度進(jìn)行補(bǔ)償，同時(shí)將重力加速度傳感器反饋的數(shù)據(jù)傳送給ARM微處理器，由ARM微處理器根據(jù)D-Η坐標(biāo)運(yùn)算，對仿人機(jī)器人行走中的每一個(gè)關(guān)節(jié)進(jìn)行正運(yùn)動(dòng)分析和逆運(yùn)動(dòng)分析，并將仿人機(jī)器人行走時(shí)位姿中存在的危險(xiǎn)點(diǎn)建立一個(gè)庫，以滿足最大穩(wěn)定裕度的情況為前提，調(diào)節(jié)穩(wěn)定裕度最小的一個(gè)關(guān)節(jié)的電機(jī)，使仿人機(jī)器人行走更加穩(wěn)定。
[0010]本實(shí)用新型的優(yōu)點(diǎn)和效果在于外圍電路簡單、成本低、能夠通過人性化的人機(jī)交互實(shí)現(xiàn)對多軸步進(jìn)電機(jī)的速度和定位控制。本實(shí)用新型利用語音模塊，對語音命令進(jìn)行采集，也可以使用觸摸屏手動(dòng)輸入命令，利用鼠標(biāo)和鍵盤接口，外接鼠標(biāo)和鍵盤，輔助命令輸入，使用簡單方便?？刂菩酒捎胾C/OS-n實(shí)時(shí)操作系統(tǒng)對控制系統(tǒng)的各個(gè)模塊進(jìn)行調(diào)度，并利用uC/GUI所提供的豐富的控件功能，提供了簡潔、友好的人機(jī)交互界面，能夠顯示仿人機(jī)器人每個(gè)關(guān)節(jié)電機(jī)的運(yùn)行狀態(tài)。
[0011 ]本實(shí)用新型的其它優(yōu)點(diǎn)和效果將在下面繼續(xù)說明。
【附圖說明】
[0012]圖1是本實(shí)用新型控制器的結(jié)構(gòu)原理方框示意圖；
[0013]圖2是ARM與CPLD通信I/O分配圖；
[0014]圖3是本實(shí)用新型的具體電路原理圖；
[0015]圖4是本實(shí)用新型的語音采集模塊；
[0016]圖5是本實(shí)用新型的單片機(jī)(6)外圍電路；
[0017]圖6是本實(shí)用新型的電機(jī)驅(qū)動(dòng)電路；
[0018]圖7是本實(shí)用新型控制器的電源電路；
【具體實(shí)施方式】
[0019]1.ARM微處理器是一種基于精解指令集計(jì)算機(jī)(RISC)原理而設(shè)計(jì)的高端微控制器，指令集和相關(guān)的譯碼機(jī)制比復(fù)雜指令集計(jì)算機(jī)要簡單的多，這樣的簡化實(shí)現(xiàn)了高的指令吞吐量、出色的中斷響應(yīng)、高性價(jià)比的處理器宏單元，既可以運(yùn)行操作系統(tǒng)，又可以做實(shí)時(shí)控制使用，與DSP相比，DSP主要是用來計(jì)算的數(shù)據(jù)信號(hào)，比如進(jìn)行加密解密、調(diào)制解調(diào)等，DSP主要的優(yōu)勢是強(qiáng)大的數(shù)據(jù)處理能力和較高的運(yùn)行速度，而ARM微處理器具有比較強(qiáng)的事務(wù)管理功能，可以用于運(yùn)行應(yīng)用程序等，其優(yōu)勢主要體現(xiàn)在控制方面，更加適合于工業(yè)控制、電機(jī)驅(qū)動(dòng)等，另外，ARM微處理器架構(gòu)是面向低預(yù)算市場設(shè)計(jì)的，成本要比DSP低得多。
[0020]2.CPLD復(fù)雜可編程邏輯器件用于指令編譯并尋址，主要功能是為ARM微處理器節(jié)省接口，減少ARM微處理器發(fā)送指令時(shí)占用的時(shí)間，為ARM微處理器運(yùn)算位姿算法，節(jié)省時(shí)間，使系統(tǒng)響應(yīng)速度快，控制更加精準(zhǔn)。
[0021 ] 3.如圖1所示:語音模塊、觸摸屏、鍵盤鼠標(biāo)分別接ARM微處理器的語音模塊接口、觸摸屏接口、鼠標(biāo)鍵盤接口，ARM微處理器是采用STM32F104系列芯片，其主頻高達(dá)72MHz，內(nèi)置高速存儲(chǔ)器(512KB的閃存和64KB的SRAM)，具有1.25Mips/MHz的指令執(zhí)行速度，為復(fù)雜算法的加載提供了硬件基礎(chǔ)，它具有112個(gè)通用輸入輸出口，本實(shí)用新型正是利用了其中的38個(gè)GP10與外圍部件并行傳輸數(shù)據(jù)。
[0022]4.如圖2所示:ARM微處理器與CPLD通過22個(gè)接口連接即可，其中兩個(gè)是串口線，剩余的二十根是C8051地址的標(biāo)志位，CPLD芯片通過4個(gè)接口與C8051直接相連，其中兩個(gè)是RX、TX串口線，其余兩個(gè)是CE、CS是C8051的使能信號(hào)和片選標(biāo)志位，CPLD可以控制二十個(gè)自由度聯(lián)動(dòng)，每個(gè)自由度占用4個(gè)接口，二十個(gè)自由度共占用CPLD芯片80個(gè)I/O口，CPLD芯片與ARM通訊占用22個(gè)I/O口，CPLD芯片共消耗了 102個(gè)I/O口，所以本實(shí)用新型的芯片是選擇CPLD芯片的EPM3256ATI144系列芯片。
[0023]5.如圖3所示:P1單元件是標(biāo)準(zhǔn)10針的JTAG下載接口，其中引腳1是測試時(shí)鐘輸入TCK，與微處理芯片的PA14引腳相連，引腳3是測試數(shù)據(jù)輸出TD0，與微處理芯片的PB3引腳相連，引腳4是參考電壓輸入，與芯片工作電壓3.3V相同，引腳5是測試模式選擇TMS，與微處理芯片的PA13引腳相連，引腳6是測試復(fù)位nRST，與微處理芯片的nRST引腳相連，引腳9是測試數(shù)據(jù)輸入TDI，與微處理芯片的PA15引腳相連，引腳10是GND。
[0024]6.語音模塊采用LD3320芯片為核心的硬件單元實(shí)現(xiàn)語音識(shí)別功能。