基準電壓源電路的制作方法
【專利說明】基準電壓源電路 【技術領域】
[0001] 本發(fā)明涉及基準電壓技術領域，特別涉及一種基準電壓源電路。 【【背景技術】】
[0002] 在模擬電路中經常需要基準電壓源電路為其他電路提供參考電壓，希望輸出的 參考電壓比較準確，隨電源電壓、溫度、工藝的變化都較小。現有技術中，通常由帶隙基準 (BandgapRefrrence)電壓電路提供參考電壓，其原理是依賴于半導體材料的基帶帶隙 電壓，例如，通過將正溫度系數的電壓AVbe(AVbe=Vbe2-Vbel)與負溫度系數的電壓 Vbe(Vbe=Vbe2)以一定比例相加產生穩(wěn)定的參考電壓，其中，Vbel為雙極型晶體管Ql的 基極-發(fā)射極電壓，Vbe2為雙極型晶體管Q2的基極-發(fā)射極電壓，也就是說，為了獲得穩(wěn) 定的參考電壓需要設計包括特殊的雙極型晶體管的帶隙基準電路。但是，有些工藝中沒有 需要的雙極型晶體管，為了特別提供所需的雙極型晶體管，可能需要額外的光刻步驟，這將 會增加芯片的制造成本。
[0003] 因此，有必要提供一種改進的技術方案來解決上述問題。 【
【發(fā)明內容】
】
[0004] 本發(fā)明的目的在于提供一種基準電壓源電路，其無需制造特殊的雙極型晶體管就 可提供穩(wěn)定的參考電壓，且本發(fā)明的電路結構簡單，所占用的芯片面積較小。
[0005] 為了解決上述問題，本發(fā)明提供一種基準電壓源電路，其包括第一MOS管、第二 MOS管、第三MOS管、反饋電壓采樣電路和基準電壓輸出端。其中，第三MOS管的漏極和第 二MOS管的漏極均與節(jié)點0相連，第三MOS管的柵極與第二MOS管的柵極相連，第三MOS管 的源極與第三MOS管的柵極相連，第二MOS管的源極與基準電壓輸出端相連，節(jié)點0與第一 電壓端相連；第一MOS管的漏極與第三MOS管的源極相連，第一MOS管的源極與第二電壓端 相連。所述反饋電壓采樣電路的輸入端與所述基準電壓輸出端相連，其輸出端與所述第一 MOS管的柵極相連，所述反饋電壓采樣電路用于采樣所述基準電壓輸出端輸出的基準電壓， 以輸出反饋電壓給所述第一MOS管的柵極。
[0006] 進一步的，基準電壓源電路還包括連接于所述基準電壓輸出端和反饋電壓采樣電 路的輸出端之間的電容。
[0007] 進一步的，基準電壓源電路還包括第四MOS管，所述第四MOS管的漏極與所述第一 壓端相連，其柵極與其源極相連，其源極與節(jié)點〇相連。
[0008] 進一步的，所述反饋電壓采樣電路包括串聯于基準電壓輸出端和第二電壓端的第 二電阻和第一電阻，所述第一電阻和第二電阻之間的連接節(jié)點作為所述反饋電壓采用電路 的輸出端。
[0009] 進一步的，所述第一MOS管為增強型NMOS晶體管，所述第三MOS管為耗盡型NMOS 晶體管，所述第二MOS管為增強型NMOS晶體管或耗盡型NMOS晶體管，所述第一電壓端為電 源端，所述第二電壓端為接地端，所述第一電源端接正輸入電壓，所述基準電壓輸出端輸出 正基準電壓。
[0010] 進一步的，所述第四MOS管為耗盡型NMOS晶體管。
[0011] 進一步的，所述第一MOS管為增強型PMOS晶體管，所述第二MOS管和第三MOS管 為耗盡型PMOS晶體管，所述第一電壓端為電源端，所述第二電壓端為接地端，所述第一電 源端接負輸入電壓，所述基準電壓輸出端輸出負基準電壓。
[0012] 進一步的，所述第四MOS管為耗盡型PMOS晶體管。
[0013] 進一步的，所述第一電阻和第二電阻為相同類型的電阻，且溫度系數相同。
[0014] 進一步的，第一MOS管、第二MOS管、第三MOS管滿足如下公式：
【主權項】
1. 一種基準電壓源電路，其特征在于，其包括第一MOS管、第二MOS管、第SMOS管、反 饋電壓采樣電路和基準電壓輸出端， 其中，第SM0S管的漏極和第二M0S管的漏極均與節(jié)點0相連，第SM0S管的柵極與第 二M0S管的柵極相連，第SM0S管的源極與第SM0S管的柵極相連，第二M0S管的源極與基 準電壓輸出端相連，節(jié)點0與第一電壓端相連；第一M0S管的漏極與第SM0S管的源極相 連，第一M0S管的源極與第二電壓端相連， 所述反饋電壓采樣電路的輸入端與所述基準電壓輸出端相連，其輸出端與所述第一M0S管的柵極相連，所述反饋電壓采樣電路用于采樣所述基準電壓輸出端輸出的基準電壓， W輸出反饋電壓給所述第一M0S管的柵極。
2. 根據權利要求1所述的基準電壓源電路，其特征在于，其還包括連接于所述基準電 壓輸出端和反饋電壓采樣電路的輸出端之間的電容。
3. 根據權利要求1所述的基準電壓源電路，其特征在于，其還包括第四M0S管，所述第 四M0S管的漏極與所述第一壓端相連，其柵極與其源極相連，其源極與節(jié)點0相連。
4. 根據權利要求1所述的基準電壓源電路，其特征在于， 所述反饋電壓采樣電路包括串聯于基準電壓輸出端和第二電壓端的第二電阻和第一 電阻，所述第一電阻和第二電阻之間的連接節(jié)點作為所述反饋電壓采用電路的輸出端。
5. 根據權利要求1-4任一所述的基準電壓源電路，其特征在于， 所述第一M0S管為增強型NM0S晶體管，所述第SM0S管為耗盡型NM0S晶體管，所述第 二M0S管為增強型NM0S晶體管或耗盡型NM0S晶體管， 所述第一電壓端為電源端，所述第二電壓端為接地端，所述第一電源端接正輸入電壓， 所述基準電壓輸出端輸出正基準電壓。
6. 根據權利要求5所述的基準電壓源電路，其特征在于，所述第四M0S管為耗盡型 NM0S晶體管。
7. 根據權利要求1-4任一所述的基準電壓源電路，其特征在于， 所述第一M0S管為增強型PM0S晶體管，所述第二M0S管和第SM0S管為耗盡型PM0S晶體管，所述第一電壓端為電源端，所述第二電壓端為接地端，所述第一電源端接負輸入電 壓，所述基準電壓輸出端輸出負基準電壓。
8. 根據權利要求7所述的基準電壓源電路，其特征在于，所述第四M0S管為耗盡型 PM0S晶體管。
9. 根據權利要求4所述的基準電壓源電路，其特征在于，所述第一電阻和第二電阻為 相同類型的電阻，且溫度系數相同。
10. 根據權利5所述的基準電壓源電路，其特征在于，第一M0S管、第二M0S管、第SM0S 管滿足如下公式：
其中，VgsNl為第一NMOS晶體管管的柵源電壓，為第一NMOS晶體管的寬長比， V厶y饑 VTN1為第一NM0S晶體管管的闊值電壓，:為第^醒08晶體管的寬長比，VTN3為第^ \ J N3, NM0S晶體管的闊值電壓， VTN1為負溫度系數的正值，|VTN3|為正溫度系數的正值，根據VTN1和|VTN3|的溫度 系數比例，確定
11.根據權利7所述的基準電壓源電路，其特征在于，第一M0S管、第二M0S管、第SM0S管滿足如下公式：
其中，VgsPl為第一PM0S晶體管的柵源電壓，為第一PM0S晶體管的寬長比，VTP1 為第一PM0S晶體管的闊值電壓，為第SPM0S晶體管的寬長比，VTP3為第SPM0S晶 體管的闊值電壓， VTPlI為負溫度系數的正值，|VTP3|為正溫度系數的正值，根據IVTPlI和|VTP3|的 溫度系數比例，確定
【專利摘要】本發(fā)明提供一種基準電壓源電路，其包括第一MOS管、第二MOS管、第三MOS管、反饋電壓采樣電路和基準電壓輸出端。第三MOS管的漏極和第二MOS管的漏極均與節(jié)點O相連，第三MOS管的柵極與第二MOS管的柵極相連，第三MOS管的源極與第三MOS管的柵極相連，第二MOS管的源極與基準電壓輸出端相連，節(jié)點O與第一電壓端相連；第一MOS管的漏極與第三MOS管的源極相連，第一MOS管的源極與第二電壓端相連。反饋電壓采樣電路的輸入端與基準電壓輸出端相連，其輸出端與第一MOS管的柵極相連，反饋電壓采樣電路用于采樣基準電壓輸出端輸出的基準電壓，以輸出反饋電壓給第一MOS管的柵極。與現有技術相比，本發(fā)明無需制造特殊的雙極型晶體管就可提供穩(wěn)定的參考電壓。
【IPC分類】G05F1-565
【公開號】CN104793689
【申請?zhí)枴緾N201510168933
【發(fā)明人】王釗
【申請人】無錫中星微電子有限公司
【公開日】2015年7月22日
【申請日】2015年4月10日